CN116896254A - 用于功率调节器的双模式高侧功率场效应晶体管驱动器 - Google Patents

Abstract

本公开涉及用于功率调节器的双模式高侧功率场效应晶体管驱动器。描述了用于操作功率转换器的装置和方法。一种集成电路可以集成在功率转换器的高侧场效应晶体管(FET)的高侧驱动器中。该集成电路可以检测功率集成电路的相位节点电压。该集成电路可以响应于相位节点电压小于阈值电压而以恒流模式操作功率集成电路的高侧FET。该集成电路可以响应于相位节点电压大于阈值电压而以恒压模式操作功率集成电路的高侧FET。

Description

用于功率调节器的双模式高侧功率场效应晶体管驱动器

技术领域

本公开总体上涉及集成电路设备，并且更具体地涉及用于功率调节器的双模式高侧功率场效应晶体管(FET)驱动技术。

背景技术

诸如DC-DC调节器或步降降压调节器等功率调节器可以向负载提供输出电压。功率调节器可以包括功率集成电路(IC)，该IC包括高侧FET和低侧FET。输出电压可以从位于高侧FET与低侧FET之间的相位节点输出。高侧FET和低侧FET可以交替地接通和关断，以在相位节点处生成输出电压。该切换可能导致输出电压在相位节点处变化，并且相位节点处的转换速率(例如，电压或电流的变化)可能影响功率调节器中的各种组件。

发明内容

在一个实施例中，总体上描述了一种用于操作功率转换器的装置。该装置可以包括集成电路。该集成电路可以被配置为检测功率集成电路的相位节点电压。该集成电路还可以被配置为响应于相位节点电压小于阈值电压而以恒流模式操作功率集成电路的高侧场效应晶体管(FET)。该集成电路还可以被配置为响应于相位节点电压大于阈值电压而以恒压模式操作功率集成电路的高侧FET。

在另一实施例中，总体上描述了一种用于调节功率的装置。该装置可以包括功率集成电路、被配置为与功率集成电路通信的驱动器模块、以及被配置为与功率集成电路和驱动器模块通信的控制器。功率集成电路可以包括高侧场效应晶体管(FET)和低侧FET。驱动器模块可以包括被配置为驱动高侧FET的高侧驱动器电路和被配置为驱动低侧FET的低侧驱动器电路。控制器可以被配置为生成用于驱动高侧FET的驱动信号。控制器还可以被配置为向高侧驱动器电路发送驱动信号以操作高侧驱动器电路。高侧驱动器电路可以被配置为检测功率集成电路的相位节点电压。高侧驱动器电路可以被配置为响应于相位节点电压小于阈值电压而以恒流模式操作高侧FET。高侧驱动器电路可以被配置为响应于相位节点电压大于阈值电压而以恒压模式操作高侧FET。

在另一实施例中，总体上描述了一种操作功率转换器的方法。该方法可以包括接收驱动信号以接通功率集成电路的高侧场效应晶体管(FET)。该方法还可以包括检测功率集成电路的相位节点电压。该方法还可以包括响应于相位节点电压小于阈值电压而以恒流模式操作高侧FET。该方法还可以包括响应于相位节点电压大于阈值电压而以恒压模式操作高侧FET。

上述总结仅为说明性内容，而非旨在以任何方式进行限制。除了上述说明性方面、实施例和特征之外，通过参考附图和以下详细描述，其他方面、实施例和特征将变得清楚。在附图中，相同的附图标记表示相同或功能相似的元素。

附图说明

图1是一个实施例中用于功率调节器的双模式高侧功率FET驱动器的示例系统的框图；

图2是一个实施例中可以被实现用于功率调节器的双模式高侧功率FET驱动器的示例高侧驱动器IC的框图；

图3是示出一个实施例中用于功率调节器的双模式高侧功率FET驱动器的示例实现所产生的随时间变化的相位节点电压的图；以及

图4是根据本公开的实施例的可以实现用于功率调节器的双模式高侧功率FET驱动器的示例过程的流程图。

具体实施方式

在以下描述中，阐述了很多具体细节，诸如特定结构、组件、材料、尺寸、处理步骤和技术，以提供对本申请的各种实施例的理解。然而，本领域普通技术人员将理解，本申请的各种实施例可以在没有这些具体细节的情况下实践。在其他情况下，为了避免混淆本申请，公知的结构或处理步骤没有详细描述。

图1是一个实施例中用于DC-DC调节器的双模式高侧功率FET驱动器的示例系统100的框图。在一个实施例中，系统100可以被实现为向可以连接到系统100的负载提供输出电压Vout的功率调节器(例如，DC-DC调节器或降压降压调节器等)。系统100可以包括控制器102、驱动器模块104和电源IC 106。驱动器模块104可以包括第一驱动器IC 110和第二驱动器IC 120。功率IC 106可以包括标记为Q1的高侧FET和标记为Q2的低侧FET。FET Q1、Q2可以串联连接在电压输入端子与接地端子GND之间，该电压输入端子接收从诸如电池等DC电源提供的直流(DC)电压Vin。

控制器102可以被配置为生成并且分别向第一驱动器IC 110和第二驱动器IC 120输出驱动信号130、132。驱动信号130、132可以是脉宽调制(PWM)信号。第一驱动器IC 110可以是被配置为使用驱动信号130驱动高侧FET Q1的栅极端子的高侧驱动器。第二驱动器IC120可以是被配置为使用驱动信号132驱动低侧FET Q2的栅极端子的低侧驱动器。控制器102可以基于从系统100的输出测量的反馈电压Vfb来生成和调节驱动信号130、132。第一驱动器IC 110可以基于驱动信号130生成栅极驱动电压UG，以驱动高侧FET Q1的栅极端子。第二驱动器IC 120可以基于驱动信号132生成栅极驱动电压LG，以驱动低侧FET Q2的栅极端子。高侧FET Q1和低侧FET Q2的栅极端子可以被驱动以交替地接通和关断，并且交替的切换导致在位于高侧FET Q1与低侧FET Q2之间的相位节点108处生成相位节点电压Vs。电感器(或线圈)L可以连接在相位节点108与连接到输出节点124的负载之间。电容器Cout可以连接在节点122与GND之间以稳定Vout，其中节点122位于电感器L与输出节点124之间。电阻器R1、R2可以是串联连接在输出节点124与GND之间的输出电压感测电阻器。

第一驱动器IC 110可以包括被配置为测量来自相位节点108的Vs的IC 112。IC112可以包括可以基于从相位节点108测量的Vs以不同控制模式操作或驱动高侧FET Q1的控制逻辑。在一个实施例中，IC 112可以被配置为将Vs与阈值电压进行比较。如果Vs小于阈值电压，则IC 112可以控制UG以操作或驱动高侧FET Q1作为恒流源(例如，以恒流模式操作高侧FET Q1)。如果Vs大于阈值电压，则IC 112可以控制UG以操作或驱动高侧FET Q1作为恒压源(例如，以恒压模式操作高侧FET Q1)。在一个实施例中，UG的输出速率可以称为UG的转换速率(例如，电压或电流随时间的变化速率)，并且相位节点108的转换速率可以随UG的转换速率而变化。例如，UG的输出速率或UG的转换速率的增加可以增加相位节点108的转换速率。UG的转换速率可以基于用于操作高侧FET Q1的控制模式。例如，在恒流模式下，UG的转换速率(或相位节点108的转换速率)可以被限制为低于恒压模式下UG的转换速率(或相位节点108的转换速率)的速率。

一方面，高侧FET Q1在每个周期从关断状态切换到接通状态以生成Vout。切换高侧FET Q1的每个周期的功率损失可以是Vin和从Vin流向高侧FET Q1的电流i1的乘积的大约一半。电流i1可以是电流i2、i3和iL的总和，其中i2可以是用于对低侧FET Q2的栅极到漏极电容Cgd充电的交流电，i3可以是用于低侧FET Q2的体二极管126的反向恢复的交流电，iL可以是电感器L的电感器电流。一方面，相位节点108处的高转换速率可以使非零电压切换功率损失最小化，并且提高系统100的功率效率和热性能。相位节点108处的转换速率可以随UG的输出速率或驱动高侧FET Q1的栅极端子的速率而变化。如果第一驱动器IC 110操作高侧FET Q1作为恒压源，则相位节点108处的电压Vs可以以相对较快的速率(例如，增加的转换速率)变化，从而导致电流i2和i3快速增加(有效地增加i1)。然而，电流i1、i2、i3的快速增加会为系统100产生一些不期望的操作条件。

例如，电流i2和i3的快速增加会大大增加Vin和GND处的振铃，这是由于连接到Vin和GND的路径(诸如路径134、136)处的封装寄生。增加的振铃会对实现系统100的器件造成过度压力，从而导致敏感模拟电路组件的可靠性问题和故障。此外，增加的振铃也将增加i1，并且在反向恢复结束时i3的快速减小导致高残留i1，从而导致Vs的快速上升、i2的较大值和LG的上升。LG的这种上升可能会意外地接通低侧FET Q2(而高侧FET Q1接通)，这会影响功率效率并且可能损坏高侧FET Q1和/或低侧FET Q2。

因此，相位节点108处的转换速率太低会导致功率损失增加和功率效率恶化，但转换速率太高会导致上述其他问题。为了解决由相位节点108处的转换速率太低或太高引起的问题，IC 112可以集成在第一驱动器IC 110中，以执行特定驱动技术以驱动或操作高侧FET Q1作为恒流源或恒压源。由第一驱动器IC 110使用IC 112执行的驱动技术可以是包括两个阶段的双模式技术。这两个阶段中的第一阶段是预驱动阶段，其驱动高侧FET Q1作为恒流源。在恒流模式下，高侧FET Q1中的总电流i1可以由IC 112中的预驱动器电路控制，并且电流i3和i1的增加可以由恒流模式操作限制。当体二极管126的反向恢复完成时，电流i3可以减小到零，并且相位节点108处的Vs可以开始上升。Vs上升的检测可以开始第二阶段，其中高侧FET Q1以恒压模式被操作。例如，IC 112可以被配置为监测在相位节点108处测量的Vs，并且高侧FET Q1可以根据Vs的测量电压电平以恒流模式或恒压模式被驱动。当高侧FET Q1从关断状态切换到接通状态时，Vs可以开始从零增加，并且高侧FET Q1可以以恒流模式被驱动。一旦Vs达到某一阈值电压，高侧FET Q1就可以以恒压模式被驱动，以完成从关断状态到接通状态的切换。

一方面，Cgd可以随着跨低侧FET Q2的漏极和源极端子(本文中表示为Vds)的电压的降低而增加。换言之，当低侧Q2关断时，Cgd可以处于其最大值，而当低侧FET Q2接通时，Cgd可以处于其最小值。因此，可能希望减小当Cgd从其最小值转变到其最大值时相位节点108的转换速率，以减少进入Cgd的电流浪涌。当高侧FET Q1从关断状态切换到接通状态时，Q2可以保持在关断状态。然而，如果当Q1从关断状态切换到接通状态时相位节点108处的Vs上升过快，则i2可能会增加并且可以变得过大，并且Cgd可能达到其最大值。因此，LG可以被拉起(例如，通过i2和Cgd)，并且增加LG高于Q2的阈值电压的风险。如果LG高于Q2的阈值电压，则Q1和Q2同时接通，从而导致从Vin到GND的直通电流。因此，IC 112可以被实现为首先以恒流模式操作Q1，然后以恒压模式操作Q1以减少进入Cgd的电流浪涌。通过在恒流模式下驱动Q1，随后在恒压模式下驱动Q1，电流i1、i2、i3可以以受控速率增加，该受控速率可以防止电压过冲，提高功率效率，减少功率损失，减少流入Q2的栅极到漏极电容Cgd的电流浪涌，并且为体二极管126反转极性提供足够的时间。

图2是一个实施例中可以被实现用于功率调节器的双模式高侧功率场效应晶体管驱动器的示例高侧驱动器集成电路的框图。在图2所示的示例中，第一驱动器IC 110可以包括反相器202、预驱动器电路210、相位节点检测器212、定时器电路220和驱动器电路230。在一个实施例中，预驱动器电路210、相位节点检测器212和定时器电路220可以是集成在同一芯片上以形成图1所示的IC 112的IC。在一个实施例中，第一驱动器IC 110可以从图1所示的控制器102接收驱动信号130。驱动信号130可以被提供给反相器202和定时器电路220。反相器202可以输出驱动信号130的反相版本，以驱动预驱动器电路210中的晶体管M2，其中预驱动器电路210响应于晶体管M2被接通而被激活。预驱动器电路210可以被配置为以恒流模式操作高侧FET Q1。驱动器电路230可以被配置为以恒压模式操作高侧FET Q1。定时器电路220可以被配置为控制驱动器电路230的激活和/或停用。在一个实施例中，定时器电路220可以包括限定时间或延迟222的电阻电容(RC)延迟电路。

相位节点检测器212可以被配置为检测或测量来自相位节点108的Vs的电压电平。在一个实施例中，电压VCC可以被提供给相位节点检测器212的晶体管T1。电压VCC可以是电压公共集电极电压，该电压是相对于地GND较高的电压。VCC可以接通相位节点检测器212的晶体管T1，以允许由Vs生成的电流流过相位节点检测器210的晶体管T2的漏极和/或源极端子。在一个实施例中，晶体管T1和晶体管T2可以是FET。如果Vs低于晶体管T2的阈值电压，则晶体管T2可以被关断并且定时器电路220被激活。如果Vs大于晶体管T2的阈值电压，则晶体管T2可以被接通并且定时器电路220可以被短路到GND并且被停用。

响应于定时器电路220的激活，驱动器电路230可以被停用达由定时器电路220定义的特定量的时间或延迟(诸如延迟222)。在一个实施例中，定时器电路220可以对驱动信号130施加延迟222，以防止驱动信号130被输入到驱动器电路230。延迟222可以是防止停滞时间过长的时间量(例如，Q1和Q2都关断的时间量)。在停滞时间期间，电感器电流iL可以流过体二极管126，这会对系统100的功率效率产生负面影响。在一个示例中，延迟222可以是25.0纳秒(ns)，并且高侧FET Q1可以由预驱动器电路210以恒流模式操作达25.0ns或小于25.0ns，然后由驱动器电路230以恒压模式操作。在一个实施例中，如果Vs在延迟222过去之前上升到晶体管T2的阈值电压以上的电压电平，则被接通的晶体管T2可以迫使延迟222到期，使得驱动器电路230可以被激活。在一个实施例中，如果Vs在延迟222过去之后未能上升到晶体管T2的阈值电压以上的电压电平，则延迟222可以自动到期，使得驱动器电路230可以被激活(并且定时器电路220被强制停用)，而不管Vs是否超过T2的阈值电压。如果驱动器230没有接收驱动信号130作为输入，则驱动器电路230可以被认为是停用的，因为没有输入信号要处理。此外，定时器电路220的激活和驱动器电路230的停用使得驱动信号130被输入到反相器202和预驱动器电路210，而没有将驱动信号130输入到驱动器电路230。

定时器电路220可以在延迟222去过或到期之后被停用。例如，定时器电路220可以在25.0ns去过之后被停用。响应于定时器电路220的停用，驱动器电路230可以被激活。在一个实施例中，定时器电路220的停用可以允许驱动信号130被输入到驱动器电路230。在一个实施例中，驱动信号130可以被输入到反相器202，并且预驱动器电路210可以响应于第一驱动器IC 110接收到驱动信号130而被激活。除了激活预驱动器电路210之外，驱动信号130还可以启动或激活定时器电路220。响应于驱动信号130从低电平上升到高电平，定时器被激活并且开始从延迟222(例如，25ns)下降。然后，驱动器电路230可以响应于第一条件或第二条件而被激活。第一条件是相位节点检测器212的检测指示Vs在延迟222到期之前大于T2的阈值电压。第二条件是相位节点检测器212的检测指示Vs在延迟222到期之前不超过T2的阈值电压。定时器电路220可以使延迟222到期，以便激活驱动器电路230。注意，响应于激活驱动器电路230，定时器电路220被重置，并且预驱动器电路210和驱动器电路230都被激活或处于ON状态。

在一个实施例中，预驱动器电路210可以包括FET M1、M2、M3、M4、M5、M6。FET M4、M5可以形成电流镜，其中M4与M5的尺寸比可以是m:1。如果Q1的大小是k，则M1与Q1的尺寸比可以是1:k。M1可以具有与M5相同的大小，并且M1与M4的尺寸比可以是1:m。M6可以连接在M5与GND之间，并且可以由电压PVCC信号驱动，该电压PVCC信号可以控制生成从M6流向GND的恒定电流ib的电流源。预驱动器电路210可以使用由受控电流源生成的恒定电流ib来操作高侧FET Q1作为恒流源。m、k和ib的值可以基于图1所示的最大IL、i2和i3来选择。基于M1、M4、M5和Q1之间的比率，从M5到Q1的总比率可以是k和m的乘积。因此，流过Q1的电流i1可以定义为k、m和ib的乘积(例如，i1＝k×m×ib)。这样，电流i1可以基于预驱动器电路210中的FET的大小来控制或限制。

响应于预驱动器电路210的激活和驱动器电路230的停用，预驱动器电路220可以以恒流模式操作高侧FET Q1。响应于预驱动器电路210的激活和驱动器电路230的激活，驱动器电路230可以以恒压模式操作高侧FET Q1。此外，响应于驱动信号130指示逻辑低或零，或者第一驱动器IC 110没有接收到驱动信号，定时器电路220、预驱动器电路210和驱动器电路230可以被停用。在一个实施例中，由驱动器电路230实现的恒压模式可以是第一驱动器IC 110的默认控制模式。因此，如果预驱动器电路210被永久地停用，则高侧FET Q1可以一直以恒压模式操作，并且相位节点108处的转换速率有时会变得太快。基于Vs的不同值，预驱动器电路210与驱动器电路230的实现可以提供一种用于在受控方法下操作高侧FETQ1的技术，该受控方法可以防止电压过冲，提高功率效率，减少功率损失，减少流入Q2的栅极到漏极电容Cgd的电流浪涌，并且为体二极管126反转极性提供足够的时间。

在一个实施例中，如果Cgd的最大值为1.43纳法(nF)，则当Vds为零或接近零时，Cgd可以处于其最大值1.43nF。当Vds增加超过某个电压电平(诸如1.5伏(V))时，Cgd可以处于可以接近零的最小值，诸如大约0.1nF。基于使Cgd达到其最小值(在该示例中诸如为1.5V)的电压，晶体管T2的大小可以被选择使得晶体管T2的阈值电压为1.5V。晶体管T2的阈值电压可以被设置为由相位节点检测器212用来与Vs进行比较的阈值电压。在一个实施例中，在恒流模式下(例如，通过激活预驱动器电路210)，如果Cgd的最大值约为1.43nF，则UG的输出速率可以被限制为约每纳秒2.0伏(V/ns)。在恒压模式下(如，通过激活驱动器电路230)，UG的输出速率可以约为10.0V/ns。在一个实施例中，可以执行各种模拟以设置要与Vs进行比较的阈值电压。例如，可以执行恒流模式和恒压模式下UG的不同电压电平的模拟，以标识可能导致Vin和GND处的最佳(例如，最低)振铃的阈值电压的值。

图3是示出一个实施例中用于功率调节器的双模式高侧功率场效应晶体管驱动器的示例实现所产生的随时间变化的相位节点电压的图。在图3所示的示例中，从相位节点108(参见图1和图2)测量的相位节点电压Vs可以从指示高侧FET Q1的关断状态的关断电压Voff(参见图1、图2)上升到指示高侧FET Q1的接通状态的接通电压Von。在时间t1，第一驱动器IC 110可以接收指示接通高侧FET Q1的驱动信号130(参见图1和图2)。从t1开始，图2中的预驱动器电路210可以以恒流模式操作高侧FET Q1，以将相位节点108的转换速率限制为速率302。在时间t2，Vs可以达到阈值电压Vth(例如，图2中t2的阈值电压)。响应于Vs达到Vth，驱动器电路230可以被激活以便以恒压模式操作高侧FET Q1，在恒压模式操作下，相位节点108的转换速率可以是大于或快于速率302的速率304。

图4是根据本公开的实施例的可以实现用于功率调节器的双模式高侧功率FET驱动器的示例过程400的流程图。示例过程400可以包括一个或多个操作、动作或功能，如框402、404、406和/或408中的一个或多个所示。尽管被示出为离散框，但根据期望实现，各种框可以被划分为更多的框，组合成更少的框，被消除，以不同顺序执行，或者并行执行。

过程400可以通过例如图1和图2所示的第一驱动器IC 110来执行。过程400可以被实现用于操作功率转换器。过程400可以在框402处开始。在框402，集成电路可以接收驱动信号以接通功率集成电路的高侧FET。

过程400可以从框402进行到框404。在框404，集成电路可以检测功率集成电路的相位节点电压。过程400可以从框404进行到框406。在框406，集成电路可以响应于相位节点电压小于阈值电压而以恒流模式操作高侧FET。过程400可以从框406进行到框408。在框408，集成电路可以响应于相位节点电压大于阈值电压而以恒压模式操作高侧FET。

在一个实施例中，集成电路可以通过以下方式来以恒流模式操作高侧FET：激活第一驱动器电路以便以恒流模式操作高侧FET，并且停用被配置为以恒压模式操作低侧FET的第二驱动器电路。在一个实施例中，第二驱动器电路的停用可以包括延迟到第二驱动器电路的驱动信号的输入。

在一个实施例中，响应于相位节点电压大于阈值电压，被配置为以恒流模式操作高侧FET的第一驱动器电路可以保持激活。集成电路可以通过激活第二驱动器电路以便以恒压模式操作高侧FET来以恒压模式操作高侧FET。

本文中使用的术语仅用于描述特定实施例，而非旨在限制本发明。如本文中使用的，单数形式“一个(a)”、“一个(an)”和“该(the)”也包括复数形式，除非上下文另有明确规定。将进一步理解，当在本说明书中使用时，术语“包括(comprises)”和/或“包括(comprising)”指定所述特征、整体、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整体，步骤、操作、元素、组件和/或其组的存在或添加。

以下权利要求中的所有装置或步骤加功能元素(如果有的话)的对应结构、材料、动作和等效物旨在包括与具体要求保护的其他权利要求元素组合执行功能的任何结构、材料或动作。本发明的所公开的实施例已经出于说明和描述的目的被呈现，而非旨在穷尽或限制所公开的形式的本发明。在不脱离本发明的范围和精神的情况下，很多修改和变化对于本领域普通技术人员来说是很清楚的。这些实施例被选择和描述是为了最好地解释本发明的原理和实际应用，并且使得本领域其他普通技术人员能够理解本发明的各种实施例以及适合于预期的特定用途的各种修改。

Claims (20)

1.一种装置，包括：

集成电路，被配置为：

检测功率集成电路的相位节点电压；

响应于所述相位节点电压小于阈值电压，以恒流模式操作所述功率集成电路的高侧场效应晶体管FET；以及

响应于所述相位节点电压大于所述阈值电压，以恒压模式操作所述功率集成电路的所述高侧FET。

2.根据权利要求1所述的装置，其中所述集成电路包括：

第一驱动器电路，被配置为以所述恒流模式操作所述功率集成电路的所述高侧FET；以及

第二驱动器电路，被配置为以所述恒压模式操作所述功率集成电路的所述高侧FET。

3.根据权利要求2所述的装置，其中所述集成电路被配置为：

响应于所述相位节点电压小于所述阈值电压，激活所述第一驱动器电路以便以所述恒流模式操作所述高侧FET；以及

停用所述第二驱动器电路。

4.根据权利要求3所述的装置，其中所述集成电路包括定时器电路，所述定时器电路被配置为延迟驱动信号到所述第二驱动器电路的输入以停用所述第二驱动器电路。

5.根据权利要求2所述的装置，其中所述集成电路被配置为：

响应于所述相位节点电压大于所述阈值电压，激活所述第二驱动器电路以便以所述恒压模式操作所述高侧FET。

6.根据权利要求5所述的装置，其中所述第一驱动器电路响应于所述第二驱动器电路的激活而保持激活。

7.根据权利要求2所述的装置，其中所述集成电路被配置为：响应于接收到用于关断所述高侧FET的驱动信号，停用所述第一驱动器电路和所述第二驱动器电路。

8.根据权利要求1所述的装置，其中所述集成电路包括相位节点检测器，所述相位节点检测器被配置为：

检测所述功率集成电路的所述相位节点电压；以及

将所述相位节点电压与所述阈值电压进行比较。

9.一种装置，包括：

功率集成电路，包括高侧场效应晶体管FET和低侧FET；

驱动器模块，包括被配置为操作所述高侧FET的高侧驱动器电路和被配置为操作所述低侧FET的低侧驱动器电路；以及

控制器，被配置为与所述功率集成电路和所述驱动器模块通信，所述控制器被配置为：

生成用于操作所述高侧FET的驱动信号；以及

向所述高侧驱动器电路发送所述驱动信号以操作所述高侧驱动器电路；

其中所述高侧驱动器电路被配置为：

检测所述功率集成电路的相位节点电压；

响应于所述相位节点电压小于阈值电压，以恒流模式操作所述高侧FET；以及

响应于所述相位节点电压大于所述阈值电压，以恒压模式操作所述高侧FET。

10.根据权利要求9所述的装置，其中所述高侧驱动器电路包括：

第一驱动器电路，被配置为以所述恒流模式操作所述功率转换器的所述高侧FET；以及

第二驱动器电路，被配置为以所述恒压模式操作所述功率转换器的所述高侧FET。

11.根据权利要求10所述的装置，其中所述高侧驱动器电路被配置为：

响应于所述相位节点电压小于所述阈值电压，激活所述第一驱动器电路以便以所述恒流模式操作所述高侧FET；以及

停用所述第二驱动器电路。

12.根据权利要求11所述的装置，其中所述控制器被配置为：

生成用于驱动所述高侧FET的驱动信号；

向所述高侧驱动器电路发送所述驱动信号；以及

所述高侧驱动器电路包括定时器电路，所述定时器电路被配置为延迟所述驱动信号到所述第二驱动器电路的输入以停用所述第二驱动器电路。

13.根据权利要求10所述的装置，其中所述高侧驱动器电路被配置为：

响应于所述相位节点电压大于所述阈值电压，激活所述第二驱动器电路以便以所述恒压模式操作所述高侧FET。

14.根据权利要求13所述的装置，其中所述第一驱动器电路被配置为响应于所述第二驱动器电路的激活而保持激活。

15.根据权利要求10所述的装置，其中所述高侧驱动器电路被配置为：响应于所述驱动信号指示所述高侧FET的关断，停用所述第一驱动器电路和所述第二驱动器电路。

16.根据权利要求10所述的装置，其中所述高侧驱动器电路包括相位节点检测器，所述相位节点检测器被配置为：

检测所述功率集成电路的所述相位节点电压；以及

将所述相位节点电压与所述阈值电压进行比较。

17.一种用于操作功率转换器的方法，所述方法包括：

接收驱动信号以接通功率集成电路的高侧场效应晶体管FET；

检测所述功率集成电路的相位节点电压；

响应于所述相位节点电压小于阈值电压，以恒流模式操作所述高侧FET；以及

响应于所述相位节点电压大于所述阈值电压，以恒压模式操作所述高侧FET。

18.根据权利要求17所述的方法，其中以所述恒流模式操作所述高侧FET包括：

激活第一驱动器电路以便以所述恒流模式操作所述高侧FET；以及

停用第二驱动器电路，所述第二驱动器电路被配置为以所述恒压模式操作所述高侧FET。

19.根据权利要求18所述的方法，其中停用所述第二驱动器电路包括延迟所述驱动信号到所述第二驱动器电路的输入。

20.根据权利要求17所述的方法，其中响应于所述相位节点电压大于所述阈值电压，被配置为以所述恒流模式操作所述高侧FET的第一驱动器电路保持激活，并且以所述恒压模式操作所述高侧FET包括激活第二驱动器电路以便以所述恒压模式操作所述高侧FET。