CN116895623A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116895623A
CN116895623A CN202310286579.1A CN202310286579A CN116895623A CN 116895623 A CN116895623 A CN 116895623A CN 202310286579 A CN202310286579 A CN 202310286579A CN 116895623 A CN116895623 A CN 116895623A
Authority
CN
China
Prior art keywords
bump
pad
wiring layer
horizontal direction
spaced apart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310286579.1A
Other languages
English (en)
Inventor
郑一根
金成珍
金想起
慎重垣
禹盛允
全相炫
崔智旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116895623A publication Critical patent/CN116895623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件包括：基板，具有第一表面和第二表面；第一测试焊盘，在基板的第一表面上；第一凸块焊盘，在基板的第一表面上并在第一方向上与第一测试焊盘间隔开；第二凸块焊盘，在基板的第一表面上并与第一凸块焊盘间隔开；第二测试焊盘，在基板的第一表面上并在第一方向上与第二凸块焊盘间隔开；第一布线层，在第一方向上延伸并将第一测试焊盘电连接到第一凸块焊盘；第二布线层，在第一方向上延伸，与第一布线层间隔开，并将第二测试焊盘电连接到第二凸块焊盘；以及第一凸块，连接到第一凸块焊盘和第二凸块焊盘中的每个。

Description

半导体器件
技术领域
本公开涉及半导体器件。
背景技术
近来，随着半导体器件变得更轻、更薄和更小，将半导体器件连接到外部电源或另一半导体器件的外部端子的尺寸也减小。外部端子的稳定实施有助于实现使用半导体器件制造的可靠的半导体封装。因此，为了提高在半导体器件和外部器件之间通过其交换电信号的外部端子的可靠性，正在进行各种研究。
发明内容
根据本公开的一些实施方式，提供了一种半导体器件，其包括：第一基板，包括第一表面和与第一表面相对的第二表面；第一测试焊盘，设置在第一基板的第一表面上；第一凸块焊盘，设置在第一基板的第一表面上并在第一水平方向上与第一测试焊盘间隔开；第二凸块焊盘，设置在第一基板的第一表面上并与第一凸块焊盘间隔开；第二测试焊盘，设置在第一基板的第一表面上并在第一水平方向上与第二凸块焊盘间隔开；第一布线层，在第一水平方向上延伸并配置为将第一测试焊盘电连接到第一凸块焊盘；第二布线层，在第一水平方向上延伸，与第一布线层间隔开，并配置为将第二测试焊盘电连接到第二凸块焊盘；以及第一凸块，连接到第一凸块焊盘和第二凸块焊盘中的每个。
根据本公开的一些实施方式，提供了一种半导体器件，其包括：基板，包括第一表面和与第一表面相对的第二表面；第一布线层和第二布线层，在第一水平方向上延伸，并彼此间隔开；钝化层，配置为在基板的第一表面上覆盖第一布线层和第二布线层；第一沟槽，在第一布线层上形成在钝化层内部；第二沟槽，在第一布线层上形成在钝化层内部，并在第一水平方向上与第一沟槽间隔开；第三沟槽，在第二布线层上形成在钝化层内部，并与第二沟槽间隔开；第四沟槽，在第二布线层上形成在钝化层内部，并在第一水平方向上与第三沟槽间隔开；第一测试焊盘，由第一布线层的被第一沟槽暴露的部分定义；第一凸块焊盘，由第一布线层的被第二沟槽暴露的另一部分定义，并通过第一布线层连接到第一测试焊盘；第二凸块焊盘，由第二布线层的被第三沟槽暴露的部分定义；第二测试焊盘，由第二布线层的被第四沟槽暴露的另一部分定义；以及第一凸块，至少部分地设置在第二沟槽和第三沟槽中的每个内部，并连接到第一凸块焊盘和第二凸块焊盘中的每个，其中第一凸块焊盘和第一测试焊盘通过第一布线层彼此电连接，第二凸块焊盘和第二测试焊盘通过第二布线层彼此电连接。
根据本公开的一些实施方式，提供了一种半导体器件，其包括：基板，包括第一表面和与第一表面相对的第二表面；第一布线层和第二布线层，在基板的第一表面上在第一水平方向上延伸，并在不同于第一水平方向的第二水平方向上彼此间隔开；钝化层，配置为在基板的第一表面上覆盖第一布线层和第二布线层；第一测试焊盘，设置在第一布线层内部；第一凸块焊盘，设置在第一布线层内部并在第一水平方向上与第一测试焊盘间隔开；第二测试焊盘，设置在第二布线层内部并在第二水平方向上与第一测试焊盘间隔开；第二凸块焊盘，设置在第二布线层内部，在第一水平方向上与第二测试焊盘间隔开，并在第二水平方向上与第一凸块焊盘间隔开；凸块，连接到第一凸块焊盘和第二凸块焊盘中的每个；以及光敏层，配置为在钝化层上围绕凸块的侧壁，其中第一布线层的上表面形成在与第一测试焊盘的上表面和第一凸块焊盘的上表面中的每个相同的水平处，第二布线层的上表面形成在与第二测试焊盘的上表面和第二凸块焊盘的上表面中的每个相同的水平处，第一测试焊盘在第一水平方向上的宽度大于第一凸块焊盘在第一水平方向上的宽度，第一凸块焊盘和第一测试焊盘通过第一布线层彼此电连接，第二凸块焊盘和第二测试焊盘通过第二布线层彼此电连接。
附图说明
通过参照附图详细描述示例性实施方式，特征对于本领域技术人员将变得清楚，附图中：
图1是根据本公开的一些实施方式的半导体器件的平面图。
图2是沿着图1的线A-A'截取的截面图。
图3是沿着图1的线B-B'截取的截面图。
图4至图15是根据本公开的一些实施方式的制造半导体器件的方法中的阶段的视图。
图16和图17是根据本公开的一些实施方式的半导体器件的截面图。
图18是根据本公开的一些实施方式的半导体器件的平面图。
图19是沿着图18的线C-C'截取的截面图。
图20是沿着图18的线D-D'截取的截面图。
图21是根据本公开的一些实施方式的半导体器件的平面图。
图22是沿着图21的线E-E'截取的截面图。
图23是沿着图21的线F-F'截取的截面图。
图24是根据本公开的一些实施方式的半导体器件的截面图。
图25是根据本公开的一些实施方式的半导体器件的截面图。
具体实施方式
在下文中，将参照图1至图3描述根据本公开的一些实施方式的半导体器件。
图1是根据本公开的一些实施方式的半导体器件的平面图。图2是沿着图1的线A-A'截取的截面图。图3是沿着图1的线B-B'截取的截面图。
参照图1至图3，根据本公开的一些实施方式的半导体器件可以包括第一基板100、第一至第八布线层101至108、第一至第八凸块焊盘111至118、第一至第八测试焊盘121至128、钝化层130、第一至第四凸块141至144和光敏层150。如这里所使用的，术语“第一”、“第二”等仅用于标识和区分，而不旨在暗示或要求依次包括(例如，可以描述第三元件和第四元件而不暗示或要求存在第一元件或第二元件)。
第一基板100可以包括第一表面100a和与第一表面100a相对的第二表面100b。第一基板100可以是以其中晶片被分成多个部分的芯片为基础形成的基板。在一些实施方式中，第一基板100可以以晶片为基础形成。当第一基板100以分割的芯片为基础形成时，第一基板100可以是例如存储器芯片、逻辑芯片等。
当第一基板100是逻辑芯片时，第一基板100可以考虑到要执行的计算等而多样化地设计。当第一基板100是存储器芯片时，存储器芯片可以是例如非易失性存储器芯片。
例如，存储器芯片可以是闪速存储器芯片，例如NAND闪速存储器芯片或NOR闪速存储器芯片。在一些实施方式中，存储器芯片可以包括相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)或电阻随机存取存储器(RRAM)中的任何一种。此外，在一些实施方式中，当第一基板100是以晶片为基础形成的基板时，第一基板100可以包括执行与上述相同功能的逻辑元件或存储器元件。
第一至第八布线层101至108中的每个可以设置在第一基板100的第一表面100a上。例如，第一至第八布线层101至108中的每个可以在第一水平方向DR1上延伸。例如，第一至第八布线层101至108中的每个可以与第一基板100的第一表面100a接触。
第二布线层102可以在第二水平方向DR2上与第一布线层101间隔开。这里，第二水平方向DR2可以被定义为不同于第一水平方向DR1的方向。例如，第一水平方向DR1和第二水平方向DR2可以彼此垂直。第三布线层103可以在第一水平方向DR1上与第一布线层101间隔开。第四布线层104可以在第二水平方向DR2上与第三布线层103间隔开。此外，第四布线层104可以在第一水平方向DR1上与第二布线层102间隔开。
第五布线层105可以在第二水平方向DR2上与第二布线层102间隔开。第六布线层106可以在第二水平方向DR2上与第五布线层105间隔开。例如，第五布线层105和第二布线层102之间在第二水平方向DR2上的距离可以大于第二布线层102和第一布线层101之间在第二水平方向DR2上的距离以及第六布线层106和第五布线层105之间在第二水平方向DR2上的距离中的每个。
第七布线层107可以在第一水平方向DR1上与第五布线层105间隔开。此外，第七布线层107可以在第二水平方向DR2上与第四布线层104间隔开。第八布线层108可以在第一水平方向DR1上与第六布线层106间隔开。此外，第八布线层108可以在第二水平方向DR2上与第七布线层107间隔开。例如，第七布线层107和第四布线层104之间在第二水平方向DR2上的距离可以大于第四布线层104和第三布线层103之间在第二水平方向DR2上的距离以及第八布线层108和第七布线层107之间在第二水平方向DR2上的距离中的每个。
例如，第一布线层101、第二布线层102、第五布线层105和第六布线层106可以在第二水平方向DR2上排列，例如彼此相邻地排列。此外，第三布线层103、第四布线层104、第七布线层107和第八布线层108可以在第二水平方向DR2上排列。
例如，第一布线层101和第三布线层103可以在第一水平方向DR1上排列，例如彼此相邻地排列，第二布线层102和第四布线层104可以在第一水平方向DR1上排列，第五布线层105和第七布线层107可以在第一水平方向DR1上排列，第六布线层106和第八布线层108可以在第一水平方向DR1上排列。第一至第八布线层101至108中的每个可以包括导电材料。
钝化层130可以设置在第一基板100的第一表面100a上。钝化层130可以覆盖第一至第八布线层101至108中的每个。钝化层130可以包括例如氮化物膜或氧化物膜。多个沟槽可以在第一至第八布线层101至108中的每个上形成在钝化层130中。所述多个沟槽可以彼此间隔开。
例如，第一沟槽T1和第二沟槽T2可以每个在第一布线层101上设置在钝化层130内部。第二沟槽T2可以在第一水平方向DR1上与第一沟槽T1间隔开。第三沟槽T3和第四沟槽T4可以每个在第二布线层102上设置在钝化层130中。第三沟槽T3可以在第一水平方向DR1上与第四沟槽T4间隔开。第三沟槽T3可以在第二水平方向DR2上与第二沟槽T2间隔开。第四沟槽T4可以在第二水平方向DR2上与第一沟槽T1间隔开。第五沟槽T5和第六沟槽T6可以每个在第三布线层103上设置在钝化层130中。第五沟槽T5可以在第一水平方向DR1上与第二沟槽T2间隔开。第六沟槽T6可以在第一水平方向DR1上与第五沟槽T5间隔开。
各个第一至第八布线层101至108的由所述多个沟槽的一部分暴露的部分可以分别被定义为第一至第八凸块焊盘111至118。例如，第一布线层101的由第二沟槽T2暴露的部分可以被定义为第一凸块焊盘111。第二布线层102的由第三沟槽T3暴露的部分可以被定义为第二凸块焊盘112。第三布线层103的由第五沟槽T5暴露的部分可以被定义为第三凸块焊盘113。
类似地，可以定义第四至第八凸块焊盘114至118中的每个。例如，可以在第四布线层104中定义第四凸块焊盘114，可以在第五布线层105中定义第五凸块焊盘115，可以在第六布线层106中定义第六凸块焊盘116，可以在第七布线层107中定义第七凸块焊盘117，可以在第八布线层108中定义第八凸块焊盘118。
第二凸块焊盘112可以在第二水平方向DR2上与第一凸块焊盘111间隔开。第三凸块焊盘113可以在第一水平方向DR1上与第一凸块焊盘111间隔开。第四凸块焊盘114可以在第一水平方向DR1上与第二凸块焊盘112间隔开。此外，第四凸块焊盘114可以在第二水平方向DR2上与第三凸块焊盘113间隔开。
第五凸块焊盘115可以在第二水平方向DR2上与第二凸块焊盘112间隔开。第六凸块焊盘116可以在第二水平方向DR2上与第五凸块焊盘115间隔开。第七凸块焊盘117可以在第一水平方向DR1上与第五凸块焊盘115间隔开。此外，第七凸块焊盘117可以在第二水平方向DR2上与第四凸块焊盘114间隔开。第八凸块焊盘118可以在第一水平方向DR1上与第六凸块焊盘116间隔开。此外，第八凸块焊盘118可以在第二水平方向DR2上与第七凸块焊盘117间隔开。
例如，第一凸块焊盘111、第二凸块焊盘112、第五凸块焊盘115和第六凸块焊盘116可以在第二水平方向DR2上排列，例如彼此对齐并间隔开。此外，第三凸块焊盘113、第四凸块焊盘114、第七凸块焊盘117和第八凸块焊盘118可以在第二水平方向DR2上排列，例如彼此对齐并间隔开。
例如，第一至第八凸块焊盘111至118中的每个的上表面可以形成在与第一至第八布线层101至108中的每个的上表面相同的水平处(例如，相同的平面上)，例如，所有第一至第八凸块焊盘111至118和所有第一至第八布线层101至108的上表面可以彼此共面。第一至第八凸块焊盘111至118中的每个的下表面可以形成在与第一至第八布线层101至108中的每个的下表面相同的水平处(例如，相同的平面上)，例如，所有第一至第八凸块焊盘111至118和所有第一至第八布线层101至108的下表面可以彼此共面。换句话说，第一至第八凸块焊盘111至118和第一至第八布线层101至108在垂直方向DR3上的厚度可以彼此相等。
例如，如图1所示，第一至第八凸块焊盘111至118中的每个可以具有圆形平面形状。第一至第八凸块焊盘111至118中的每个可以包括导电材料。例如，第一至第八凸块焊盘111至118可以分别包括与第一至第八布线层101至108相同的材料。
各个第一至第八布线层101至108的由所述多个沟槽的剩余部分暴露的另外的部分可以分别被定义为第一至第八测试焊盘121至128。例如，第一布线层101的由第一沟槽T1暴露的另一部分可以被定义为第一测试焊盘121。第二布线层102的由第四沟槽T4暴露的另一部分可以被定义为第二测试焊盘122。第三布线层103的由第六沟槽T6暴露的另一部分可以被定义为第三测试焊盘123。
类似地，可以定义第四至第八测试焊盘124至128中的每个。例如，可以在第四布线层104中定义第四测试焊盘124，可以在第五布线层105中定义第五测试焊盘125，可以在第六布线层106中定义第六测试焊盘126，可以在第七布线层107中定义第七测试焊盘127，可以在第八布线层108中定义第八测试焊盘128。
例如，第一测试焊盘121、第二测试焊盘122、第五测试焊盘125和第六测试焊盘126可以在第二水平方向DR2上依次彼此间隔开。例如，第一测试焊盘121、第二测试焊盘122、第五测试焊盘125和第六测试焊盘126可以在第二水平方向DR2上排列。第一凸块焊盘111可以在第一水平方向DR1上与第一测试焊盘121间隔开，第二凸块焊盘112可以在第一水平方向DR1上与第二测试焊盘122间隔开，第五凸块焊盘115可以在第一水平方向DR1上与第五测试焊盘125间隔开，第六凸块焊盘116可以在第一水平方向DR1上与第六测试焊盘126间隔开。
第三测试焊盘123、第四测试焊盘124、第七测试焊盘127和第八测试焊盘128可以在第二水平方向DR2上依次彼此间隔开。例如，第三测试焊盘123、第四测试焊盘124、第七测试焊盘127和第八测试焊盘128可以在第二水平方向DR2上排列。第三测试焊盘123可以在第一水平方向DR1上与第三凸块焊盘113间隔开，第四测试焊盘124可以在第一水平方向DR1上与第四凸块焊盘114间隔开，第七测试焊盘127可以在第一水平方向DR1上与第七凸块焊盘117间隔开，第八测试焊盘128可以在第一水平方向DR1上与第八凸块焊盘118间隔开。
例如，第一至第八测试焊盘121至128中的每个的上表面可以形成在与第一至第八布线层101至108中的每个的上表面相同的水平处(例如，相同的平面上)。第一至第八测试焊盘121至128中的每个的下表面可以形成在与第一至第八布线层101至108中的每个的下表面相同的水平处(例如，相同的平面上)。此外，第一至第八测试焊盘121至128中的每个的上表面可以形成在与第一至第八凸块焊盘111至118中的每个的上表面相同的水平处(例如，相同的平面上)。第一至第八测试焊盘121至128中的每个的下表面可以形成在与第一至第八凸块焊盘111至118中的每个的下表面相同的水平处(例如，相同的平面上)。
例如，各个第一至第八测试焊盘121至128在第一水平方向DR1上的宽度可以分别大于各个第一至第八凸块焊盘111至118在第一水平方向DR1上的宽度。例如，第一测试焊盘121在第一水平方向DR1上的宽度W2可以大于第一凸块焊盘111在第一水平方向DR1上的宽度W1。
例如，如图1所示，第一至第八测试焊盘121至128中的每个可以具有矩形平面形状。第一至第八测试焊盘121至128中的每个可以包括导电材料。例如，第一至第八测试焊盘121至128可以分别包括与第一至第八布线层101至108相同的材料。
第一至第八凸块焊盘111至118可以分别通过第一至第八布线层101至108直接电连接到第一至第八测试焊盘121至128。例如，如图2所示，第一凸块焊盘111和第一测试焊盘121可以通过第一布线层101彼此直接电连接。此外，第三凸块焊盘113和第三测试焊盘123可以通过第三布线层103彼此直接电连接。
第一凸块141可以设置在第一凸块焊盘111和第二凸块焊盘112上。第一凸块141可以在垂直方向DR3上与第一凸块焊盘111和第二凸块焊盘112中的每个重叠。这里，垂直方向DR3可以被定义为垂直于第一水平方向DR1和第二水平方向DR2中的每个的方向。
第一凸块141的至少一部分可以设置在第二沟槽T2和第三沟槽T3的每个中。第一凸块141的剩余部分可以在垂直方向DR3上从钝化层130的上表面突出。第一凸块141可以直接连接到第一凸块焊盘111和第二凸块焊盘112中的每个。
第二至第四凸块142、143和144中的每个可以具有与第一凸块141的结构类似的结构。例如，第二凸块142可以设置在第三凸块焊盘113和第四凸块焊盘114上。第二凸块142可以在垂直方向DR3上与第三凸块焊盘113和第四凸块焊盘114中的每个重叠。第二凸块142可以直接连接到第三凸块焊盘113和第四凸块焊盘114中的每个。例如，第三凸块143可以设置在第五凸块焊盘115和第六凸块焊盘116上。第三凸块143可以在垂直方向DR3上与第五凸块焊盘115和第六凸块焊盘116中的每个重叠。第三凸块143可以直接连接到第五凸块焊盘115和第六凸块焊盘116中的每个。例如，第四凸块144可以设置在第七凸块焊盘117和第八凸块焊盘118上。第四凸块144可以在垂直方向DR3上与第七凸块焊盘117和第八凸块焊盘118中的每个重叠。第四凸块144可以直接连接到第七凸块焊盘117和第八凸块焊盘118中的每个。
第二凸块142可以在第一水平方向DR1上与第一凸块141间隔开。第三凸块143可以在第二水平方向DR2上与第一凸块141间隔开。第四凸块144可以在第一水平方向DR1上与第三凸块143间隔开。此外，第四凸块144可以在第二水平方向DR2上与第二凸块142间隔开。
第一至第四凸块141、142、143和144中的每个可以包括下凸块140_1和上凸块140_2。下凸块140_1可以分别连接到第一至第八凸块焊盘111至118。每个下凸块140_1的至少一部分可以在垂直方向DR3上从钝化层130的上表面突出。下凸块140_1可以包括例如镍(Ni)、铜(Cu)、钯(Pd)、铂(Pt)、金(Au)和其组合中的至少一种。
上凸块140_2可以设置在下凸块140_1上。上凸块140_2可以是连接到外部器件的部分。上凸块140_2可以包括导电膏，例如焊膏或金属膏。上凸块140_2可以包括例如锡和银的合金(SnAg)或锡(Sn)。
第一至第四凸块141、142、143和144中的每个可以接触与第一至第八凸块焊盘111至118中的每个相邻的钝化层130的上表面。第一凸块141可以直接连接到在第二水平方向DR2上排列的第一凸块焊盘111和第二凸块焊盘112中的每个。第二凸块142可以直接连接到在第二水平方向DR2上排列的第三凸块焊盘113和第四凸块焊盘114中的每个。第三凸块143可以直接连接到在第二水平方向DR2上排列的第五凸块焊盘115和第六凸块焊盘116中的每个。第四凸块144可以直接连接到在第二水平方向DR2上排列的第七凸块焊盘117和第八凸块焊盘118中的每个。
光敏层150可以设置在钝化层130上。光敏层150可以围绕第一至第四凸块141、142、143和144中的每个的侧壁。例如，光敏层150可以与第一至第四凸块141、142、143和144中的每个的侧壁间隔开。在一些实施方式中，光敏层150可以与第一至第四凸块141、142、143和144中的每个的侧壁接触。光敏层150可以暴露与第一至第八凸块焊盘111至118中的每个相邻的钝化层130的上表面，例如，光敏层150可以暴露钝化层130的上表面的与第一至第四凸块141、142、143和144中的每个相邻(或围绕第一至第四凸块141、142、143和144中的每个)的部分。光敏层150可以不暴露与第一至第八测试焊盘121至128中的每个相邻的钝化层130的上表面。光敏层150可以暴露与第一至第八测试焊盘121至128中的每个相邻的钝化层130的侧表面。
光敏层150可以不设置在第一至第八测试焊盘121至128中的每个上。也就是，第一至第八测试焊盘121至128中的每个的上部可以是开放的。例如，第一至第四凸块141、142、143和144可以例如相对于第一基板100的底部在垂直方向DR3上比光敏层150的上表面突出得更远，例如突出高过光敏层150的上表面。例如，下凸块140_1的上表面可以在垂直方向DR3上比光敏层150的上表面突出得更远，例如突出高过光敏层150的上表面。光敏层150可以包括例如光敏聚酰亚胺(PSPI)、聚酰亚胺(PI)和光敏聚羟基苯乙烯中的任何一种。
在下文中，将参照图4至图15描述根据本公开的一些实施方式的制造半导体器件的方法。图4至图15是根据本公开的一些实施方式的制造半导体器件的方法中的阶段的视图。图4、图6、图8、图10、图12、图14和图15对应于沿着图1的线A-A'的截面，图5、图7、图9、图11和图13对应于沿着图1的线B-B'的截面。在下文中，将聚焦于附图所示的配置给出描述。
参照图4和图5，可以提供第一基板100。第一基板100可以是例如晶片。然后，例如，可以在第一基板100的第一表面100a上形成第一布线层101、第二布线层102、第三布线层103、第九布线层901和第十布线层903。第一布线层101、第三布线层103、第九布线层901和第十布线层903可以在第一水平方向DR1上依次彼此间隔开。第二布线层102可以在第二水平方向DR2上与第一布线层101间隔开。
然后，可以在第一基板100的第一表面100a上形成钝化层130，以覆盖第一布线层101、第二布线层102、第三布线层103、第九布线层901和第十布线层903中的每个。
参照图6和图7，第一至第三沟槽T1、T2和T3以及第五至第十沟槽T5至T10可以每个在钝化层130内部形成。
例如，第一沟槽T1可以在第一布线层101的一部分上形成在钝化层130内部。第一布线层101的由第一沟槽T1暴露的所述部分可以被定义为第一测试焊盘121。第二沟槽T2可以在第一布线层101的另一部分上形成在钝化层130内部。第一布线层101的由第二沟槽T2暴露的所述另一部分可以被定义为第一凸块焊盘111。第三沟槽T3可以在第二布线层102的一部分上形成在钝化层130内部。第二布线层102的由第三沟槽T3暴露的所述部分可以被定义为第二凸块焊盘112。第五沟槽T5可以在第三布线层103的一部分上形成在钝化层130内部。第三布线层103的由第五沟槽T5暴露的所述部分可以被定义为第三凸块焊盘113。第六沟槽T6可以在第三布线层103的另一部分上形成在钝化层130内部。第三布线层103的由第六沟槽T6暴露的所述另一部分可以被定义为第三测试焊盘123。
此外，第七沟槽T7可以在第九布线层901的一部分上形成在钝化层130内部。第九布线层901的由第七沟槽T7暴露的所述部分可以被定义为第九测试焊盘921。第八沟槽T8可以在第九布线层901的另一部分上形成在钝化层130内部。第九布线层901的由第八沟槽T8暴露的所述另一部分可以被定义为第九凸块焊盘911。第九沟槽T9可以在第十布线层903的一部分上形成在钝化层130内部。第十布线层903的由第九沟槽T9暴露的所述部分可以被定义为第十凸块焊盘913。第十沟槽T10可以在第十布线层903的另一部分上形成在钝化层130内部。第十布线层903的由第十沟槽T10暴露的所述另一部分可以被定义为第十测试焊盘923。
参照图8和图9，可以在钝化层130上形成光敏层150。光敏层150可以填充第一至第三沟槽T1、T2和T3以及第五至第十沟槽T5至T10。
参照图10和图11，可以蚀刻光敏层150以暴露第一至第三凸块焊盘111、112和113、第九凸块焊盘911、第十凸块焊盘913、第一测试焊盘121、第三测试焊盘123、第九测试焊盘921、以及第十测试焊盘923。在这种情况下，与第一至第三凸块焊盘111、112和113、第九凸块焊盘911、以及第十凸块焊盘913中的每个相邻的钝化层130的上表面和侧表面可以被暴露。与第一测试焊盘121、第三测试焊盘123、第九测试焊盘921和第十测试焊盘923中的每个相邻的钝化层130的上表面可以不被暴露。与第一测试焊盘121、第三测试焊盘123、第九测试焊盘921和第十测试焊盘923中的每个相邻的钝化层130的侧表面可以被暴露。
参照图12和图13，可以在第一凸块焊盘111和第二凸块焊盘112上形成第一凸块141。此外，可以在第三凸块焊盘113上形成第二凸块142，可以在第九凸块焊盘911上形成第五凸块941，可以在第十凸块焊盘913上形成第六凸块942。例如，在与第一凸块焊盘111和第二凸块焊盘112中的每个相邻的钝化层130上的第一凸块141可以与由光敏层150暴露的钝化层130的上表面和侧表面接触。在与第三凸块焊盘113相邻的钝化层130上的第二凸块142可以与由光敏层150暴露的钝化层130的上表面和侧表面接触。在与第九凸块焊盘911相邻的钝化层130上的第五凸块941可以与由光敏层150暴露的钝化层130的上表面和侧表面接触。在与第十凸块焊盘913相邻的钝化层130上的第六凸块942可以与由光敏层150暴露的钝化层130的上表面和侧表面接触。
参照图14，可以分别通过第一沟槽T1、第六沟槽T6、第七沟槽T7和第十沟槽T10执行使用第一测试焊盘121、第三测试焊盘123、第九测试焊盘921和第十测试焊盘923的测试工艺。
可以执行测试工艺以测试第一至第三凸块焊盘111、112和113、第九凸块焊盘911、以及第十凸块焊盘913中的每个与第一凸块141、第二凸块142、第五凸块941和第六凸块942中的对应一个之间的电连接和界面电阻。例如，可以提供包括探针TP的测试设备。测试设备可以通过使探针TP与第一测试焊盘121、第三测试焊盘123、第九测试焊盘921和第十测试焊盘923中的每个物理接触来执行测试工艺。这样的接触测试工艺可以显示出比非接触测试工艺相对更高的性能。
参照图15，可以执行锯切工艺。例如，可以使用刀片来执行锯切工艺。例如，刀片可以在第三布线层103和第九布线层901之间切割第一基板100、钝化层130和光敏层150。通过该工艺，可以制造图1至图3所示的半导体器件。
根据本公开的一些实施方式的半导体器件可以通过将一个凸块连接到彼此间隔开的两个凸块焊盘并将凸块焊盘和测试焊盘电连接而有效地测试凸块和凸块焊盘之间的界面电阻和电连接。此外，根据本公开的一些实施方式的半导体器件可以通过在制造工艺期间在执行锯切工艺之前在晶片级执行测试工艺而有效地测试凸块和凸块焊盘之间的界面电阻和电连接。
在下文中，将参照图16和图17描述根据本公开的一些实施方式的半导体器件。将聚焦于相对于图1至图3所示的半导体器件的不同之处给出描述。
图16和图17是根据本公开的一些实施方式的半导体器件的截面图。图16对应于沿着图1的线A-A'的截面，图17对应于沿着图1的线B-B'的截面。
参照图16和图17，根据本公开的一些实施方式的半导体器件可以具有设置在第一基板100内部的第一至第八布线层。
例如，第一至第三布线层201、202和203可以每个设置在第一基板100内部。第一布线层201可以通过通路V连接到第一凸块焊盘111和第一测试焊盘121中的每个。第二布线层202可以通过通路V连接到第二凸块焊盘112和第二测试焊盘122(见图1)中的每个。第三布线层203可以通过通路V连接到第三凸块焊盘113和第三测试焊盘123中的每个。
第一布线层201可以在垂直方向DR3上与第一凸块焊盘111和第一测试焊盘121中的每个重叠。第二布线层202可以在垂直方向DR3上与第二凸块焊盘112和第二测试焊盘122(见图1)中的每个重叠。第三布线层203可以在垂直方向DR3上与第三凸块焊盘113和第三测试焊盘123中的每个重叠。
在下文中，将参照图18至图20描述根据本公开的一些实施方式的半导体器件。将聚焦于相对于图1至图3所示的半导体器件的不同之处给出描述。
图18是根据本公开的一些实施方式的半导体器件的平面图。图19是沿着图18的线C-C'截取的截面图。图20是沿着图18的线D-D'截取的截面图。
参照图18至图20，根据本公开的一些实施方式的半导体器件可以包括第一基板100、第一至第四布线层301至304、第一至第四凸块焊盘311至314、第一至第四测试焊盘321至324、钝化层130、第一凸块341、第二凸块342、以及光敏层150。
第一至第四布线层301至304中的每个可以设置在第一基板100的第一表面100a上。例如，第一至第四布线层301至304中的每个可以在第一水平方向DR1上延伸。第二布线层302可以在第一水平方向DR1上与第一布线层301间隔开。第三布线层303可以在第二水平方向DR2上与第一布线层301间隔开。第四布线层304可以在第一水平方向DR1上与第三布线层303间隔开。此外，第四布线层304可以在第二水平方向DR2上与第二布线层302间隔开。
多个沟槽可以在第一至第四布线层301至304中的每个上形成在钝化层130中。所述多个沟槽可以彼此间隔开。例如，第一沟槽T31和第二沟槽T32可以每个在第一布线层301上设置在钝化层130内部。第二沟槽T32可以在第一水平方向DR1上与第一沟槽T31间隔开。第三沟槽T33和第四沟槽T34可以每个在第二布线层302上设置在钝化层130中。第三沟槽T33可以在第一水平方向DR1上与第二沟槽T32间隔开。第四沟槽T34可以在第一水平方向DR1上与第三沟槽T33间隔开。
各个第一至第四布线层301至304的由所述多个沟槽的一部分暴露的部分可以分别被定义为第一至第四凸块焊盘311至314。例如，第一布线层301的由第二沟槽T32暴露的部分可以被定义为第一凸块焊盘311。第二布线层302的由第三沟槽T33暴露的部分可以被定义为第二凸块焊盘312。类似地，可以定义第三凸块焊盘313和第四凸块焊盘314中的每个。例如，可以在第三布线层303中定义第三凸块焊盘313，可以在第四布线层304中定义第四凸块焊盘314。
第二凸块焊盘312可以在第一水平方向DR1上与第一凸块焊盘311间隔开。第三凸块焊盘313可以在第二水平方向DR2上与第一凸块焊盘311间隔开。第四凸块焊盘314可以在第一水平方向DR1上与第三凸块焊盘313间隔开。此外，第四凸块焊盘314可以在第二水平方向DR2上与第二凸块焊盘312间隔开。
各个第一至第四布线层301至304的由所述多个沟槽的剩余部分暴露的另外的部分可以分别被定义为第一至第四测试焊盘321至324。例如，第一布线层301的由第一沟槽T31暴露的另一部分可以被定义为第一测试焊盘321。第二布线层302的由第四沟槽T34暴露的另一部分可以被定义为第二测试焊盘322。类似地，可以定义第三测试焊盘323和第四测试焊盘324中的每个。例如，可以在第三布线层303中定义第三测试焊盘323，可以在第四布线层304中定义第四测试焊盘324。
第一凸块焊盘311可以在第一水平方向DR1上与第一测试焊盘321间隔开。第二测试焊盘322可以在第一水平方向DR1上与第二凸块焊盘312间隔开。第三测试焊盘323可以在第二水平方向DR2上与第一测试焊盘321间隔开。第四测试焊盘324可以在第一水平方向DR1上与第四凸块焊盘314间隔开。
第一至第四凸块焊盘311至314可以分别通过第一至第四布线层301至304直接电连接到第一至第四测试焊盘321至324。例如，如图19所示，第一凸块焊盘311和第一测试焊盘321可以通过第一布线层301彼此直接电连接。此外，第二凸块焊盘312和第二测试焊盘322可以通过第二布线层302彼此直接电连接。
第一凸块341可以设置在第一凸块焊盘311和第二凸块焊盘312上。第一凸块341可以在垂直方向DR3上与第一凸块焊盘311和第二凸块焊盘312中的每个重叠。第一凸块341的至少一部分可以设置在第二沟槽T32和第三沟槽T33的每个中。第一凸块341可以直接连接到第一凸块焊盘311和第二凸块焊盘312中的每个。
第二凸块342可以具有与第一凸块341的结构类似的结构。例如，第二凸块342可以设置在第三凸块焊盘313和第四凸块焊盘314上。第二凸块342可以在垂直方向DR3上与第三凸块焊盘313和第四凸块焊盘314中的每个重叠。
第二凸块342可以在第二水平方向DR2上与第一凸块341间隔开。第一凸块341和第二凸块342中的每个可以包括下凸块340_1和上凸块340_2。下凸块340_1可以分别连接到第一至第四凸块焊盘311至314。上凸块340_2可以设置在下凸块340_1上。
例如，第一布线层301和第二布线层302可以在第一水平方向DR1上排列，第三布线层303和第四布线层304可以在第一水平方向DR1上排列。例如，第一凸块焊盘311和第二凸块焊盘312可以在第一水平方向DR1上排列。第一凸块341可以直接连接到在第一水平方向DR1上排列的第一凸块焊盘311和第二凸块焊盘312中的每个。例如，第三凸块焊盘313和第四凸块焊盘314可以在第一水平方向DR1上排列。第二凸块342可以直接连接到在第一水平方向DR1上排列的第三凸块焊盘313和第四凸块焊盘314中的每个。
在下文中，将参照图21至图23描述根据本公开的一些实施方式的半导体器件。将聚焦于相对于图1至图3所示的半导体器件的不同之处给出描述。
图21是根据本公开的一些实施方式的半导体器件的平面图。图22是沿着图21的线E-E'截取的截面图。图23是沿着图21的线F-F'截取的截面图。
参照图21至图23，根据本公开的一些实施方式的半导体器件可以包括直接连接到第一至第四凸块焊盘111、112、113和114中的每个的第一凸块441以及直接连接到第五至第八凸块焊盘115、116、117和118中的每个的第二凸块442。
例如，第一凸块441可以设置在第一至第四凸块焊盘111、112、113和114上。第一凸块441可以在垂直方向DR3上与第一至第四凸块焊盘111、112、113和114中的每个重叠。第二凸块442可以设置在第五至第八凸块焊盘115、116、117和118上。第二凸块442可以在垂直方向DR3上与第五至第八凸块焊盘115、116、117和118中的每个重叠。
第二凸块442可以在第二水平方向DR2上与第一凸块441间隔开。第一凸块441和第二凸块442中的每个可以包括下凸块440_1和上凸块440_2。下凸块440_1可以分别连接到第一至第八凸块焊盘111至118。上凸块440_2可以设置在下凸块440_1上。
第一至第八布线层401、402、403、404、405、406、407和408可以分别对应于第一至第八布线层101、102、103、104、105、106、107和108。然而，相比于第一至第八布线层101、102、103、104、105、106、107和108，第一布线层401和第三布线层403之间在第一水平方向DR1上的距离、第二布线层402和第四布线层404之间在第一水平方向DR1上的距离、第五布线层405和第七布线层407之间在第一水平方向DR1上的距离、以及第六布线层406和第八布线层408之间在第一水平方向DR1上的距离每个可以更窄。
例如，第一布线层401和第二布线层402可以在第二水平方向DR2上排列，第三布线层403和第四布线层404可以在第二水平方向DR2上排列，第五布线层405和第六布线层406可以在第二水平方向DR2上排列，第七布线层407和第八布线层408可以在第二水平方向DR2上排列。
例如，第一布线层401和第三布线层403可以在第一水平方向DR1上排列，第二布线层402和第四布线层404可以在第一水平方向DR1上排列，第五布线层405和第七布线层407可以在第一水平方向DR1上排列，第六布线层406和第八布线层408可以在第一水平方向DR1上排列。
例如，第一凸块焊盘111和第二凸块焊盘112可以在第二水平方向DR2上对齐，第三凸块焊盘113和第四凸块焊盘114可以在第二水平方向DR2上对齐。第五凸块焊盘115和第六凸块焊盘116可以在第二水平方向DR2上对齐，第七凸块焊盘117和第八凸块焊盘118可以在第二水平方向DR2上对齐。
例如，第一凸块焊盘111和第三凸块焊盘113可以在第一水平方向DR1上对齐，第二凸块焊盘112和第四凸块焊盘114可以在第一水平方向DR1上对齐。第五凸块焊盘115和第七凸块焊盘117可以在第一水平方向DR1上对齐，第六凸块焊盘116和第八凸块焊盘118可以在第一水平方向DR1上对齐。
第一凸块441可以直接连接到在第一水平方向DR1和第二水平方向DR2上彼此对齐的第一至第四凸块焊盘111、112、113和114中的每个。第二凸块442可以直接连接到在第一水平方向DR1和第二水平方向DR2上彼此对齐的第五至第八凸块焊盘115、116、117和118中的每个。
在下文中，将参照图24描述根据本公开的一些实施方式的半导体器件。将聚焦于相对于图1至图3所示的半导体器件的不同之处给出描述。
图24是根据本公开的一些实施方式的半导体器件的截面图。
参照图24，在根据本公开的一些实施方式的半导体器件中，图1至图3所示的半导体器件可以被翻转，然后设置在第二基板560的第一表面560a上。也就是，第一基板100的第一表面100a可以设置为面对第二基板560的第一表面560a。
第二基板560可以是例如印刷电路板(PCB)或陶瓷基板。在一些实施方式中，第二基板560可以用作中介层。第一凸块141和第二凸块142可以每个连接到第二基板560的第一表面560a。第五凸块565可以连接到第二基板560的第二表面560b，第二表面560b与第二基板560的第一表面560a相对，例如相反。第五凸块565可以是连接到外部器件的部分。第五凸块565可以包括导电材料。
模制层580可以设置在第二基板560的第一表面560a上。模制层580可以围绕图1所示的半导体器件的侧壁。模制层580的上表面可以形成在与第一基板100的第二表面100b相同的水平处(例如，相同的平面上)。模制层580可以包括例如环氧模塑料(EMC)或者两种或更多种硅混合物质。
在下文中，将参照图25描述根据本公开的一些实施方式的半导体器件。将聚焦于相对于图1至图3所示的半导体器件的不同之处给出描述。
图25是根据本公开的一些实施方式的半导体器件的截面图。
参照图25，在根据本公开的一些实施方式的半导体器件中，图1至图3所示的半导体器件可以被翻转，然后设置在第二基板660的第一表面660a上。也就是，第一基板100的第一表面100a可以设置为面对第二基板660的第一表面660a。
第一基板100可以是例如中介层。第一凸块141和第二凸块142可以每个连接到第二基板660的第一表面660a。第五凸块665可以连接到第二基板660的第二表面660b，第二表面660b与第二基板660的第一表面660a相对。第五凸块665可以是连接到外部器件的部分。第五凸块665可以包括导电材料。
多个半导体芯片670可以在垂直方向DR3上堆叠在第一基板100的第二表面100b上。例如，多个半导体芯片670可以每个是易失性存储器(例如，动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM))或非易失性存储器(例如，闪速存储器、PRAM、MRAM、铁电随机存取存储器(FeRAM)或RRAM)。
连接焊盘675可以设置在每对相邻的半导体芯片670之间。此外，连接焊盘675可以设置在多个半导体芯片670当中最下面的半导体芯片与第一基板100的第二表面100b之间。多个半导体芯片670中的每个和第一基板100可以通过连接焊盘675彼此电连接。连接焊盘675可以包括导电材料。
模制层680可以设置在第一基板100的第二表面100b上。模制层680可以围绕每个半导体芯片670的侧壁。模制层680的上表面可以形成在与多个半导体芯片670当中最上面的半导体芯片相同的水平处(例如，相同的平面上)。然而，本公开不限于此。模制层680可以包括例如EMC或者两种或更多种硅混合物质。
作为总结和回顾，实施方式提供了一种半导体器件，其能通过将一个凸块连接到彼此间隔开的两个或更多个凸块焊盘并将凸块焊盘电连接到测试焊盘在锯切工艺之前在晶片级有效地测试凸块和凸块焊盘之间的界面电阻和电连接。
已经在此公开了示例实施方式，尽管采用了特定术语，但是它们仅在一般和描述性的意义上而不是出于限制的目的被使用和解释。在一些情况下，在本申请提交时本领域普通技术人员将清楚，结合特定实施方式描述的特征、特性和/或元件可以单独使用，或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐明的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。
本申请要求2022年3月30日在韩国知识产权局提交的第10-2022-0039693号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用合并于此。

Claims (20)

1.一种半导体器件，包括：
包括第一表面和第二表面的第一基板，所述第一表面和所述第二表面彼此相反；
在所述第一基板的所述第一表面上的第一测试焊盘；
在所述第一基板的所述第一表面上的第一凸块焊盘，所述第一凸块焊盘在第一水平方向上与所述第一测试焊盘间隔开；
在所述第一基板的所述第一表面上的第二凸块焊盘，所述第二凸块焊盘与所述第一凸块焊盘间隔开；
在所述第一基板的所述第一表面上的第二测试焊盘，所述第二测试焊盘在所述第一水平方向上与所述第二凸块焊盘间隔开；
第一布线层，在所述第一水平方向上延伸并将所述第一测试焊盘电连接到所述第一凸块焊盘；
第二布线层，在所述第一水平方向上延伸并与所述第一布线层间隔开，所述第二布线层将所述第二测试焊盘电连接到所述第二凸块焊盘；以及
第一凸块，连接到所述第一凸块焊盘和所述第二凸块焊盘中的每个。
2.如权利要求1所述的半导体器件，其中：
所述第二凸块焊盘在不同于所述第一水平方向的第二水平方向上与所述第一凸块焊盘间隔开，以及
所述第二布线层在所述第二水平方向上与所述第一布线层间隔开。
3.如权利要求2所述的半导体器件，进一步包括：
第三凸块焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第一凸块焊盘间隔开；
第三测试焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第三凸块焊盘间隔开；
第三布线层，在所述第一水平方向上延伸，在所述第一水平方向上与所述第一布线层间隔开，并将所述第三测试焊盘电连接到所述第三凸块焊盘；
第四凸块焊盘，在所述第一基板的所述第一表面上并在所述第二水平方向上与所述第三凸块焊盘间隔开；
第四测试焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第四凸块焊盘间隔开；
第四布线层，在所述第一水平方向上延伸，在所述第二水平方向上与所述第三布线层间隔开，并将所述第四测试焊盘电连接到所述第四凸块焊盘；以及
第二凸块，在所述第一水平方向上与所述第一凸块间隔开，并连接到所述第三凸块焊盘和所述第四凸块焊盘中的每个。
4.如权利要求2所述的半导体器件，进一步包括：
第三凸块焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第一凸块焊盘间隔开；
第三测试焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第三凸块焊盘间隔开；
第三布线层，在所述第一水平方向上延伸，在所述第一水平方向上与所述第一布线层间隔开，并将所述第三测试焊盘电连接到所述第三凸块焊盘；
第四凸块焊盘，在所述第一基板的所述第一表面上并在所述第二水平方向上与所述第三凸块焊盘间隔开；
第四测试焊盘，设置在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第四凸块焊盘间隔开；以及
第四布线层，在所述第一水平方向上延伸，在所述第二水平方向上与所述第三布线层间隔开，并将所述第四测试焊盘电连接到所述第四凸块焊盘，
其中所述第一凸块连接到所述第一凸块焊盘至所述第四凸块焊盘中的每个。
5.如权利要求1所述的半导体器件，其中：
所述第二凸块焊盘在所述第一水平方向上与所述第一凸块焊盘间隔开，以及
所述第二布线层在所述第一水平方向上与所述第一布线层间隔开。
6.如权利要求5所述的半导体器件，进一步包括：
第三测试焊盘，在所述第一基板的所述第一表面上并在不同于所述第一水平方向的第二水平方向上与所述第一测试焊盘间隔开；
第三凸块焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第三测试焊盘间隔开；
第三布线层，在所述第一水平方向上延伸，在所述第二水平方向上与所述第一布线层间隔开，并将所述第三测试焊盘电连接到所述第三凸块焊盘；
第四凸块焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第三凸块焊盘间隔开；
第四测试焊盘，在所述第一基板的所述第一表面上并在所述第一水平方向上与所述第四凸块焊盘间隔开；
第四布线层，在所述第一水平方向上延伸，在所述第一水平方向上与所述第三布线层间隔开，并将所述第四测试焊盘电连接到所述第四凸块焊盘；以及
第二凸块，在所述第二水平方向上与所述第一凸块间隔开，并连接到所述第三凸块焊盘和所述第四凸块焊盘中的每个。
7.如权利要求1所述的半导体器件，其中所述第一布线层和所述第二布线层中的每个在所述第一基板的所述第一表面上。
8.如权利要求7所述的半导体器件，其中：
所述第一布线层的上表面在与所述第一测试焊盘的上表面和所述第一凸块焊盘的上表面中的每个相同的水平处，以及
所述第二布线层的上表面在与所述第二测试焊盘的上表面和所述第二凸块焊盘的上表面中的每个相同的水平处。
9.如权利要求1所述的半导体器件，其中：
所述第一布线层和所述第二布线层中的每个在所述第一基板内部，
所述第一布线层在垂直方向上与所述第一测试焊盘和所述第一凸块焊盘中的每个重叠，以及
所述第二布线层在所述垂直方向上与所述第二测试焊盘和所述第二凸块焊盘中的每个重叠。
10.如权利要求1所述的半导体器件，其中所述第一测试焊盘在所述第一水平方向上的宽度大于所述第一凸块焊盘在所述第一水平方向上的宽度。
11.如权利要求1所述的半导体器件，进一步包括在所述第一基板的所述第一表面上并连接到所述第一凸块的第二基板。
12.如权利要求11所述的半导体器件，进一步包括在垂直方向上堆叠在所述第一基板的所述第二表面上的多个半导体芯片。
13.一种半导体器件，包括：
包括第一表面和第二表面的基板，所述第一表面和所述第二表面彼此相反；
第一布线层和第二布线层，在第一水平方向上延伸，并彼此间隔开；
钝化层，在所述基板的所述第一表面上覆盖所述第一布线层和所述第二布线层；
第一沟槽，在所述第一布线层上在所述钝化层内部；
第二沟槽，在所述第一布线层上在所述钝化层内部，并在所述第一水平方向上与所述第一沟槽间隔开；
第三沟槽，在所述第二布线层上在所述钝化层内部，并与所述第二沟槽间隔开；
第四沟槽，在所述第二布线层上在所述钝化层内部，并在所述第一水平方向上与所述第三沟槽间隔开；
第一测试焊盘，由所述第一布线层的被所述第一沟槽暴露的第一部分定义；
第一凸块焊盘，由所述第一布线层的被所述第二沟槽暴露的第二部分定义，并通过所述第一布线层连接到所述第一测试焊盘；
第二凸块焊盘，由所述第二布线层的被所述第三沟槽暴露的第一部分定义；
第二测试焊盘，由所述第二布线层的被所述第四沟槽暴露的第二部分定义；以及
第一凸块，至少部分地在所述第二沟槽和所述第三沟槽中的每个内部，并连接到所述第一凸块焊盘和所述第二凸块焊盘中的每个，
其中所述第一凸块焊盘和所述第一测试焊盘通过所述第一布线层彼此电连接，所述第二凸块焊盘和所述第二测试焊盘通过所述第二布线层彼此电连接。
14.如权利要求13所述的半导体器件，其中：
所述第二凸块焊盘在不同于所述第一水平方向的第二水平方向上与所述第一凸块焊盘间隔开，以及
所述第二布线层在所述第二水平方向上与所述第一布线层间隔开。
15.如权利要求13所述的半导体器件，其中：
所述第二凸块焊盘在所述第一水平方向上与所述第一凸块焊盘间隔开，以及
所述第二布线层在所述第一水平方向上与所述第一布线层间隔开。
16.如权利要求13所述的半导体器件，其中所述第一布线层和所述第二布线层中的每个在所述基板的所述第一表面上。
17.如权利要求16所述的半导体器件，其中：
所述第一布线层的上表面在与所述第一测试焊盘的上表面和所述第一凸块焊盘的上表面中的每个相同的水平处，以及
所述第二布线层的上表面在与所述第二测试焊盘的上表面和所述第二凸块焊盘的上表面中的每个相同的水平处。
18.如权利要求13所述的半导体器件，其中：
所述第一布线层和所述第二布线层中的每个在所述基板内部，
所述第一布线层在垂直方向上与所述第一测试焊盘和所述第一凸块焊盘中的每个重叠，以及
所述第二布线层在所述垂直方向上与所述第二测试焊盘和所述第二凸块焊盘中的每个重叠。
19.如权利要求13所述的半导体器件，进一步包括在所述钝化层上围绕所述第一凸块的侧壁的光敏层。
20.一种半导体器件，包括：
包括第一表面和第二表面的基板，所述第一表面和所述第二表面彼此相反；
第一布线层和第二布线层，在所述基板的所述第一表面上在第一水平方向上延伸，并在不同于所述第一水平方向的第二水平方向上彼此间隔开；
钝化层，在所述基板的所述第一表面上覆盖所述第一布线层和所述第二布线层；
第一测试焊盘，在所述第一布线层内部；
第一凸块焊盘，在所述第一布线层内部并在所述第一水平方向上与所述第一测试焊盘间隔开；
第二测试焊盘，在所述第二布线层内部并在所述第二水平方向上与所述第一测试焊盘间隔开；
第二凸块焊盘，在所述第二布线层内部，在所述第一水平方向上与所述第二测试焊盘间隔开，并在所述第二水平方向上与所述第一凸块焊盘间隔开；
凸块，连接到所述第一凸块焊盘和所述第二凸块焊盘中的每个；以及
光敏层，在所述钝化层上围绕所述凸块的侧壁，
其中所述第一布线层的上表面在与所述第一测试焊盘的上表面和所述第一凸块焊盘的上表面中的每个相同的水平处，
其中所述第二布线层的上表面在与所述第二测试焊盘的上表面和所述第二凸块焊盘的上表面中的每个相同的水平处，
其中所述第一测试焊盘在所述第一水平方向上的宽度大于所述第一凸块焊盘在所述第一水平方向上的宽度，
其中所述第一凸块焊盘和所述第一测试焊盘通过所述第一布线层彼此电连接，以及
其中所述第二凸块焊盘和所述第二测试焊盘通过所述第二布线层彼此电连接。
CN202310286579.1A 2022-03-30 2023-03-22 半导体器件 Pending CN116895623A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0039693 2022-03-30
KR1020220039693A KR20230140884A (ko) 2022-03-30 2022-03-30 반도체 장치

Publications (1)

Publication Number Publication Date
CN116895623A true CN116895623A (zh) 2023-10-17

Family

ID=88193593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310286579.1A Pending CN116895623A (zh) 2022-03-30 2023-03-22 半导体器件

Country Status (3)

Country Link
US (1) US20230317532A1 (zh)
KR (1) KR20230140884A (zh)
CN (1) CN116895623A (zh)

Also Published As

Publication number Publication date
US20230317532A1 (en) 2023-10-05
KR20230140884A (ko) 2023-10-10

Similar Documents

Publication Publication Date Title
US8324733B2 (en) Semiconductor device comprising a through electrode and a pad connected to the through electrode and having an exposed portion and method for fabricating the same
KR101818507B1 (ko) 반도체 패키지
JP6254801B2 (ja) 半導体パッケージ
US9312213B2 (en) Bump structures having an extension
CN108091615A (zh) 半导体封装件
US20150123278A1 (en) Semiconductor devices, methods of manufacturing the same, memory cards including the same and electronic systems including the same
KR20130082314A (ko) 반도체 패키지
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
KR20170069344A (ko) 반도체 패키지 및 이의 제조방법
KR20220030685A (ko) 반도체 패키지
US11798889B2 (en) Methods of manufacturing semiconductor packages
KR101142339B1 (ko) 반도체 칩
KR20190119474A (ko) 칩 스택 패키지
CN114141764A (zh) 具有具备台阶结构的焊盘的半导体封装件
KR20220126883A (ko) 반도체 패키지
KR20210138223A (ko) 반도체 패키지
CN116895623A (zh) 半导体器件
JP2022136980A (ja) 再配線基板を含む半導体パッケージ
CN116031228A (zh) 半导体器件和包括半导体器件的半导体封装
CN113972188A (zh) 半导体封装件
US20240145317A1 (en) Semiconductor packages having test pads
US10879160B2 (en) Semiconductor package with packaging substrate
CN117637626A (zh) 半导体封装
CN115701646A (zh) 制造具有凸块互连件的半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication