CN116888582A - 用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法 - Google Patents

用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法 Download PDF

Info

Publication number
CN116888582A
CN116888582A CN202280016574.0A CN202280016574A CN116888582A CN 116888582 A CN116888582 A CN 116888582A CN 202280016574 A CN202280016574 A CN 202280016574A CN 116888582 A CN116888582 A CN 116888582A
Authority
CN
China
Prior art keywords
memory
video file
storage device
video
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016574.0A
Other languages
English (en)
Inventor
E•彼得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technology Co.
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN116888582A publication Critical patent/CN116888582A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00072—Time or data compression or expansion the compressed signal including a video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供了一种用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法。在一个实施方案中，提供了一种包括存储器和控制器的数据存储设备。控制器被配置为：确定存储器中的可用存储空间小于阈值；响应于确定存储器中的可用存储空间小于阈值：从存储器读取视频文件；以及对视频文件进行重新编码以减小视频文件的大小，其中对视频文件进行重新编码在不删除视频文件的情况下增大存储器中的可用存储空间。本发明提供了其他实施方案。

Description

用于自动剥离监视视频内容以增大归档存储的数据存储设备 和方法
背景技术
在视频监视系统中，由相机捕获的数字视频有时被存储在存储器中的循环中，其中擦除最旧的先前写入视频以腾出空间来存储新视频。这样，存储器(有时称为循环存储器)类似于先入先出(FIFO)队列，其中将新视频数据连续地写入存储器的一端处，并且一旦存储器达到其容量极限，就删除最旧的写入视频数据以为新传入的视频数据腾出空间。
附图说明
图1A是一个实施方案的数据存储设备的框图。
图1B是示出一个实施方案的存储模块的框图。
图1C是示出一个实施方案的分级存储系统的框图。
图2A是示出根据一个实施方案的图1A所示的数据存储设备的控制器的部件的框图。
图2B是示出根据一个实施方案的图1A所示的存储器数据存储设备的部件的框图。
图3是一个实施方案的主机和数据存储设备的框图。
图4是一个实施方案的视频监视存储矩阵。
图5是一个实施方案的数据存储设备的图示。
图6是一个实施方案的存储器的存储容量的图示。
图7是一个实施方案的存储器的存储容量的图示，其中在五天之后自动剥离过去录制内容。
图8是一个实施方案的存储器的存储容量的图示，其中在十天之后自动剥离过去录制内容。
图9是一个实施方案的存储器的存储容量的图示，其中在十五天之后自动剥离过去录制内容。
图10是一个实施方案的存储器的存储容量的图示，其中在二十天之后自动剥离过去录制内容。
具体实施方式
概述
通过介绍的方式，下面的实施方案涉及一种用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法。在一个实施方案中，提供了一种包括存储器和控制器的数据存储设备。控制器被配置为：确定存储器中的可用存储空间小于阈值；响应于确定存储器中的可用存储空间小于阈值：从存储器读取视频文件；以及对视频文件进行重新编码以减小视频文件的大小，其中对视频文件进行重新编码在不删除视频文件的情况下增大存储器中的可用存储空间。
在一些实施方案中，通过降低视频文件的分辨率来减小视频文件的大小。
在一些实施方案中，通过降低视频文件的比特率来减小视频文件的大小。
在一些实施方案中，通过从视频文件移除视频帧来减小视频文件的大小。
在一些实施方案中，控制器被进一步配置为基于视频文件被存储在存储器中多长时间来选择要重新编码的视频文件。
在一些实施方案中，相比于另一视频文件，该视频文件在存储器中存储更长时间长度。
在一些实施方案中，控制器被进一步配置为更新逻辑到物理地址映射以反映所重新编码的视频文件。
在一些实施方案中，存储器的一部分被分配用于存储视频文件。
在一些实施方案中，控制器包括被配置为对视频文件进行重新编码的音频/视频编码器/解码器。
在一些实施方案中，视频文件包括监视视频。
在一些实施方案中，存储器包括三维存储器。
在另一个实施方案中，提供了一种在包括存储器的数据存储设备中执行的方法。该方法包括：确定需要增大存储器的被分配用于存储视频文件的一部分中的可用存储容量；选择存储在存储器的部分中的视频文件；以及对视频文件进行重新编码以减小视频文件的大小，从而在不删除视频文件的情况下增大存储器的部分中的可用存储容量。
在一些实施方案中，重新编码包括降低视频文件的分辨率。
在一些实施方案中，重新编码包括降低视频文件的比特率。
在一些实施方案中，重新编码包括从视频文件移除视频帧。
在一些实施方案中，基于视频文件被存储在存储器的部分中多长时间来选择视频文件。
在一些实施方案中，相比于另一视频文件，该视频文件在存储器的部分中存储更长时间长度。
在一些实施方案中，该方法还包括更新逻辑到物理地址映射以反映重新编码。
在一些实施方案中，视频文件包括监视视频。
在另一个实施方案中，提供了一种数据存储设备，该数据存储设备包括：存储器；用于确定存储器中的可用存储空间小于阈值的装置；用于从存储器读取视频文件的装置；和用于对视频文件进行重新编码以减小视频文件的大小的装置。
其他实施方案是可行的，并且实施方案中的每个可单独使用或组合在一起使用。因此，现在将参考附图描述各种实施方案。
实施方案
下面的实施方案涉及一种数据存储设备(DSD)。如本文所述，“数据存储设备”是指存储数据的设备。CSD的示例包含(但不限于)硬盘驱动器(HDD)、固态驱动器(SSD)、磁带驱动器、混合驱动器等。下面提供了示例DSD的详细信息。
在图1A至图1C中示出适用于实现这些实施方案的各方面的数据存储设备。图1A是示出根据本文所述的主题的一个实施方案的数据存储设备100的框图。参考图1A，数据存储设备100包括控制器102和可由一个或多个非易失性存储器裸片104组成的非易失性存储器。如本文所述，术语裸片是指在单个半导体基板上形成的非易失性存储器单元的集合，以及用于管理那些非易失性存储器单元的物理操作的相关联的电路。控制器102与主机系统进行交互，并且将用于读取操作、编程操作和擦除操作的命令序列传输到非易失性存储器裸片104。
控制器102(其可以是非易失性存储器控制器(例如，闪存、电阻随机存取存储器(ReRAM)、相变存储器(PCM)或磁阻随机存取存储器(MRAM)控制器))可采用以下形式：例如，处理电路、微处理器或处理器，以及存储可由(微)处理器执行的计算机可读程序代码(例如，固件)的计算机可读介质、逻辑门、开关、专用集成电路(ASIC)、可编程逻辑控制器和嵌入式微控制器。控制器102可以配置有硬件和/或固件，以执行下文描述并且在流程图中示出的各种功能。另外，示出为在控制器内部的一些部件可也存储在控制器外部，并且可以使用其他部件。此外，短语“操作地与...通信”可能意味着直接或间接地(有线或无线)与一个或多个部件通信、通过一个或多个部件通信，其可在本文中示出或未示出。
如本文所用，非易失性存储器控制器是管理存储在非易失性存储器上的数据并且与主机诸如计算机或电子设备通信的设备。除了本文描述的特定功能外，非易失性存储器控制器可以具有各种功能。例如，非易失性存储器控制器可以对非易失性存储器进行格式化以确保存储器正在正确操作，标出坏的非易失性存储器单元，并且分配备用单元以替代将来的故障单元。备用单元中的一些部分可以用来容纳固件以操作非易失性存储器控制器并且实现其他特征。在操作中，当主机需要从非易失性存储器读取数据或向非易失性存储器写入数据时，它可与非易失性存储器控制器通信。如果主机提供要读取/写入数据的逻辑地址，那么非易失性存储器控制器可以将从主机接收的逻辑地址转换为非易失性存储器中的物理地址。(另选地，主机可提供物理地址。)非易失性存储器控制器还可执行各种存储器管理功能，诸如但不限于损耗均衡(分配写入以避免损耗否则将被重复写入的特定存储器块)和垃圾收集(在块已满之后，仅将有效的数据页面移动到新块，因此可以擦除并且重用完整块)。
非易失性存储器裸片104可包括任何合适的非易失性存储介质，包括电阻随机存取存储器(ReRAM)、磁阻随机存取存储器(MRAM)、相变存储器(PCM)、NAND闪速存储器单元和/或NOR闪速存储器单元。存储器单元可以采用固态(例如，闪存)存储器单元的形式，并且可以是可一次编程、可数次编程或可多次编程的。存储器单元还可以是单级单元(SLC)、多级单元(MLC)、三级单元(TLC)，或者使用现在已知或之后开发的其他存储器单元级技术。另外，存储器单元可以二维方式或三维方式制造。
位于控制器102和非易失性存储器裸片104之间的接口可为任何合适的闪存接口，诸如切换模式200、400或800。在一个实施方案中，数据存储设备100可为基于卡的系统，诸如安全数字卡(SD)或微型安全数字(微型SD)卡。在另选的实施方案中，数据存储设备100可为嵌入式数据存储设备的一部分。
虽然在图1A所示的示例中，数据存储设备100(本文有时称为存储模块)包括控制器102和非易失性存储器裸片104之间的单个信道，但是本文描述的主题不限于具有单个存储器信道。例如，在一些存储系统架构(诸如图1B和图1C中所示的架构)中，控制器和存储器设备之间根据控制器的能力可以存在2个、4个、8个或更多个存储器信道。在本文描述的任何实施方案中，即使在附图中示出单个信道，控制器和存储器裸片之间也可以存在超过一个单个信道。
图1B示出了包括多个非易失性数据存储设备100的存储模块200。这样，存储模块200可包括存储控制器202，该存储控制器与主机以及包括多个数据存储设备100的数据存储设备204进行交互。存储控制器202和数据存储设备100之间的接口可以是总线接口，诸如串行高级技术附件(SATA)、外围部件快速互连(PCIe)接口或双倍数据率(DDR)接口。在一个实施方案中，存储模块200可以是诸如在服务器PC或便携式计算设备诸如膝上型计算机和平板电脑中存在的固态驱动器(SSD)或非易失性双列直插式存储器模块(NVDIMM)。
图1C是示出分级存储系统的框图。分级存储系统250包括多个存储控制器202，该多个存储控制器中的每个存储控制器控制相应的数据存储设备204。主机系统252可经由总线接口存取存储系统250内的存储器。在一个实施方案中，总线接口可以是非易失性存储器快速(NVMe)或以太网光纤信道(FCoE)接口。在一个实施方案中，图1C所示的系统可以是机架可安装的大容量存储系统，该机架可安装的大容量存储系统能够由多个主机计算机存取，诸如在数据中心中或在需要大容量存储的其他位置中可以找到。
图2A是更详细地示出控制器102的示例性部件的框图。控制器102包括与主机进行交互的前端模块108、与一个或多个非易失性存储器裸片104进行交互的后端模块110、以及执行现在将详细描述的功能的各种其他模块。模块可以采用以下形式：例如，设计用于搭配其他部件使用的封装功能硬件单元、能够由通常执行相关功能中的特定功能的(微)处理器或处理电路执行的程序代码的一部分(例如，软件或固件)，或者与更大系统进行交互的独立硬件或软件部件。另外，用于执行功能的“装置”可以用本文所述的用于控制器的至少任何结构来实现，并且可以是纯硬件或硬件与计算机可读程序代码的组合。
再次参考控制器102的模块，缓冲区管理/总线控制器114管理随机存取存储器(RAM)116中的缓冲区，并且控制控制器102的内部总线仲裁。只读存储器(ROM)118存储系统引导代码。虽然图2A所示为与控制器102分开定位，但在其他实施方案中，RAM 116和ROM118中的一者或两者可以定位在控制器内。在又其他实施方案中，RAM和ROM的部分可位于控制器102内和控制器外部。
前端模块108包括提供与主机或下一级存储控制器的电接口的主机接口120和物理层接口(PHY)122。可以取决于所使用的存储器的类型来选择主机接口120的类型。主机接口120的示例包括但不限于SATA、SATA Express、串行附接小型计算机系统接口(SAS)、光纤信道、通用串行总线(USB)、PCIe和NVMe。主机接口120通常有利于传送数据、控制信号和定时信号。
后端模块110包括错误校正代码(ECC)引擎124，该ECC引擎对从主机接收的数据字节进行编码，并且对从非易失性存储器读取的数据字节进行解码和错误校正。命令定序器126生成命令序列，诸如编程命令序列和擦除命令序列，以传输到非易失性存储器裸片104。RAID(独立驱动器冗余阵列)模块128管理RAID奇偶校验的生成和失败数据的恢复。RAID奇偶校验可用作写入存储器设备104中的数据的附加级的完整性保护。在一些情况下，RAID模块128可以是ECC引擎124的一部分。存储器接口130向非易失性存储器裸片104提供命令序列并从非易失性存储器裸片104接收状态信息。在一个实施方案中，存储器接口130可以是双倍数据速率(DDR)接口，诸如切换模式200、400或800接口。闪存控制层132控制后端模块110的整体操作。
数据存储设备100还包括其他分立部件140，诸如外部电接口、外部RAM、电阻器、电容器或可与控制器102进行交互的其他部件。在另选的实施方案中，物理层接口122、RAID模块128、介质管理层138和缓冲区管理/总线控制器114中的一者或多者是控制器102中不需要的任选的部件。
图2B是更详细地示出非易失性存储器裸片104的部件的框图。非易失性存储器裸片104包括外围电路141和非易失性存储器阵列142。非易失性存储器阵列142包括用于存储数据的非易失性存储器单元。非易失性存储器单元可以是任何合适的非易失性存储器单元，包括采用二维配置和/或三维配置的ReRAM、MRAM、PCM、NAND闪速存储器单元和/或NOR闪速存储器单元。非易失性存储器裸片104还包括高速缓存数据的数据高速缓存156。外围电路141包括提供状态信息到控制器102的状态机152。
再次转向图2A，闪存控制层132(其在本文中将被称为闪存转换层(FTL)，或者更一般地被称为“介质管理层”，由于存储器可以不是闪存)处理闪存错误并与主机进行交互。具体地讲，FTL(其可以是固件中的算法)负责存储器管理的内部并将来自主机的写入转换为到存储器104的写入。FTL可能是需要的，因为存储器104可能具有有限的耐久性，可能仅写入多个页面，和/或可能不写入(除非其作为块被擦除)。FTL理解存储器104的这些潜在限制，这些限制可能对主机不可见。因此，FTL尝试将来自主机的写入转换为到存储器104中的写入。
FTL可包括逻辑到物理地址(L2P)映射以及分配的高速缓存存储器。这样，FTL将来自主机的逻辑块地址(“LBA”)转换为存储器104中的物理地址。FTL可包括其他特征，诸如但不限于断电恢复(使得FTL的数据结构可在突然电力损失的情况下恢复)和损耗均衡(使得跨存储器块的损耗均匀，以防止某些块过度损耗，该过度损耗将导致更大机会出现故障)。
再次转向附图，图3是一个实施方案的主机300和数据存储设备100的框图。主机300可采用任何合适的形式，包括但不限于计算机、移动电话、平板电脑、可穿戴设备、数字视频记录器、监视系统等。在该实施方案中，主机300(此处，计算设备)包括处理器330和存储器340。在一个实施方案中，存储在主机存储器340中的计算机可读程序代码将主机处理器330配置为执行本文所描述的动作。因此，由主机300执行的动作在本文中有时被称为由在主机300上运行的应用(计算机可读程序代码)执行。
如上所述，在视频监视系统中，由相机捕获的数字视频有时被存储在存储器中的循环中，其中擦除最旧的先前写入视频以腾出空间来存储新视频。所捕获的数据被存储在顺序文件中。一旦分配的存储已满，数据存储设备就在循环录制中用新录制数据覆写旧数据。因此，归档存储量受限于可用存储量。这可能是有问题的，特别是当以高清晰度质量录制视频时，这限制了归档存储量。
虽然在录制时存在用于增大归档存储的可用技术，但是这些技术中的大多数技术影响录制数据的质量。然而，在回放以用于对录制数据进行任何分析时，录制数据的质量可能是至关重要的。为了在每个安全环境中提供所要求的性能和效率，可能需要视频监视系统具有足够的存储容量来处理三个基本视频参数：量(视频流的数量和持续时间)、质量(视频流的图像质量，以帧分辨率(例如，1280×1024像素)和每秒帧数(fps)表示)以及归档(视频流将被存储在数据存储设备的存储器中的时间长度)。图4是用于运动图像专家组(MPEG)-4编码的视频监视存储矩阵的示图，其示出了这些因素之间的相互关系。
如上所述，当存储视频文件的存储器104的部分已满或正在变满时，可删除最旧的存储视频文件以为新视频文件腾出空间。被删除的视频文件有可能在将来需要查看。然而，一旦删除视频文件，这是不可能的。为了解决这种情况，下面的实施方案可以在不删除文件的情况下在存储器104中创建自由空间。更具体地，在这些实施方案中，代替删除视频文件，数据存储设备100的控制器102可以对视频文件进行重新编码以减小其大小(该过程在本文中有时被称为“剥离”或“自动剥离”)。这在不删除旧视频文件的情况下，在存储器104中创建自由空间以用于存储新视频文件。也就是说，代替用新录制镜头覆写旧录制镜头，这些实施方案剥离旧录制镜头(例如，当存储器104中分配的存储空间接近充满度时)以增大归档存储空间。因为旧视频文件仍然存储在存储器104中，所以它仍然可以被观看，尽管是以较低质量观看。
应当注意，利用这些实施方案，录制视频的初始质量不一定降低，因为当视频文件被自动剥离时，稍后出现质量降低。因此，在录制时，如果需要，录制数据的质量可以保持为其最大质量。随着镜头的年龄增长，数据存储设备100的控制器102可以在内部对其进行解码，并且再次将其重新编码为较低分辨率或较低比特率以减小镜头的存储空间，从而增大存储器104中的可用存储空间内的归档存储。在监视系统中，录制镜头的重要性可能随时间而降低。例如，在最后3天至4天录制的数据可能比在多于二十天之前录制的数据更相关。
以下段落提供这些实施方案的示例性具体实施。应当理解，这些仅仅是示例，并且可使用其他具体实施。
再次转向附图，图5是可以与这些实施方案一起使用的数据存储设备100的示例。如图5所示，在该示例中，控制器102包括闪存转换层(FTL)模块510、逻辑到物理(L2P)地址映射模块520、视频解码器530、视频编码器540、读取缓冲区550和写入缓冲区560。另外，在该示例中，存储器104包括多个存储器裸片，并且存储器104的一部分被分配用于存储视频文件。
在该示例中，控制器102监控存储器104以确定存储器104中的可用存储空间是否小于阈值。控制器102可使用任何合适的机制来确定存储器104中的可用存储容量是否小于阈值并且需要增大。例如，在图5所示的具体实施中，控制器102中的FTL模块510周期性地检查剩余空间是否接近所分配的存储容量的充满度(动作1)。如果剩余空间小于阈值，则控制器102开始剥离存储在存储器104中的视频文件中的一个视频文件。为此，控制器102可从存储器104读取视频文件(动作2)，将其存储在读取缓冲区中(动作3)，利用视频解码器530对视频文件进行解码(动作4)，利用视频编码器540以减小视频文件的大小的方式对视频文件进行重新编码(动作5)，将重新编码的视频文件写入写入缓冲区560中(动作6)，以及然后将重新编码的视频文件写回存储器104(动作7)。L2P模块520然后可以更新存储在存储器104中的逻辑到物理地址映射以反映重新编码的视频文件(动作8和动作9)。
控制器102可以任何适当的方式选择要重新编码的视频文件。例如，控制器102可以基于视频文件被存储在存储器104中多长时间来选择要自动剥离的视频文件。这样，可在另一视频文件之前选择在存储器104中存储较长时间长度的视频文件(例如，最旧的视频文件)以用于自动剥离。在该选择中可以使用除了视频文件的年龄之外的因素。另外，控制器102可以任何适当的方式对所选视频文件进行重新编码以减小其大小。例如，控制器102可以降低视频文件的分辨率、降低视频文件的比特率和/或从视频文件移除视频帧。
再次转向附图，图6至图10示出了这些实施方案如何能够增大存储器104中的归档存储。在该示例中，在存储器104中的1太字节(TB)的存储空间中以30fps捕获高清晰度视频。根据图4中的矩阵，在传统数据存储设备中，在1TB的存储空间中的高清晰度(HD)质量视频(1280×1024)且30fps的录制内容只能被存储8天(图6)。此后，循环录制机制将开始覆写旧内容。
在传统数据存储设备中，在5天内，设备将消耗640千兆字节(GB)的存储空间，同时捕获HD质量(1280×1024)、30fps的内容，并且自由空间将是384GB。利用这些实施方案，控制器102将执行过去录制内容的自动剥离以避免删除视频文件。因此，第二天起，控制器102可以开始剥离旧内容以减小存储要求(图7)。
在10天之后(图8)，控制器102可以将数据剥离为较低分辨率(例如，标准清晰度(SD)质量)且相同的30fps。这将有助于将前5天数据从640GB降低到～182GB的存储要求。仍然以HD质量捕获最近5天的数据。类似地，在15天之后(图9)，前5天(第10天至第15天)的数据可以进一步剥离为较低20fps且相同的SD质量。这将有助于将前5天的所要求的数据存储从182GB降低到122GB。如上所述，第5天至第10天的数据降低到SD质量，并且最近5天的数据将仍然以HD质量存储。如图10所示，在初始5天录制的数据可以进一步剥离为较低10fps且相同的SD质量。这将有助于将前5天的所要求的数据存储从122GB降低到仅60GB。
因此，在该示例中，代替仅存储8天的HD质量数据，这些实施方案可以用于提供5天的相同的HD质量数据、以及5天的SD质量且30fps的数据、以及另外5天的SD质量且20fps的内容以及另外5天的SD质量且10fps的数据。因此，视频文件被存储总共20天而不是8天。
这些实施方案有许多优点。例如，通过将老化的视频数据剥离为较低质量而不是用最近数据覆写它，实施方案可以在不损害初始录制质量的情况下增大归档存储。这允许可观看老化的视频，同时继续将视频剥离为一系列相关图像。
最后，如上所述，可以使用任何合适类型的存储器。半导体存储器设备包括易失性存储器设备，诸如动态随机存取存储器(“DRAM”)或静态随机存取存储器(“SRAM”)设备，非易失性存储器设备，诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPROM”)、闪存存储器(也可以被认为是EEPROM的子集)、铁电随机存取存储器(“FRAM”)和磁阻随机存取存储器(“MRAM”)，以及能够存储信息的其他半导体元件。每种类型的存储器设备可具有不同的配置。例如，闪存存储器设备可以NAND配置或NOR配置进行配置。
该存储器设备可由无源元件和/或有源元件以任何组合形成。举非限制性示例而言，无源半导体存储器元件包括ReRAM设备元件，该无源半导体存储器元件在一些实施方案中包括电阻率切换存储元件诸如反熔丝、相变材料等，以及任选地包括导引元件诸如二极管等。进一步举非限制性示例而言，有源半导体存储器元件包括EEPROM和闪速存储器设备元件，该有源半导体存储器元件在一些实施方案中包括具有电荷存储区域的元件，诸如浮栅、导电纳米粒子或电荷存储介电材料。
多个存储器元件可被配置为使得它们串联连接或者使得每个元件可被单独访问。以非限制性示例的方式，NAND配置中的闪存存储器设备(NAND存储器)通常包含串联连接的存储器元件。NAND存储器阵列可被配置为使得该阵列由存储器的多个串构成，其中串由共享单个位线并作为组被访问的多个存储器元件构成。另选地，可配置存储器元件，使得每个元件可被单独访问，例如NOR存储器阵列。NAND存储器配置和NOR存储器配置为示例，并且可以其他方式配置存储器元件。
位于衬底内和/或上方的半导体存储器元件可被布置成两个或三个维度，诸如二维存储器结构或三维存储器结构。
在二维存储器结构中，半导体存储器元件被布置在单个平面或单个存储器设备级中。通常，在二维存储器结构中，存储器元件被布置在平面中(例如，在x-z方向平面中)，该平面基本上平行于支撑存储器元件的基板的主表面延伸。基板可以是存储器元件的层在其之上或之中形成的晶圆，或者其可以是在存储器元件形成后附接到其的承载基板。作为非限制性示例，衬底可包括半导体，诸如硅。
存储器元件可被布置在处于有序阵列中(诸如在多个行和/或列中)的单个存储器设备级中。然而，存储器元件可以非常规配置或非正交配置排列。存储器元件可各自具有两个或更多个电极或接触线，诸如位线和字线。
三维存储器阵列被布置成使得存储器元件占据多个平面或多个存储器设备级，从而形成三个维度(即，在x方向、y方向和z方向上，其中y方向基本上垂直于基板的主表面，并且x方向和z方向基本上平行于基板的主表面)的结构。
作为非限制性示例，三维存储器结构可被垂直地布置为多个二维存储器设备级的堆叠。作为另一个非限制性示例，三维存储器阵列可被布置为多个垂直列(例如，基本上垂直于基板的主表面延伸的列，即，在y方向上)，其中在每一列中每一列均具有多个存储器元件。列可以二维配置例如在x-z平面中布置，从而得到存储器元件的三维布置，其中元件在多个竖直堆叠的存储器平面上。三维存储器元件的其他配置也可构成三维存储器阵列。
举非限制性示例而言，在三维NAND存储器阵列中，存储器元件可耦接在一起以在单个水平(例如，x-z)存储器设备级内形成NAND串。另选地，存储器元件可耦接在一起以形成横贯多个水平存储器设备级的垂直NAND串。可设想到其他三维配置，其中一些NAND串包含在单个存储器级中的存储器元件，而其他串则包含跨越多个存储器级的存储器元件。三维存储器阵列也可以NOR配置以及ReRAM配置来设计。
通常，在单片三维存储器阵列中，一个或多个存储器设备级在单个衬底上方形成。任选地，单片三维存储器阵列还可具有至少部分地在单个衬底内的一个或多个存储器层。作为非限制性示例，衬底可包括半导体，诸如硅。在单片三维阵列中，构成阵列的每个存储器设备级的层通常形成在阵列的底层存储器设备级的层上。然而，单片三维存储器阵列的相邻存储器设备级的层可被共享或具有在存储器设备级之间的居间层。
然后，可单独形成二维阵列，并且然后封装在一起以形成具有多个存储器层的非单片存储器设备。例如，非单片的堆叠存储器可通过在单独的衬底上形成存储器级并且然后将存储器级堆叠在彼此之上而构造。可在堆叠前将衬底减薄或从存储器设备级移除，但由于存储器设备级在单独的衬底上方初始形成，因此所得的存储器阵列不是单片三维存储器阵列。此外，多个二维存储器阵列或三维存储器阵列(单片或非单片)可在单独的芯片上形成，然后封装在一起以形成堆叠的芯片存储器设备。
通常需要相关联的电路来操作存储器元件并与存储器元件通信。作为非限制性示例，存储器设备可具有用于控制并驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可与存储器元件位于同一基板上和/或位于单独的基板上。例如，用于存储器读取-写入操作的控制器可定位在单独的控制器芯片上和/或定位在与存储器元件相同的基板上。
本领域的技术人员将认识到，本发明不限于所述的二维和三维结构，但涵盖如本文所述的并且如本领域的技术人员所理解的本发明的实质和范围内的所有相关存储器结构。
预期将前面的详细描述理解为本发明可以采用的选定形式的说明，而不是作为本发明的定义。预期只有以下权利要求(包括所有等同物)限定要求保护的本发明的范围。最后，应当注意，本文所述的任何实施方案的任何方面均可单独使用或彼此组合使用。

Claims (20)

1.一种数据存储设备，包括：
存储器；和
控制器，所述控制器被配置为：
确定所述存储器中的可用存储空间小于阈值；
响应于确定所述存储器中的所述可用存储空间小于所述阈值：
从所述存储器读取视频文件；以及
对所述视频文件进行重新编码以减小所述视频文件的大小，其中对所述视频文件进行重新编码在不删除所述视频文件的情况下增大所述存储器中的所述可用存储空间。
2.根据权利要求1所述的数据存储设备，其中通过降低所述视频文件的分辨率来减小所述视频文件的所述大小。
3.根据权利要求1所述的数据存储设备，其中通过降低所述视频文件的比特率来减小所述视频文件的所述大小。
4.根据权利要求1所述的数据存储设备，其中通过从所述视频文件移除视频帧来减小所述视频文件的所述大小。
5.根据权利要求1所述的数据存储设备，其中所述控制器被进一步配置为基于所述视频文件被存储在所述存储器中多长时间来选择要重新编码的所述视频文件。
6.根据权利要求5所述的数据存储设备，其中相比于另一视频文件，所述视频文件在所述存储器中存储更长时间长度。
7.根据权利要求1所述的数据存储设备，其中所述控制器被进一步配置为更新逻辑到物理地址映射以反映所重新编码的视频文件。
8.根据权利要求1所述的数据存储设备，其中所述存储器的一部分被分配用于存储视频文件。
9.根据权利要求1所述的数据存储设备，其中所述控制器包括被配置为对所述视频文件进行重新编码的音频/视频编码器/解码器。
10.根据权利要求1所述的数据存储设备，其中所述视频文件包括监视视频。
11.根据权利要求1所述的数据存储设备，其中所述存储器包括三维存储器。
12.一种方法，包括：
在包括存储器的数据存储设备中执行以下操作：
确定需要增大所述存储器的被分配用于存储视频文件的一部分中的可用存储容量；
选择存储在所述存储器的所述部分中的视频文件；以及
对所述视频文件进行重新编码以减小所述视频文件的大小，从而在不删除所述视频文件的情况下增大所述存储器的所述部分中的可用存储容量。
13.根据权利要求12所述的方法，其中重新编码包括降低所述视频文件的分辨率。
14.根据权利要求12所述的方法，其中重新编码包括降低所述视频文件的比特率。
15.根据权利要求12所述的方法，其中重新编码包括从所述视频文件移除视频帧。
16.根据权利要求12所述的方法，其中基于所述视频文件被存储在所述存储器的所述部分中多长时间来选择所述视频文件。
17.根据权利要求16所述的方法，其中相比于另一视频文件，所述视频文件在所述存储器的所述部分中存储更长时间长度。
18.根据权利要求12所述的方法，还包括更新逻辑到物理地址映射以反映所述重新编码。
19.根据权利要求11所述的方法，其中所述视频文件包括监视视频。
20.一种数据存储设备，包括：
存储器；
用于确定所述存储器中的可用存储空间小于阈值的装置；
用于从所述存储器读取视频文件的装置；和
用于对所述视频文件进行重新编码以减小所述视频文件的大小的装置。
CN202280016574.0A 2021-06-15 2022-01-19 用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法 Pending CN116888582A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/348,148 US11942111B2 (en) 2021-06-15 2021-06-15 Data storage device and method for auto-peeling of surveillance video content to increase archival storage
US17/348,148 2021-06-15
PCT/US2022/012860 WO2022265684A1 (en) 2021-06-15 2022-01-19 Data storage device and method for auto-peeling of surveillance video content to increase archival storage

Publications (1)

Publication Number Publication Date
CN116888582A true CN116888582A (zh) 2023-10-13

Family

ID=84389985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016574.0A Pending CN116888582A (zh) 2021-06-15 2022-01-19 用于自动剥离监视视频内容以增大归档存储的数据存储设备和方法

Country Status (4)

Country Link
US (1) US11942111B2 (zh)
CN (1) CN116888582A (zh)
DE (1) DE112022000530T5 (zh)
WO (1) WO2022265684A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782052B2 (en) 2001-03-16 2004-08-24 Sharp Laboratories Of America, Inc. Reference frame prediction and block mode prediction for fast motion searching in advanced video coding
US7787539B2 (en) 2002-07-17 2010-08-31 Broadcom Corporation Decoding and presentation time stamps for MPEG-4 advanced video coding
US20040101272A1 (en) * 2002-11-21 2004-05-27 International Business Machines Corporation Personal video recording with storage space providers
US7966642B2 (en) * 2003-09-15 2011-06-21 Nair Ajith N Resource-adaptive management of video storage
US8351514B2 (en) 2004-01-16 2013-01-08 General Instrument Corporation Method, protocol, and apparatus for transporting advanced video coding content
US20060133775A1 (en) * 2004-12-22 2006-06-22 Ju Chi-Cheng Method of storage medium management and video recording system and storage system thereof
US20070112826A1 (en) * 2005-11-10 2007-05-17 Vixs Systems, Inc. Multimedia transcoding based on remaining storage capacity
US8848787B2 (en) 2007-10-15 2014-09-30 Qualcomm Incorporated Enhancement layer coding for scalable video coding
US9395924B2 (en) * 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
US10531095B2 (en) * 2015-11-17 2020-01-07 Nbcuniversal Media, Llc System and method for optimal variable bit rate packing
WO2018031562A1 (en) * 2016-08-08 2018-02-15 Netradyne Inc. Distributed video storage and search with edge computing
TWI757467B (zh) * 2017-11-16 2022-03-11 英屬開曼群島商麥迪創科技股份有限公司 行車記錄器及行車記錄方法
US11422945B2 (en) * 2020-03-20 2022-08-23 Micron Technology, Inc. Generating, maintaining, or utilizing a compressed logical-to-physical table based on sequential writes

Also Published As

Publication number Publication date
US11942111B2 (en) 2024-03-26
US20220399040A1 (en) 2022-12-15
DE112022000530T5 (de) 2023-11-23
WO2022265684A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN113316817B (zh) 用于视频帧分离以优化存储的存储系统和方法
US11698751B2 (en) Data storage device and method for low-latency power state transitions by having power islanding in a host memory buffer
US20210377590A1 (en) Storage System and Method for Media-Based Fast-Fail Configuration
US11240540B2 (en) Storage system and method for frame trimming to optimize network bandwidth
US11328511B2 (en) Storage system and method for improved playback analysis
US11562018B2 (en) Storage system and method for optimized surveillance search
US11942111B2 (en) Data storage device and method for auto-peeling of surveillance video content to increase archival storage
US11526435B2 (en) Storage system and method for automatic data phasing
US20210400302A1 (en) Storage System and Method for Object Monitoring
US20210385509A1 (en) Storage System and Method for High-Correlation Data Analysis with Unified Time Mapping
US11941282B2 (en) Data storage device and method for progressive fading for video surveillance systems
US11849186B1 (en) Data storage device and method for enabling metadata-based seek points for media access
US11599298B1 (en) Storage system and method for prediction-based pre-erase of blocks to improve sequential performance
US12067268B2 (en) Data storage device and method for dynamic prediction of random read with low memory consumption
US11783866B2 (en) Data storage device and method for legitimized data transfer
US11494101B2 (en) Storage system and method for time-duration-based efficient block management and memory access
US11650757B2 (en) Storage system and method for time-based data retrieval
US20240298044A1 (en) Data Storage Device and Method for Selecting a Data Recovery Mechanism Based on a Video Frame Position
US20240143227A1 (en) Data Storage Device and Method for Reducing Flush Latency
US20220086455A1 (en) Storage System and Method for Storage Management in Multi-Channel, Variable-Bit-Rate Systems
US20210392413A1 (en) Storage System and Method for Data Peeling
CN116745818A (zh) 一种用于监视存储中的实时数据锁定的数据存储设备和方法
CN118215905A (zh) 用于主机缓冲区管理的数据存储设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240827

Address after: California, USA

Applicant after: SanDisk Technology Co.

Country or region after: U.S.A.

Address before: California, USA

Applicant before: Western Digital Technologies, Inc.

Country or region before: U.S.A.