CN116865695A - 可变增益放大器共模信号抑制电路 - Google Patents

Abstract

本申请公开一种可变增益放大器共模信号抑制电路，包括：第一至第三运算放大器、第一和第二正相反馈电阻、第一和第二负相反馈电阻、分压电阻网络、第四和第五电阻，分压电阻网络串联连接于第一运算放大器和第二运算放大器的正相输入端之间并对第一运算放大器的正相输入端和第二运算放大器的正相输入端的输入信号进行分压后输入到第三运算放大器的正相输入端，第三运算放大器的输出端连接于第一正相反馈电阻和第一负相反馈电阻之间的节点；第四电阻的一端连接第三运算放大器的输出端，第四电阻的另一端连接第五电阻的一端，第三运算放大器的负相输入端连接于第四电阻和第五电阻之间的节点，第五电阻的另一端接地。本申请可以抑制输入共模信号。

Description

可变增益放大器共模信号抑制电路

技术领域

本申请涉及集成电路技术领域，特别涉及一种可变增益放大器共模信号抑制电路。

背景技术

目前，诸如示波器、数据采集卡等各类信号处理装置，能够对其所接收的信号进行处理分析等。通常信号处理装置包括模拟前端电路，模拟前端电路的主要作用是对所输入的模拟信号进行幅值的调理，即将大动态输入范围内的信号，调理到固定输出范围的信号，以供下一级电路使用，比如，供位于后端的模数转换器(ADC)使用。

传统信号链模拟前端可变增益放大器(PGA)由运算放大器(简称运放或放大器)A1、A2及反馈电阻网络R1和R2构成，如图1所示。它对差模输入信号的放大为vop-von＝(1+R1/R2)(vip-vin)，同时希望它对共模信号抑制能力越强越好。从图1可以看出当输入信号vip和vin都输入相同的共模信号时，由于运放增益很大使得两个运放负输入端与正输入端相同，因为整个电阻网络信号相同不会产生任何电流使得两个输出信号vop和von和输入信号vip和vin相同，也就是说对应共模输出信号和共模输入幅度相同，放大增益为1。因为它对于输入信号的共模变化没有任何抑制能力从而会使得后级处理电路例如模拟数字转换器的转换精度大大降低。

发明内容

本申请的目的在于提供一种可变增益放大器共模信号抑制电路，能够抑制输入的共模信号。

本申请公开了一种可变增益放大器共模信号抑制电路，包括：

第一运算放大器、第二运算放大器、第一正相反馈电阻、第二正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻，其中，所述第二正相反馈电阻、第一正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻依次连接于所述第一运算放大器的输出端和所述第二运算放大器的输出端之间，所述第一运算放大器的正相输入端接收正输入信号，负相输入端连接于所述第一正相反馈电阻和第二正相反馈电阻之间的节点，输出端输出正输出信号，所述第二运算放大器的正相输入端接收负输入信号，负相输入端连接于所述第一负相反馈电阻和第二负相反馈电阻之间的节点，输出端输出负输出信号；

第三运算放大器和分压电阻网络，其中，所述分压电阻网络串联连接于所述第一运算放大器的正相输入端和第二运算放大器的正相输入端之间并对所述正输入信号和负输入信号进行分压后输入到所述第三运算放大器的正相输入端，输出端连接于所述第一正相反馈电阻和第一负相反馈电阻之间的节点；

第四电阻和第五电阻，所述第四电阻的一端连接所述第三运算放大器的输出端，所述第四电阻的另一端连接所述第五电阻的一端，所述第三运算放大器的负相输入端连接于所述第四电阻和第五电阻之间的节点，所述第五电阻的另一端接地。

在一个优选例中，所述分压电阻网络包括第三正相反馈电阻和第三负相反馈电阻，所述第三正相反馈电阻和第三负相反馈电阻串联连接于所述第一运算放大器的正相输入端和所述第二运算放大器的正相输入端之间，所述第三运算放大器的正相输入端连接于所述第三正相反馈电阻和第三负相反馈电阻之间的节点。

在一个优选例中，所述第三正相反馈电阻和第三负相反馈电阻的阻值相等，所述第三运算放大器的正相输入端的电压为所述正输入信号和负输入信号总和的一半。

在一个优选例中，所述正输入信号和负输入信号为共模信号时，设置所述第四电阻、第五电阻、第一正相反馈电阻、第二正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻的阻值，使得所述正输出信号和负输出信号为零。

在一个优选例中，所述第一正相反馈电阻和第一负相反馈电阻的阻值相等。

在一个优选例中，所述第二正相反馈电阻和第二负相反馈电阻的阻值相等。

在一个优选例中，所述正输入信号和负输入信号为相同的共模信号。

本申请公开了一种模拟前端电路，包括前述的可变增益放大器共模信号抑制电路、以及模拟数字转换器，其中所述可变增益放大器共模信号抑制电路输出正输出信号和负输出信号到所述模拟数字转换器。

本申请实施方式中，可变增益放大器共模信号抑制电路包括第三运算放大器、第三正相和第三负相反馈电阻、第四和第五电阻，通过设置第四电阻和第五电阻可以调节可变增益放大器的反馈电阻网络中的共模信号，并使得可变增益放大器的正输出信号和负输出信号为零，从而抑制输入共模信号。

本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

图1是现有技术中可变增益放大器的结构示意图。

图2是根据本申请一个实施例中的可变增益放大器共模信号抑制电路结构示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本申请的一个实施例中涉及一种可变增益放大器共模信号抑制电路，其结构如图2所示，该结构包括：第一运算放大器A1、第二运算放大器A2、反馈电阻网络。反馈电阻网络包括正相反馈电阻网络11、负相反馈电阻网络12。正相反馈电阻网络11包括第一正相反馈电阻R1和第二正相反馈电阻R2，负相反馈电阻网络12包括第一负相反馈电阻R1’和第二负相反馈电阻R2’。其中，第二正相反馈电阻R2、第一正相反馈电阻R1、第一负相反馈电阻R1’和第二负相反馈电阻R2’依次耦合于第一运算放大器A1的输出端和第二运算放大器A2的输出端之间。第一运算放大器A1的正相输入端接收正输入信号Vip，第一运算放大器A1的负相输入端连接于第一正相反馈电阻R1和第二正相反馈电阻R2之间的节点，第一运算放大器A1的输出端输出正输出信号Vop。第二运算放大器A2的正相输入端接收负输入信号Vin，第二运算放大器A2的负相输入端连接于第一负相反馈电阻R1’和第二负相反馈电阻R2’之间的节点，第二运算放大器A2的输出端输出负输出信号Von。

应当注意，第一正相反馈电阻R1和第一负相反馈电阻R1’的阻值相等。第二正相反馈电阻R2和第二负相反馈电阻R2’的阻值相等。

可变增益放大器共模信号抑制电路还包括第三运算放大器A3和分压电阻网络13，分压电阻网络13包括第三正相反馈电阻R3和第三负相反馈电阻R3’。其中，第三正相反馈电阻R3和第三负相反馈电阻R3串联耦合于第一运算放大器A1的正相输入端和第二运算放大器A2的正相输入端之间，第三运算放大器A3的正相输入端连接于第三正相反馈电阻R3和第三负相反馈电阻R3’之间的节点，第三运算放大器A3的输出端连接于第一正相反馈电阻R1和第一负相反馈电阻R1’之间的节点。

在一个实施例中，第三正相反馈电阻R3和第三负相反馈电阻R3’的阻值相等。

可变增益放大器共模信号抑制电路还包括第四电阻R4和第五电阻R5，第四电阻R4的一端连接第三运算放大器A3的输出端，第四电阻R4的另一端连接第五电阻R5的一端，第三运算放大器A3的负相输入端连接于第四电阻R4和第五电阻R5之间的节点，第五电阻R5的另一端接地。

在一个实施例中，正输入信号Vip和负输入信号Vip为共模信号时，可以设置第四电阻R4、第五电阻R5、第一正相反馈电阻R1、第二正相反馈电阻R2、第一负相反馈电阻R1’和第二负相反馈电阻R2’的阻值，使得正输出信号Vop和负输出信号Von为零。在一个实施例中，正输入信号Vip和负输入信号Vip为相同的共模信号。根据前述第一正相反馈电阻R1和第一负相反馈电阻R1’的阻值相等，第二正相反馈电阻R2和第二负相反馈电阻R2’的阻值相等，因此可以设置第四电阻R4、第五电阻R5、反馈电阻R1、反馈电阻R2的阻值，使得正输出信号Vop和负输出信号Von为零。

具体的，参考图2所示，当输入共模信号变化时，共模信号采集网络会把共模变化信号采集到运算放大器A3，运算放大器A3的正相输入端按照一定比例放大到运算放大器A3的输出端A。由于第三正相反馈电阻R3和第三负相反馈电阻R3’的阻值相等，运算放大器A3的正相输入端的信号为(vip-vin)/2。因为运算放大器A3的输出端连接到了可变增益放大器反馈电阻网络的中间点，用这个A点的反馈共模信号减去运算放大器A1和运算放大器A2的负相输入端B和C的相同共模信号，得到反馈电阻网络的共模电流为i＝(Va-Vb)/R1，其中Va为A点电压，Vb为B点电压。运算放大器A1的输出Vop为Vb电压减去R2上的压降，则Vop-Vb＝i*R2＝(Va-Vb)*R2/R1，改写公式为Vop＝Vb+(Va-Vb)*R2/R1。公式中Vb电压固定，而Va、R2、R1三个参数可以调节，并且通过设置R4和R5可以调节Va的值，因此通过设置它们合理的值可以得到Vop＝0即共模输出电压为0，类似的，Von＝0。这样输入一个共模电压但是输出共模电压值为0理论上达到了完全抑制输入信号端共模电压变化能力。

本申请还公开了一种模拟前端电路，包括前述的可变增益放大器共模信号抑制电路(如图2所示)、以及模拟数字转换器，其中可变增益放大器共模信号抑制电路输出正输出信号和负输出信号到模拟数字转换器。因为可变增益放大器共模信号抑制电路对于输入信号的共模变化具有完全的抑制能力，从而可以大大提高后级模拟数字转换器的转换精度。

需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。

可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。

本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。

在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (8)

1.一种可变增益放大器共模信号抑制电路，其特征在于，包括：

第一运算放大器、第二运算放大器、第一正相反馈电阻、第二正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻，其中，所述第二正相反馈电阻、第一正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻依次连接于所述第一运算放大器的输出端和所述第二运算放大器的输出端之间，所述第一运算放大器的正相输入端接收正输入信号，负相输入端连接于所述第一正相反馈电阻和第二正相反馈电阻之间的节点，输出端输出正输出信号，所述第二运算放大器的正相输入端接收负输入信号，负相输入端连接于所述第一负相反馈电阻和第二负相反馈电阻之间的节点，输出端输出负输出信号；

第三运算放大器和分压电阻网络，其中，所述分压电阻网络串联连接于所述第一运算放大器的正相输入端和第二运算放大器的正相输入端之间并对所述正输入信号和负输入信号进行分压后输入到所述第三运算放大器的正相输入端，输出端连接于所述第一正相反馈电阻和第一负相反馈电阻之间的节点；

第四电阻和第五电阻，所述第四电阻的一端连接所述第三运算放大器的输出端，所述第四电阻的另一端连接所述第五电阻的一端，所述第三运算放大器的负相输入端连接于所述第四电阻和第五电阻之间的节点，所述第五电阻的另一端接地。

2.根据权利要求1所述的可变增益放大器共模信号抑制电路，其特征在于，所述分压电阻网络包括第三正相反馈电阻和第三负相反馈电阻，所述第三正相反馈电阻和第三负相反馈电阻串联连接于所述第一运算放大器的正相输入端和所述第二运算放大器的正相输入端之间，所述第三运算放大器的正相输入端连接于所述第三正相反馈电阻和第三负相反馈电阻之间的节点。

3.根据权利要求2所述的可变增益放大器共模信号抑制电路，其特征在于，所述第三正相反馈电阻和第三负相反馈电阻的阻值相等，所述第三运算放大器的正相输入端的电压为所述正输入信号和负输入信号总和的一半。

4.根据权利要求1所述的可变增益放大器共模信号抑制电路，其特征在于，所述正输入信号和负输入信号为共模信号时，设置所述第四电阻、第五电阻、第一正相反馈电阻、第二正相反馈电阻、第一负相反馈电阻和第二负相反馈电阻的阻值，使得所述正输出信号和负输出信号为零。

5.根据权利要求2所述的可变增益放大器共模信号抑制电路，其特征在于，所述第一正相反馈电阻和第一负相反馈电阻的阻值相等。

6.根据权利要求2所述的可变增益放大器共模信号抑制电路，其特征在于，所述第二正相反馈电阻和第二负相反馈电阻的阻值相等。

7.根据权利要求2所述的可变增益放大器共模信号抑制电路，其特征在于，所述正输入信号和负输入信号为相同的共模信号。

8.一种模拟前端电路，其特征在于，包括如权利要求1-7中任一项所述的可变增益放大器共模信号抑制电路、以及模拟数字转换器，其中所述可变增益放大器共模信号抑制电路输出正输出信号和负输出信号到所述模拟数字转换器。