CN116842903B - 优化芯片动态功耗的方法及芯片、电子设备和计算设备 - Google Patents
优化芯片动态功耗的方法及芯片、电子设备和计算设备 Download PDFInfo
- Publication number
- CN116842903B CN116842903B CN202311127629.8A CN202311127629A CN116842903B CN 116842903 B CN116842903 B CN 116842903B CN 202311127629 A CN202311127629 A CN 202311127629A CN 116842903 B CN116842903 B CN 116842903B
- Authority
- CN
- China
- Prior art keywords
- power consumption
- port
- clock gating
- register
- gating unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000003068 static effect Effects 0.000 claims description 72
- 230000006870 function Effects 0.000 claims description 31
- 230000008859 change Effects 0.000 claims description 14
- 230000007306 turnover Effects 0.000 claims description 8
- 238000012217 deletion Methods 0.000 claims description 7
- 230000037430 deletion Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 abstract description 20
- 238000004088 simulation Methods 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/04—Clock gating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请提供一种优化芯片动态功耗的方法及芯片、电子设备和计算设备，涉及芯片技术领域。所述方法包括为芯片的第一寄存器阵列设置第一虚拟时钟门控单元，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，将所述功耗变化量输入对比函数，根据所述对比函数的输出结果，确定是否为所述第一寄存器阵列插入实际的时钟门控单元。利用本申请的方法可降低芯片的动态功耗，将仿真计算融入到电路设计中，优化芯片的功耗。
Description
技术领域
本发明涉及芯片技术领域，具体涉及一种优化芯片动态功耗的方法及芯片、电子设备和计算设备。
背景技术
随着半导体工艺的快速发展，数字芯片的电路集成度越来越高。但是，电路集成度的提高将导致芯片的功耗急剧增加，芯片的工作频率越来越高，导致芯片的功耗越来越大，从而影响芯片性能。功耗是衡量一款芯片优劣的重要指标之一，芯片功耗的增加对电子设备的续航能力有较大影响。当前，低功耗设计已经作为芯片设计的重要组成部分。
芯片功耗从原理上区分主要有两大类：静态功耗(Static Power)和动态功耗(Dynamic Power)。动态功耗，主要是由于信号的翻转从而导致器件内部的寄生阻容RC充放电引起的，而静态功耗则是由器件在通电状态下的泄漏电流(Leakage Current)引起的。
为了节约动态功耗，现有技术都是为某一专用芯片或场景提供低功耗的方案，扩展性较弱，无法用于某些独立设备，并且依赖于外部控制，不能通过硬件进行自动化处理。还有一些普遍的做法是采用时钟门控技术。当前大规模集成电路基本都是时序电路，时序电路通常使用触发器来实现，触发器之间的信号传递通过时钟信号来控制。由于时钟信号周期性的翻转，时钟网络庞大的负载会造成较大的动态功耗。在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它们不用的时候将其时钟信号关闭，这样一来信号不再翻转，从而能够有效减少动态功耗。
时钟门控单元虽然可以有效地降低时钟翻转产生的动态功耗，但本身就会引入新的动态功耗和静态功耗，并且对寄存器数据输入端的功耗也有影响。因此，需要不断探索优化芯片动态功耗的方法。
发明内容
本申请旨在提供用于优化芯片动态功耗的方法和电子设备，能够简单有效的降低芯片的动态功耗。
根据本申请的一方面，一种优化芯片动态功耗的方法包括为芯片的第一寄存器阵列设置第一虚拟时钟门控单元，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，将所述功耗变化量输入对比函数，根据所述对比函数的输出结果，确定是否为所述第一寄存器阵列插入实际的时钟门控单元。
根据一些实施例，计算由于所述第一虚拟时钟门控单元导致的功耗变化量包括获取所述第一寄存器阵列和所述第一虚拟时钟门控单元的时钟信号、使能信号和数据信号的翻转率及静态概率，根据所述翻转率和所述静态概率，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗，计算所述第一虚拟时钟门控单元的总功耗，根据所述第一寄存器阵列通过时钟门控降低的功耗及所述第一虚拟时钟门控单元的总功耗计算第一功耗变化量。
根据一些实施例，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，还包括计算所述第一寄存器阵列的数据端口增加的功耗，计算删除多路选择器阵列降低的功耗，根据所述第一功耗变化量、所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗计算第二功耗变化量。
根据一些实施例，获取各信号的翻转率及静态概率包括获取用户设定的寄存器控制信号、数据信号的翻转率及静态概率。
根据一些实施例，获取各信号的翻转率及静态概率包括从仿真生成的文件中提取信号的翻转率及静态概率。
根据一些实施例，计算所述第一虚拟时钟门控单元的总功耗包括对所述第一虚拟时钟门控单元的静态功耗和动态功耗求和，其中所述第一虚拟时钟门控单元的动态功耗通过累加所述第一时钟端口单次翻转的功耗与相应时钟端口的翻转率的乘积、使能端口单次翻转的功耗与使能端口的翻转率的乘积，以及时钟端口到输出端口路径的单次翻转功耗与时钟端口的翻转率和使能端口状态1的概率的乘积。
根据一些实施例，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗包括累加所述第一虚拟时钟门控单元控制的各个寄存器时钟端口的功耗变化，其中，每个寄存器时钟端口的功耗变化为所述时钟端口单次翻转功耗与所述时钟端口到输出端口的路径单次翻转功耗的和、插入所述第一时钟门控单元前所述时钟端口的翻转率、及使能信号真值状态的概率减去1得到的差值三者之间的乘积。
根据一些实施例，计算所述第一寄存器阵列的数据端口增加的功耗包括累加由所述第一虚拟时钟门控单元控制的各个寄存器数据端口增加的功耗，其中，每个寄存器数据端口增加的功耗为每个数据端口单次翻转的功耗、1减去使能信号真值状态的静态概率得到的差值、及数据信号的翻转率三者之间的乘积。
根据一些实施例，计算删除多路选择器阵列降低的功耗包括计算所述多路选择器阵列的功耗并取负值，所述多路选择器阵列的功耗由所述第一虚拟时钟门控单元控制的寄存器所需要的各多路选择器的功耗累加得出，单个多路选择器的功耗由静态功耗和动态功耗相加得出，其中单个多路选择器的静态功耗通过查表获得，单个多路选择器的动态功耗由其数据输入端口、寄存器反馈输入端口、选择端口以及所述数据输入端口、所述寄存器反馈输入端口、所述选择端口分别到输出端口的路径功耗累加获得。
根据一些实施例，所述对比函数设置为将所述功耗变化量与设定阈值进行比较。
根据一些实施例，所述设定阈值为预先设定的实数值，或者所述设定阈值为单个寄存器时钟端口功耗的预定比例值。
根据一些实施例，所述方法还包括通过所述对比函数对忽略的所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗进行补偿。
根据本申请的另一方面，提供一种芯片，包括第一寄存器阵列和第二寄存器阵列，为所述第一寄存器阵列设置的第一时钟门控单元，其中所述第二寄存器阵列未设置相应的时钟门控单元，且由于所述第一时钟门控单元导致的功耗变化量低于设定阈值。
根据本申请的另一方面，提供一种电子设备，所述电子设备包括上述芯片。
根据本申请的另一方面，提供一种计算设备，包括处理器，以及存储器，存储有计算机程序，当所述计算机程序被所述处理器执行时，使得所述处理器执行如上任一项所述的方法。
根据本申请的另一方面，提供一种非瞬时性计算机可读存储介质，其上存储有计算机可读指令，当所述指令被处理器执行时，使得所述处理器执行如上任一项所述的方法。
时钟门控单元虽然可以有效地降低时钟翻转产生的动态功耗，但其本身会引入新的动态功耗和静态功耗，并且对寄存器数据输入端的功耗也有影响。现有技术一般是通过判断寄存器阵列的最小宽度是否大于特定值，来决策是否要插入时钟门控单元。然而，通过判断寄存器阵列的最小宽度来衡量是否有效降低功耗是比较粗糙的，不能准确地判断使用时钟门控技术是否能降低功耗。根据本申请实施例，计算插入虚拟时钟门控单元后的功耗变化，结合对比函数的输出来决策是否插入真实的时钟门控单元，能更为精确地分析出插入时钟门控单元的收益和代价，从而更有效地降低实际工作场景的功耗。此外，根据一些实施例，根据所述翻转率和静态概率，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗、所述第一虚拟时钟门控单元的总功耗，根据所述第一寄存器阵列通过时钟门控降低的功耗及所述第一虚拟时钟门控单元的总功耗计算第一功耗变化量，更能准确的判断芯片的实际工作情况，针对性更好，可行性更强，从而可以准确地判断使用时钟门控技术是否能降低功耗并进行时钟门控单元的使用决策。
根据一些实施例，考虑到数据端口的功耗变化占比较小，在计算由于所述第一虚拟时钟门控单元导致的功耗变化量时，可忽略第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗，从而简化和加快计算，节约计算成本。另外，可通过所述对比函数对忽略的所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗进行补偿，例如改变对比函数的设定阈值，从而在简化计算的同时减少对计算结果的影响。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1A示出现有技术中未使用时钟门控单元的电路结构示意图。
图1B示出现有技术中使用时钟门控单元的电路结构示意图。
图1C示出使用时钟门控单元后的信号时序图。
图2示出本申请示例实施例涉及的计算相关电路单元的功耗的组成框图。
图3示出根据示例实施例的优化芯片动态功耗的方法流程图。
图4示出根据示例实施例基于翻转率插入门控时钟的决策方法流程图。
图5示出根据本申请示例实施例的计算设备的框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本申请概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。
本申请所涉及的用户信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。
功耗的本质是能量耗散，由能量守恒定律可知，能量只能从一种形式转成另一种形式，能量总量不变。芯片耗散的电能主要转化成热能。如果芯片的功耗过大，则容易导致工作时温度过高，造成功能失效，甚至晶体管失效。因此，减小芯片功耗是很重要的一个任务，静态功耗以及动态功耗是两个主要的功耗源。动态功耗主要是由于信号的翻转，而静态功耗则是。
静态功耗(Static Power)，由器件在通电状态下的泄漏电流引起的，是电路状态稳定时的功耗，其数量级很小。
动态功耗(Dynamic Power)，是指电容充放电功耗和短路功耗, 从而导致器件内部的寄生RC充放电引起的，是由电路的翻转造成的
泄漏电流（leakage current），是指在没有故障的情况，流入大地或电路中外部导电部分的电流。
RC耦合寄生效应，是指在电路中，由于元件之间的电容耦合而产生的意外的效应，耦合寄生效应主要表现在信号传输过程中，其中的一个信号可能会通过电容耦合到另一个信号上，从而引起干扰或改变原本的信号波形。
下面结合附图对本申请的示例实施例进行说明。
现有技术一般是通过判断寄存器阵列的最小宽度是否大于特定值来决策是否要插入时钟门控单元。
图1A示出现有技术中未使用时钟门控单元的电路结构示意图。
参见图1A，未使用时钟门控单元的电路结构示例可包括触发器101、逻辑控制电路103、多路选择器阵列105和寄存器阵列107。时钟信号CLK输入至触发器101和寄存器阵列107，逻辑控制电路103输出使能信号EN至多路选择器阵列105，多路选择器阵列105的输出端连接至寄存器阵列107的输入端口D。当使能信号EN有效时，寄存器锁存输入信号IN，否则在输出端口Q保持输出信号OUT。这种结构中，寄存器配置有多路选择器，面积增加，整体的功耗也会增加，而且不能消除时钟树上的功耗。
图1B示出现有技术中使用时钟门控单元的电路结构示意图。
参见图1B，所述时钟门控单元的电路结构示例可包括触发器101、逻辑控制电路103、时钟门控单元、以及寄存器阵列107，该时钟门控单元包括低电平有效锁存器104和与门106。所述低电平有效的锁存器104和与门106组合的时钟门控单元增加在逻辑控制电路103和寄存器阵列107之间。
参见图1B和图1C，锁存器104的使能端口LD输入使能信号EN，当使能信号EN使能后，由锁存器特性可知，若此时锁存器104的时钟端口LG输入时钟信号CLK为低电平（C——L——K——为高电平），与门106第一输入端ENL使能（锁存器104的输出端口LQ输出与使能一致），若此时时钟信号CLK为高电平则需等时钟下降沿，与门106第一输入端ENL才使能。根据与门特性可知，ENL使能后寄存器阵列107的时钟信号ENCLK波形与时钟信号CLK一致，寄存器阵列107锁存各自输入端口D输入信号IN。当使能信号EN不使能后，由锁存器特性可知，若此时锁存器104的时钟端口LG输入时钟信号CLK为低电平，与门106第一输入端ENL不使能，若此时时钟信号CLK为高电平则需等时钟下降沿，与门106第一输入端ENL才不使能。根据与门特性可知，ENL不使能后寄存器阵列107的时钟信号ENCLK保持低电平不翻转，寄存器阵列107保持各自输出端口Q输入信号OUT。锁存器104在这里的作用是滤除使能信号的毛刺。
如前述示例所示，时钟门控单元一般以与门（AND gate）或者是或门（OR gate）为功能单元，另外通常还会增加锁存器以用于去除毛刺。不管使用何种门控时钟单元，都不影响本发明的主旨。
时钟门控单元虽然可以有效地降低时钟翻转产生的动态功耗，但其本身会引入新的动态功耗和静态功耗，并且对寄存器数据输入端的功耗也有影响。现有技术一般是通过判断寄存器阵列的最小宽度是否大于特定值，来决策是否要插入时钟门控单元。
然而，从极端情况来说，当寄存器阵列需要一直开启，那么插入时钟门控单元可能会增加功耗。另一方面，即使是一个孤立的寄存器，如果长期不需要改变其锁存值，那么为其单独插入一个时钟门控单元可能也能降低功耗。因此，通过判断寄存器阵列的最小宽度来衡量是否有效降低功耗是比较粗糙的，不能准确地判断使用时钟门控技术是否能降低功耗。
因此，本申请提出一种方案，计算插入虚拟时钟门控单元后的功耗变化，通过对比函数的输出来决策是否插入真实的时钟门控单元。
图2示出本申请示例实施例涉及的计算相关电路单元的功耗的组成框图。
参见图2，本申请示例实施例涉及的计算相关电路单元的功耗的功能组成包括翻转率及静态概率获取模块201、内部功耗计算模块203、开关功耗计算模块205、静态功耗计算模块207。
参见图2，在获取信号翻转率及静态概率后，计算插入虚拟时钟门控单元后的功耗变化，通过对比函数的输出来决策是否插入真实的时钟门控单元。
翻转率及静态概率获取模块201可以通过用户设定寄存器控制信号、数据信号的翻转率及静态概率来模拟真实工作场景，从而获取翻转率及静态概率。或者，翻转率及静态概率获取模块201可以从仿真生成的文件中提取信号翻转率及静态概率。
储存信号翻转率及静态概率的文件格式可以是SAIF（Switching ActivityInterchange Format）。它可以直接从仿真环境中写出，或者通过vcd2saif这种小工具从VCD（Value Change Dump）文件转换而来。SAIF主要包含翻转计数和时间信息，如信号在1状态(T1)， 0状态(T0)， x状态(TX)的时间。假设test_clk,、test_ctrl、test_data分别是RTL代码里测试数据（test_data）寄存器的时钟信号、使能信号、数据信号，一个SAIF文件片段如下：
(TIMESCALE 1 ps)
(DURATION 104945000)
(INSTANCE u_test
(net
(test_clk
(T0 50472450) (T1 54472550) (TX 0)
(TC 160230) (IG 0)
)
(test_ctrl
(T0 103395200) (T1 1549800) (TX 0)
(TC 2460) (IG 0)
)
(test_data
(T0 88385000) (T1 16560000) (TX 0)
(TC 10) (IG 0)
)
)
)
假设需要从上述SAIF片段提取使能信号test_ctrl的翻转率和静态概率，计算方式说明如下：
此段仿真总时长为104945000ps，其中使能信号test_ctrl状态0的时长（T0）为103395200ps，状态1的时长（T1）为1549800ps, 翻转次数（TC）为2460，那么使能信号test_ctrl的翻转率和静态概率分别为：
翻转率：2460/104945000ps = 23.44MHz；
状态0概率：103395200ps/104945000ps = 0.985；
状态1概率：1549800ps/104945000ps = 0.015。
如果不是通过从文件提取而是通过用户设定翻转率和静态概率，典型的方法如使用Synopsys公司的Design Compiler工具命令set_switching_activity, 可以直接使用选项toggle_rate指定翻转率，这里翻转率的时间单位由设计决定，常用的是ns和ps；使用选项static_probability指定1状态的概率，由于此命令只考虑信号拥有0和1两种状态，因此不需要额外再指定0状态的概率。假设时间单位为ns，通过用户指定的方法实现上述SAIF片段的翻转率和静态概率的命令如下：
set_switching_activity -toggle_rate 0.02344 -static_probability 0.015[get_nets test_ctrl]。
关于动态功耗计算，目前仿真工具主流做法是分为单元内部功耗（cell internalpower）和开关功耗（net switching power）。不管是cell internal power还是netswitching power都与翻转率成正比。
内部功耗计算模块203计算单元内部功耗（短路功耗）。一般标准单元库里包含了每个信号端口的内部功耗（internal power）查找表，表征单次翻转的功耗。通过查表内插法得出的单次功耗值Ps与翻转率Tg相乘即可算出内部功耗internal power: internal_power = Ps*Tg。很多单元库里用两个表表征从0跳到1和从1跳到0的功耗值表，但是这两种变化是必须互相交错的，从统计上来说只需要使用上升功耗rise_power和下降功耗fall_power两者的平均值即可。
表1：
pin(Z) {
...
internal_power () {
related_pin : "A1";
related_pg_pin : "VDD";
rise_power (power_template_8x8) {
index_1 ("0.0015, 0.0046, 0.0109, 0.0235, 0.0486, 0.0988, 0.1992,0.4");
index_2 ("0.00031, 0.00062, 0.00125, 0.00251, 0.00503, 0.01006,0.02013, 0.04026");
values ( \
"0.000240927, 0.000245642, 0.00024981, 0.000251107, 0.000250037,0.00024485, 0.000243734, 0.000249226", \
"0.000232438, 0.000236622, 0.000241893, 0.000243745, 0.000244533,0.000239558, 0.000237906, 0.000242497", \
"0.000222941, 0.000226513, 0.000231956, 0.000233103, 0.000232572,0.000229668, 0.000227314, 0.000228098", \
"0.000212844, 0.000216559, 0.000219974, 0.000223556, 0.000224669,0.000225753, 0.000219133, 0.000223771", \
"0.000206985, 0.000210786, 0.000215016, 0.000216225, 0.000225726,0.00022379, 0.000224867, 0.000217328", \
"0.000208065, 0.000209737, 0.000214658, 0.000218514, 0.000225419,0.000226712, 0.000212842, 0.000222502", \
"0.000225541, 0.000228269, 0.00022798, 0.000231549, 0.000235623,0.000240669, 0.000251539, 0.000276523", \
"0.000271296, 0.000270907, 0.000271825, 0.000272907, 0.000275795,0.000275232, 0.00029051, 0.000321441" \
);
}
fall_power (power_template_8x8) {
index_1 ("0.0015, 0.0046, 0.0109, 0.0235, 0.0486, 0.0988, 0.1992,0.4");
index_2 ("0.00031, 0.00062, 0.00125, 0.00251, 0.00503, 0.01006,0.02013, 0.04026");
values ( \
"0.000608696, 0.000616263, 0.000623592, 0.0006284, 0.000631524,0.000632845, 0.00063343, 0.000633774", \
"0.000602831, 0.000610185, 0.000618642, 0.000624777, 0.000627254,0.000629369, 0.000629981, 0.000630769", \
"0.000593333, 0.000599906, 0.000608405, 0.000615518, 0.000619444,0.000621369, 0.000622796, 0.000623497", \
"0.000581106, 0.000587082, 0.000594762, 0.000602427, 0.000608859,0.000612962, 0.000614389, 0.000615237", \
"0.000570565, 0.000575523, 0.000583163, 0.000592057, 0.000599904,0.000604541, 0.000607839, 0.000609196", \
"0.000566776, 0.000571578, 0.000577808, 0.000586011, 0.000594611,0.00060141, 0.000605742, 0.000607962", \
"0.000577985, 0.000580863, 0.000585855, 0.000593503, 0.000601745,0.000610136, 0.000616626, 0.000619885", \
"0.000614054, 0.000616144, 0.000619462, 0.000624965, 0.000632176,0.000640281, 0.000648472, 0.000654089" \
);
}
}
...
}
以上面的表1为例，单元库中使用二维表格定义了A1端口（related_pin）到Z端口的内部功耗internal power，索引分别是输入端口A1的转换时间和输出端口Z的负载。假设A1的转换时间为0.0015，Z的负载为0.00031，通过查表内插法得知单次上升功耗rise_power为0.000240927，而下降功耗fall_power为0.000608696。 假设A1的翻转率为10（每单位时间翻转10次），那么单元内部功耗cell_internal_power = 0.5*10*(0.000240927+0.000608696) = 0.004248115。
如果这表格是带条件的，假设说when : “A2”，那么只需要再乘以A2状态1的静态概率即可。
另外，不去计算transition和load而直接使用每个表格第一行第一列数字作为单次翻转的功耗来应用本发明也是一种合理的应用。
开关功耗计算模块205计算开关功耗Pswitch，其一般通过下面计算公式计算：
其中，VDD是供电电压，为确定值；Cload为负载电容，通过工具抽取已经是非常成熟的技术；Tr是翻转率。另外，由于时钟门控对开关功耗net switching power的影响仅限于时钟门控单元、寄存器阵列、多路选择器阵列之间的连线功耗，这种影响相对单元内部功耗cell internal power来说在应用过程中也可以直接忽略。
关于静态功耗或泄漏功耗leakage power，一般标准单元库里包含了一个固定值，以及会包含不同条件下的值，这个固定值其实就是所有不同条件的静态功耗的平均数。在时钟门控插入决策阶段，只需要使用固定的静态功耗值评估即可。
图3示出根据示例实施例的优化芯片动态功耗的方法流程示意图。
参见图3，在S301，为芯片的第一寄存器阵列设置第一虚拟时钟门控单元。
在芯片设计阶段，先在芯片的第一寄存器阵列中设置一个虚拟时钟门控单元，进行仿真工作，模拟芯片正常工作状态。
此外，可通过用户设定寄存器控制信号、数据信号的翻转率及静态概率来模拟真实工作场景，或者从仿真生成的文件中提取信号翻转率及静态概率，以用于后续功耗计算。
在S303，计算由于所述第一虚拟时钟门控单元导致的功耗变化量。
由于插入第一虚拟时钟门控单元，相较于未插入所述第一虚拟时钟门控单元的情况，会引起部分器件的功耗变化。
根据一些实施例，涉及到的功耗变化可包括第一寄存器阵列的数据端口增加的功耗，第一虚拟时钟门控单元的总功耗，第一寄存器阵列通过所述第一虚拟时钟门控降低的功耗，删除多路选择器阵列降低的功耗。
根据一些实施例，获取各信号的翻转率及静态概率后，根据所述翻转率和所述静态概率，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗、所述第一虚拟时钟门控单元的总功耗。然后，可根据所述第一寄存器阵列通过时钟门控降低的功耗及所述第一虚拟时钟门控单元的总功耗计算第一功耗变化量。
根据一些实施例，还可计算所述第一寄存器阵列的数据端口增加的功耗、删除多路选择器阵列降低的功耗。然后，可根据所述第一功耗变化量、所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗计算第二功耗变化量。
根据实施例，计算所述第一虚拟时钟门控单元的总功耗可对虚拟时钟门控单元的静态功耗和动态功耗求和。例如，所述虚拟时钟门控单元的静态功耗通过查表获得。虚拟时钟门控单元的动态功耗可通过累加所述第一虚拟时钟门控单元的时钟端口和使能端口单次翻转的功耗与相应端口的翻转率的乘积、以及时钟端口到输出端口在标准库条件下的单次翻转功耗与时钟端口翻转率的乘积。
根据实施例，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗可累加所述第一虚拟时钟门控单元控制的各个寄存器时钟端口的功耗变化。每个寄存器时钟端口的功耗变化为所述时钟端口单次翻转功耗与所述时钟端口到输出端口的路径单次翻转功耗的和、插入所述第一时钟门控单元前所述时钟端口的翻转率、及使能信号真值状态的概率减去1得到的差值三者之间的乘积。
根据实施例，所述第一寄存器阵列的数据端口增加的功耗包括累加由所述第一虚拟时钟门控单元控制的各个寄存器数据端口增加的功耗。每个寄存器数据端口增加的功耗为每个数据端口单次翻转的功耗、1减去使能信号真值状态的静态概率得到的差值、及数据信号的翻转率三者之间的乘积。根据实施例，计算删除多路选择器阵列降低的功耗可通过计算所述多路选择器阵列的功耗并取负值完成。所述多路选择器阵列的功耗由所述第一虚拟时钟门控单元控制的寄存器所需要的各多路选择器的功耗累加得出，单个多路选择器的功耗由静态功耗和动态功耗相加得出。单个多路选择器的静态功耗通过查表获得，单个多路选择器的动态功耗由其数据输入端口、寄存器反馈输入端口、选择端口以及所述数据输入端口、所述寄存器反馈输入端口、所述选择端口分别到输出端口的路径功耗累加获得。
在S305，将所述功耗变化量输入对比函数。
对比函数将所述功耗变化量与设定阈值进行比较，所述设定阈值为预先设定的实数值或者所述设定阈值为单个寄存器时钟端口功耗的预定比例值。将所述功耗变化量输入对比函数，比较功耗变化量与设定阈值的大小，从而推断插入虚拟时钟门控单元是否能真正意义上上降低芯片功耗。
根据一些实施例，对比函数的基本判断是根据所有功耗变化之和，但是其设定阈值不需要固定成0。
另外，数据端口的功耗变化占比较小，在计算由于所述第一虚拟时钟门控单元导致的功耗变化量时，可忽略第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗。
根据一些实施例，可通过所述对比函数对忽略的所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗进行补偿，例如改变对比函数的设定阈值。
在S307，根据所述对比函数的输出结果，确定是否为所述第一寄存器阵列插入实际的时钟门控单元。
根据对比函数的比较结果，若所述功耗变化量之和大于对比函数设定的判断阈值，则证明在芯片的第一寄存器阵列设置的第一虚拟时钟门控单元没有起到降低功耗的作用，后续可不在第一寄存器阵列插入实际的时钟门控单元。若所述功耗变化量之和小于对比函数设定的判断阈值，则证明在芯片的第一寄存器阵列设置的第一虚拟时钟门控单元有效，可在后续实际工作中为所述第一寄存器阵列插入实际的时钟门控单元，以起到降低芯片功耗的作用。
图4示出根据另一示例实施例插入门控时钟单元的决策方法流程图。
在S401，获取各信号的翻转率及静态概率。
根据实施例，从文件saif (Switching Activity Interchange Format)或者从用户特定的命令例如set_switching_activity中读取寄存器阵列的各个数据信号的翻转率、静态概率及共同控制信号的翻转率、静态概率。
在S403，计算寄存器阵列通过时钟门控降低的功耗以及计算时钟门控单元的总功耗。
如前所述，计算功耗可先确定每个端口或者每条线的翻转率。
根据一些实施例，计算虚拟时钟门控降低的寄存器阵列功耗指的是计算寄存器时钟端口引起的动态功耗变化。如前所述，单个寄存器时钟端口单次翻转功耗Pdffclks和时钟端口到输出端口的路径单次翻转功耗Pdffqs可通过查表内插法获得。时钟端口的翻转率变化由使能信号静态概率决定，假设使能信号状态1概率是St1，时钟信号的翻转率为Tclk，则单个寄存器时钟端口在插入时钟门控单元前翻转率为Tclk，插入后翻转率为Tclk*St1。
单个寄存器时钟端口的功耗变化为：
Pclkinc = (Pdffclks+Pdffqs)*Tclk*St1-(Pdffclks+Pdffqs)*Tclk
= (Pdffclks+Pdffqs)*Tclk*（St1-1）
降低的寄存器阵列功耗可由同一虚拟时钟门控单元控制的寄存器时钟端口的功耗变化累加得出。
根据一些实施例，计算虚拟时钟门控单元的总功耗包括计算静态功耗和动态功耗。
如前所述，虚拟时钟门控单元的静态功耗Pcgl可通过查表得知。
根据一些实施例，虚拟时钟门控单元的动态功耗Pcgd一般考虑两个输入端口：时钟端口、使能端口，以及时钟端口到输出端口路径。时钟端口和使能端口单次翻转的功耗通过查表内插法算出，假设为Pcgclks，Pcgens。时钟端口的翻转率Tclk为时序约束的时钟频率的两倍，或者使用从S401获得时钟信号翻转率。使能端口的翻转率Ten使用由S401获得使能信号翻转率。时钟端口到输出端口路径的单次翻转功耗通过查表内插法算出，假设为Pcgqs。时钟端口到输出端口路径需考虑动态功耗的条件通常为使能端口真值状态1，使能端口状态1的概率St1由S401获得的使能信号状态1概率确定：
Pcgd = Pcgclks*Tclk+Pcgens*Ten+Pcgqs*Tclk*St1
虚拟时钟门控单元的总功耗由静态功耗和动态功耗相加得出。
在S405，可选地，计算寄存器阵列的数据端口增加的功耗及计算删除多路选择器阵列降低的功耗。
根据一些实施例，单个寄存器数据端口增加的功耗通过查表内插法知道数据端口单次翻转的功耗Pds，插时钟门控单元前其受多路选择器的使能信号控制，只有使能信号状态1时数据端口才翻转，假设使能信号状态1的静态概率为St1， 数据信号的翻转率为Td，则插入时钟门控单元前的寄存器数据端口功耗Pdpre为：
Pdpre = Pds*Td*St1
而在插入后不受使能信号控制，寄存器数据端口功耗Pdpost为：
Pdpost = Pds*Td
因此单个寄存器数据端口的功耗Pdinc增加为：
Pdinc = Pdpost-Pdpre = Pds*Td*(1-St1)
寄存器数据端口的功耗变化由同一虚拟时钟门控单元控制的寄存器数据端口增加的功耗累加得出。
根据一些实施例，如前所述，单个多路选择器的静态功耗Pmuxl可通过查表得知。
根据一些实施例，单个多路选择器的动态功耗由它的数据输入端口、寄存器反馈输入端口、选择端口以及以上三输入端口到输出端口的路径功耗累加获得。与上面的计算方法类似，可通过查表内插法得出特定端口/路径在特定条件下的单次翻转功耗，乘以相关端口的翻转率再乘以条件端口的静态概率。一般来说，每个数据输入端口的功耗表格依赖于寄存器反馈输入端口和选择端口的状态，每一种状态组合的静态概率即为条件端口的静态概率；相似地，寄存器反馈输入端口的功耗表格依赖于数据输入端口和选择端口的状态，选择端口的功耗表格依赖于数据输入端口和寄存器反馈输入端口的状态，数据输入端口到输出端口的路径功耗表格依赖于寄存器反馈输入端口和选择端口的状态，寄存器反馈输入端口到输出端口的路径功耗表格依赖于数据输入端口和选择端口的状态，选择端口到输出端口的路径功耗表格依赖于数据输入端口和寄存器反馈输入端口的状态。数据输入端口的翻转率和静态概率可直接从S401的数据信号提取，寄存器反馈输入端口的翻转率可以通过输入端口的翻转率与使能信号状态1的乘积近似获得，寄存器反馈输入端口的静态概率近似于数据输入端口的静态概率，选择端口的翻转率和静态概率可直接从S401的使能信号提取。
单个多路选择器的功耗由静态功耗和动态功耗相加得出。本发明考虑的多路选择器阵列的功耗由同一虚拟时钟门控单元控制的寄存器所需要的各多路选择器的功耗累加得出。
在S407，计算插入虚拟时钟门控单元后的功耗变化。
基于S403、S405产生的各个功耗值，放入对比函数计算判断。
在S409，判断所述功耗变化量与设定阈值的大小。
所述设定阈值为预先设定的实数值，或者所述设定阈值为单个寄存器时钟端口功耗的预定比例值。基础的对比函数通过上述的各功耗变化值相加计算，然后与一个值比较，假设这个值由用户设定为0，那么功耗变化值与设定阈值0比较。若所述功耗变化值小于0则输出true。
在S411，若所述功耗变化量小于设定阈值，则插入时钟门控单元，若所述功耗变化量大于设定阈值，则不插入时钟门控单元。
通过所述功耗变化量的值与设定阈值的对比结果，来判断是否插入时钟门控单元，此方法得出的结果更科学、有据可循，相较于通过判断寄存器阵列的最小宽度来衡量是否有效降低功耗比较粗糙的方法，通过所述对比函数的计算结果决策是否要插入时钟门控单元，有效地降低实际工作场景的功耗。
根据示例实施例，通过对比翻转率和静态概率来决策是否插入时钟门控单元的方法相较于直接插入时钟门控单元的方法，更能准确的判断芯片的实际工作情况，针对性更好，可行性更强。通过翻转率和静态概率来决策是否插入时钟门控单元比传统的通过寄存器阵列位宽决策更为精确地分析出插入时钟门控单元的收益和代价，从而更有效地降低实际工作场景的功耗。
图5示出根据本申请示例实施例的计算设备的框图。
如图5所示，计算设备30包括处理器12和存储器14。计算设备30还可以包括总线22、网络接口16以及I/O接口18。处理器12、存储器14、网络接口16以及I/O接口18可以通过总线22相互通信。
处理器12可以包括一个或多个通用CPU(Central Processing Unit，处理器)、微处理器、或专用集成电路等，用于执行相关程序指令。根据一些实施例，计算设备30还可包括为处理器12进行加速的高性能显示适配器（GPU）20。
存储器14可以包括易失性存储器形式的机器系统可读介质，例如随机存取存储器（RAM）、只读存储器（ROM）和/或高速缓存存储器。存储器14用于存储包含指令的一个或多个程序以及数据。处理器12可读取存储在存储器14中的指令以执行上述根据本申请实施例的方法。
计算设备30也可以通过网络接口16与一个或者多个网络通信。该网络接口16可以是无线网络接口。
总线22可以为包括地址总线、数据总线、控制总线等。总线22提供了各组件之间交换信息的通路。
需要说明的是，在具体实施过程中，计算设备30还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述方法的步骤。计算机可读存储介质可以包括但不限于任何类型的盘，包括软盘、光盘、DVD、CD-ROM、微型驱动器以及磁光盘、ROM、RAM、EPROM、EEPROM、DRAM、VRAM、闪速存储器设备、磁卡或光卡、纳米系统（包括分子存储器IC）、网络存储设备、云存储设备，或适合于存储指令和/或数据的任何类型的媒介或设备。
本申请实施例还提供一种计算机程序产品，该计算机程序产品包括存储计算机程序的非瞬时性计算机可读存储介质，该计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种方法的部分或全部步骤。
本领域的技术人员可以清楚地了解到本申请的技术方案可借助软件和/或硬件来实现。本说明书中的“单元”和“模块”是指能够独立完成或与其他部件配合完成特定功能的软件和/或硬件，其中硬件例如可以是现场可编程门阵列、集成电路等。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本申请各个实施例方法的全部或部分步骤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上具体地展示和描述了本申请的示例性实施例。应可理解的是，本申请不限于这里描述的详细结构、设置方式或实现方法；相反，本申请意图涵盖包含在所附条款的精神和范围内的各种修改和等效设置。
Claims (12)
1.一种优化芯片动态功耗的方法，其特征在于，所述方法包括：
为芯片的第一寄存器阵列设置第一虚拟时钟门控单元；
计算由于所述第一虚拟时钟门控单元导致的功耗变化量；
将所述功耗变化量输入对比函数；
根据所述对比函数的输出结果，确定是否为所述第一寄存器阵列插入实际的时钟门控单元；
其中，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，包括：
获取所述第一寄存器阵列和所述第一虚拟时钟门控单元的时钟信号、使能信号和数据信号的翻转率及静态概率；
根据所述翻转率和所述静态概率，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗；
计算所述第一虚拟时钟门控单元的总功耗；
根据所述第一寄存器阵列通过时钟门控降低的功耗及所述第一虚拟时钟门控单元的总功耗计算第一功耗变化量。
2.根据权利要求1所述的方法，其特征在于，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，还包括：
计算所述第一寄存器阵列的数据端口增加的功耗；
计算删除多路选择器阵列降低的功耗；
根据所述第一功耗变化量、所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗计算第二功耗变化量。
3.根据权利要求1所述的方法，其特征在于，计算所述第一虚拟时钟门控单元的总功耗，包括：
对所述第一虚拟时钟门控单元的静态功耗和动态功耗求和，
其中，
所述第一虚拟时钟门控单元的静态功耗通过查表获得；
所述第一虚拟时钟门控单元的动态功耗通过累加所述第一虚拟时钟门控单元的时钟端口和使能端口单次翻转的功耗与相应端口的翻转率的乘积、以及时钟端口到输出端口路径的单次翻转功耗与所述时钟端口的翻转率和所述使能端口真值状态概率的乘积。
4.根据权利要求1所述的方法，其特征在于，计算所述第一寄存器阵列通过所述第一虚拟时钟门控单元降低的功耗，包括：
累加所述第一虚拟时钟门控单元控制的各个寄存器时钟端口的功耗变化，
其中，每个寄存器时钟端口的功耗变化为所述时钟端口单次翻转功耗与所述时钟端口到输出端口的路径单次翻转功耗的和、插入所述第一虚拟时钟门控单元前所述时钟端口的翻转率、及使能信号真值状态的概率减去1得到的差值三者之间的乘积。
5.根据权利要求2所述的方法，其特征在于，计算所述第一寄存器阵列的数据端口增加的功耗，包括：
累加由所述第一虚拟时钟门控单元控制的各个寄存器数据端口增加的功耗，
其中，每个寄存器数据端口增加的功耗为每个数据端口单次翻转的功耗、1减去使能信号真值状态的静态概率得到的差值、及数据信号的翻转率三者之间的乘积。
6.根据权利要求2所述的方法，其特征在于，计算删除多路选择器阵列降低的功耗，包括：
计算所述多路选择器阵列的功耗并取负值，所述多路选择器阵列的功耗由所述第一虚拟时钟门控单元控制的寄存器所需要的各多路选择器的功耗累加得出，单个多路选择器的功耗由静态功耗和动态功耗相加得出，
其中，
单个多路选择器的静态功耗通过查表获得；
单个多路选择器的动态功耗由其数据输入端口、寄存器反馈输入端口、选择端口以及所述数据输入端口、所述寄存器反馈输入端口、所述选择端口分别到输出端口的路径功耗累加获得。
7.根据权利要求1所述的方法，其特征在于，所述对比函数设置为将所述功耗变化量与设定阈值进行比较。
8.根据权利要求7所述的方法，其特征在于，包括：
所述设定阈值为预先设定的实数值；或者
所述设定阈值为单个寄存器时钟端口功耗的预定比例值。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过所述对比函数对忽略的所述第一寄存器阵列的数据端口增加的功耗及删除多路选择器阵列降低的功耗进行补偿。
10.一种芯片，其特征在于，包括：
第一寄存器阵列和第二寄存器阵列；
根据权利要求1-9中任一项所述的方法为所述第一寄存器阵列设置的第一时钟门控单元；
其中，
所述第二寄存器阵列未设置相应的时钟门控单元，且
由于所述第一时钟门控单元导致的功耗变化量低于设定阈值。
11.一种电子设备，其特征在于，包括权利要求10所述的芯片。
12.一种计算设备，其特征在于，包括：
处理器；以及
存储器，存储有计算机程序，当所述计算机程序被所述处理器执行时，实现如权利要求1-9中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127629.8A CN116842903B (zh) | 2023-09-04 | 2023-09-04 | 优化芯片动态功耗的方法及芯片、电子设备和计算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127629.8A CN116842903B (zh) | 2023-09-04 | 2023-09-04 | 优化芯片动态功耗的方法及芯片、电子设备和计算设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116842903A CN116842903A (zh) | 2023-10-03 |
| CN116842903B true CN116842903B (zh) | 2023-11-21 |
Family
ID=88172932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311127629.8A Active CN116842903B (zh) | 2023-09-04 | 2023-09-04 | 优化芯片动态功耗的方法及芯片、电子设备和计算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116842903B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118332988B (zh) * | 2024-06-13 | 2024-09-03 | 英诺达(成都)电子科技有限公司 | 时钟路径分析方法、装置、电子设备、存储介质及计算机程序产品 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100346A (ja) * | 2009-11-06 | 2011-05-19 | Sharp Corp | 論理回路設計支援方法及び装置 |
| CN102314525A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
| KR20150060186A (ko) * | 2013-11-26 | 2015-06-03 | 광운대학교 산학협력단 | 반도체 집적 회로의 소비 전력 계산 방법 및 소비 전력 계산 회로 |
| KR20150078981A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그의 구동 방법 |
| CN105262705A (zh) * | 2015-11-02 | 2016-01-20 | 中国人民解放军国防科学技术大学 | 一种基于当值缓存降低片上网络静态功耗的方法 |
| US9317639B1 (en) * | 2014-10-27 | 2016-04-19 | Freescale Semiconductor, Inc. | System for reducing power consumption of integrated circuit |
| CN110245366A (zh) * | 2018-03-08 | 2019-09-17 | 华为技术有限公司 | 动态功耗估计方法、装置及系统 |
| CN112257358A (zh) * | 2020-12-22 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种动态功耗精确分析方法及装置 |
| CN113792520A (zh) * | 2021-09-23 | 2021-12-14 | 西安紫光国芯半导体有限公司 | 布局布线方法、装置、同步电路以及集成电路芯片 |
| CN113935264A (zh) * | 2020-06-29 | 2022-01-14 | 北京忆芯科技有限公司 | 低功耗综合方法及其装置 |
| CN114611439A (zh) * | 2022-03-21 | 2022-06-10 | 四川创安微电子有限公司 | 一种降低电路动态功耗的方法 |
| CN116341457A (zh) * | 2023-03-29 | 2023-06-27 | 创视微电子(成都)有限公司 | 一种降低芯片设计中静态功耗的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317457A (ja) * | 1998-05-07 | 1999-11-16 | Oki Electric Ind Co Ltd | 集積回路とその配置配線設計方法 |
-
2023
- 2023-09-04 CN CN202311127629.8A patent/CN116842903B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100346A (ja) * | 2009-11-06 | 2011-05-19 | Sharp Corp | 論理回路設計支援方法及び装置 |
| CN102314525A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
| KR20150060186A (ko) * | 2013-11-26 | 2015-06-03 | 광운대학교 산학협력단 | 반도체 집적 회로의 소비 전력 계산 방법 및 소비 전력 계산 회로 |
| KR20150078981A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그의 구동 방법 |
| US9317639B1 (en) * | 2014-10-27 | 2016-04-19 | Freescale Semiconductor, Inc. | System for reducing power consumption of integrated circuit |
| CN105262705A (zh) * | 2015-11-02 | 2016-01-20 | 中国人民解放军国防科学技术大学 | 一种基于当值缓存降低片上网络静态功耗的方法 |
| CN110245366A (zh) * | 2018-03-08 | 2019-09-17 | 华为技术有限公司 | 动态功耗估计方法、装置及系统 |
| CN113935264A (zh) * | 2020-06-29 | 2022-01-14 | 北京忆芯科技有限公司 | 低功耗综合方法及其装置 |
| CN112257358A (zh) * | 2020-12-22 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种动态功耗精确分析方法及装置 |
| CN113792520A (zh) * | 2021-09-23 | 2021-12-14 | 西安紫光国芯半导体有限公司 | 布局布线方法、装置、同步电路以及集成电路芯片 |
| CN114611439A (zh) * | 2022-03-21 | 2022-06-10 | 四川创安微电子有限公司 | 一种降低电路动态功耗的方法 |
| CN116341457A (zh) * | 2023-03-29 | 2023-06-27 | 创视微电子(成都)有限公司 | 一种降低芯片设计中静态功耗的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 使用同步电路综合工具优化异步电路;李翔宇 等;《计算机辅助设计与图形学学报》;第18卷(第8期);第16-20页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116842903A (zh) | 2023-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4001449B2 (ja) | 不要輻射解析方法 | |
| US6212665B1 (en) | Efficient power analysis method for logic cells with many output switchings | |
| CN116842903B (zh) | 优化芯片动态功耗的方法及芯片、电子设备和计算设备 | |
| Chadha et al. | An ASIC low power primer: analysis, techniques and specification | |
| US7475367B2 (en) | Memory power models related to access information and methods thereof | |
| US9727682B2 (en) | Designing memories in VLSI design using specific memory models generated from generic memory models | |
| Talarico et al. | A new framework for power estimation of embedded systems | |
| CN112585609A (zh) | 芯片设计方法、芯片设计设备和存储介质 | |
| Brand et al. | Inaccuracies in power estimation during logic synthesis | |
| US9021289B2 (en) | Method and system for power estimation based on a number of signal changes | |
| US20150095867A1 (en) | Semiconductor circuit design method, memory compiler and computer program product | |
| CN117610475A (zh) | 一种基于数学模型的标准单元开关电流自动化拟合方法及系统 | |
| US9235675B2 (en) | Multidimensional monte-carlo simulation for yield prediction | |
| US7941679B2 (en) | Method for computing power savings and determining the preferred clock gating circuit of an integrated circuit design | |
| US8350620B2 (en) | Integrated circuit power consumption calculating apparatus and processing method | |
| US20160217239A1 (en) | Method and system for selecting stimulation signals for power estimation | |
| US10176282B2 (en) | Timing delay characterization method, memory compiler and computer program product | |
| JP2003256495A (ja) | 消費電力計算装置及び方法 | |
| CN113935264A (zh) | 低功耗综合方法及其装置 | |
| Mehra et al. | Synopsys Low-Power Design Flow | |
| Fornaciari et al. | High-level power estimation of VLSI systems | |
| CN112100793B (zh) | 用于重定时流水线的基于条带的自选通 | |
| Wang et al. | A dual-threshold voltage approach for timing speculation in CMOS circuits | |
| Lin et al. | A structure-oriented power modeling technique for macrocells | |
| Jovanović et al. | Low Power Techniques for Leakage Power Minimization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |