CN116825646A - 一种高线路良率的线路加工方法及系统 - Google Patents
一种高线路良率的线路加工方法及系统 Download PDFInfo
- Publication number
- CN116825646A CN116825646A CN202311086341.0A CN202311086341A CN116825646A CN 116825646 A CN116825646 A CN 116825646A CN 202311086341 A CN202311086341 A CN 202311086341A CN 116825646 A CN116825646 A CN 116825646A
- Authority
- CN
- China
- Prior art keywords
- embossing
- substrate
- imprinting
- pattern
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 238000004049 embossing Methods 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 76
- 238000012216 screening Methods 0.000 claims description 51
- 238000004364 calculation method Methods 0.000 claims description 50
- 230000007547 defect Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 claims description 24
- 230000006870 function Effects 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 24
- 238000011176 pooling Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 6
- 238000005315 distribution function Methods 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 claims description 5
- 206010033307 Overweight Diseases 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010606 normalization Methods 0.000 claims description 3
- 238000011524 similarity measure Methods 0.000 claims description 3
- 230000009466 transformation Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013527 convolutional neural network Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
本发明公开了一种高线路良率的线路加工方法及系统，方法包括压印、压印识别、压印分类和压印对位。本发明属于半导体制造技术领域，具体是指一种高线路良率的线路加工方法及系统，本方案采用通过压印滚轮对基材进行压印，制造压印图案，使用曝光机对压印图案进行图像识别及图像定位从而进行对位，减少异物产生从而提升线路良率。
Description
技术领域
本发明涉及半导体制造技术领域，具体是指一种高线路良率的线路加工方法及系统。
背景技术
随着科学技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装基板由FPC向COF过渡，COF基板的PITCH值越来越小，供封装中的引脚也越来越密集和精密，而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。但是在传统COF产品生产过程中，存在冲压时产生微小异物导致减少加工精度、降低加工品质、影响设备稳定状态及增加加工成本，从而降低线路良率，搬送时出现MD方向的偏差、在曝光时出现错位和降低模具寿命等问题；在传统的压印识别方法中，存在误检率高、识别速度慢以及识别区域的压印特征不够完整的问题。
发明内容
针对上述情况，为克服现有技术的缺陷，本发明提供了一种高线路良率的线路加工方法及系统，针对在传统COF产品生产过程中，存在冲压时产生微小异物导致减少加工精度、降低加工品质、影响设备稳定状态及增加加工成本，从而降低线路良率，搬送时出现MD方向的偏差、在曝光时出现错位和降低模具寿命等问题，本方案采用通过压印滚轮对基材进行压印，制造压印图案，使用曝光机对压印图案进行图像识别及图像定位从而进行对位，有效的降低了异物发生源、减少了MD方向的偏差、降低了曝光时的偏位问题从而提高线路良率；针对在传统的压印识别方法中，存在误检率高、识别速度慢以及识别区域的压印特征不够完整的问题，本方案采用基于领域连通域的缺陷筛除方法和基于可变形卷积神经网络的压印识别方法，过滤缺陷干扰从而降低误检率，并且提高了识别压印的速度，增强了识别的采样范围，进而强化压印特征，提高了压印识别的总体准确率和效率。
本发明采取的技术方案如下：本发明提供的一种高线路良率的线路加工方法，该方法包括以下步骤：
步骤S1：压印；
步骤S2：压印识别；
步骤S3：压印分类；
步骤S4：压印对位。
进一步地，在步骤S1中，所述压印是通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案。
进一步地，在步骤S2中，所述压印识别具体包括以下步骤：
步骤S21：数据采集，采集基材表面灰度图像IS；
步骤S22：数据预处理，对基材表面灰度图像IS进行去噪和图像二值化处理，得到基材表面二值图IB；
步骤S23：缺陷筛除，步骤包括：
步骤S231：计算基材表面二值图IB中每一个领域连通域的面积SA，计算公式为：
；
式中，N是领域连通域边界上的点的数量，i是边界上的某一个像素点，xi是所述边界上的某一个像素点的水平坐标值，yi是所述边界上的某一个像素点的垂直坐标值；
步骤S232：设置压印模板像素DT；
步骤S233：筛除所有基材表面二值图IB中面积小于压印模板像素DT的像素区域，将被筛除的像素区域的灰度值设为0，并将未被过滤的像素区域的灰度值设为255，得到缺陷筛除基材图IX；
步骤S24：图像识别，步骤包括：
步骤S241：采用限制对比度的自适应直方图均衡化算法，强化缺陷筛除基材图IX的压印特征，包括：
步骤S2411：将缺陷筛除基材图IX分成16×16个重叠的像素块；
步骤S2412：计算每个像素块的直方图IH，计算公式如下：
；
式中，j是缺陷筛除基材图IX中的任一种像素值，εj是像素值为j的像素的个数，U是缺陷筛除基材图IX中所有像素值的总数，IH（j）是像素值为j的像素所对应的直方图；
步骤S2413：对每一个直方图IH（j）进行归一化处理；
步骤S2414：计算每一个像素块的直方图积累分布函数CDF（a），计算公式为：
；
式中，a是当前像素的灰度值，Pr（b）是像素在当前像素块中出现的概率，b是累加变量；
步骤S2415：进行直方图均衡化计算，计算公式为：
；
式中，S是均衡化计算重新分配的像素值，round（）是四舍五入函数，L是缺陷筛除基材图IX的灰度级别数，CDF（a）是每一个像素块的直方图积累分布函数；
步骤S242：采用可变形卷积网络，扩展卷积核的采样范围，具体包括以下步骤：
步骤S2421：设置扩张感受域RF，计算公式为：
；
步骤S2422：定义可变形卷积网络FDC，计算公式为：
；
式中，FDC（）是可变卷积网络FDC的定义函数，RF是扩张感受域，ω（）是可变权重，ρ0是卷积网络的中心点位置的坐标，ρn是扩张感受域RF中的九个位置的坐标，∆ρ0是学习偏移量；
步骤S2423：设置大小为0.5×0.5的调整通道，并设置大小为3×3的卷积模块；
步骤S2424：进行通道扩展，在步骤S2423的基础上，添加一组连续的大小为3×3的卷积模块，扩大检测网络的采样范围；
步骤S243：采用协调注意力机制，增强识别压印区域的性能，得到基材表面图案，具体包括以下步骤：
步骤S2431：计算全局池化均值ZC，计算公式为：
；
式中，ZC是全局汇集均值，H是缺陷筛除基材图IX的高度，W是缺陷筛除基材图IX的宽度，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值；
步骤S2432：将全局池化均值ZC分解为高度池化均值ZC H和宽度池化均值ZC W，计算所述高度池化均值ZC H，计算公式为：
；
式中，ZC H（）是高度池化均值计算函数，W是缺陷筛除基材图IX的宽度，h是池化因子分解后的高度，XC（h，j）是缺陷筛除基材图IX中通道C在第h行第j列的像素值；
步骤S2433：计算所述宽度池化均值ZC W，计算公式为：
；
式中，ZC W（）是宽度池化均值计算函数，H是缺陷筛除基材图IX的高度，w是池化因子分解后的宽度，XC（j，w）是缺陷筛除基材图IX中通道C在第j行第w列的像素值；
步骤S2434：将高度池化均值ZC H和宽度池化均值ZC W级联，并使用大小为1×1的卷积模块FC1进行信道变换，通过卷积模块FC1的非线性激活函数na计算得到特征图fm，计算公式为：
；
式中，fm是特征图，na（）是非线性激活函数，FC1（）是卷积模块FC1对应的信道变换函数，ZcH是高度池化均值，ZcW是宽度池化均值；
步骤S2435：分解特征图fm为高度特征图fh和宽度特征图fw，并计算高度权重值gh，计算公式如下：
；
式中，FH是大小为1×1的高度权重卷积核，Ο（）是S形函数，是高度特征图；
步骤S2436：计算宽度权重值gw，计算公式如下：
；
式中，FW是大小为1×1的宽度权重卷积核；
步骤S2437：计算协调注意力模型YCA，计算公式为：
；
式中，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值，gh（i）是在第i行位置的高度权重值，gw（j）是在第j列位置的宽度权重值。
进一步地，在步骤S3中，所述压印分类是获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案。
进一步地，在步骤S4中，所述压印对位是定位基于步骤S2和步骤S3识别的压印图案，当压印图案输送到预先设定的位置时，对位完成。
本发明提供的一种高线路良率的线路加工系统，包括压印模块、压印识别模块、压印分类模块和压印对位模块；
所述压印模块通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案并将压印图案发送至压印分类模块；
所述压印识别模块接收压印模块发送的数据，获取基材表面灰度图像，经去噪和二值化处理后得到基材表面二值图，经过缺陷筛选和图像识别最终得到基材表面图案，并将数据发送至压印分类模块；
所述压印分类模块接收压印模块发送的数据，获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案，并将数据发送至压印对位模块；
所述压印对位模块接收压印分类模块发送的数据，获取压印图案的位置，当压印图案输送到预先设定的位置时，对位完成。
采用上述方案本发明取得的有益效果如下：
（1）针对在传统COF产品生产过程中，存在冲压时产生微小异物导致减少加工精度、降低加工品质、影响设备稳定状态及增加加工成本，从而降低线路良率，搬送时出现MD方向的偏差、在曝光时出现错位和降低模具寿命等问题，本方案采用通过压印滚轮对基材进行压印，制造压印图案，使用曝光机对压印图案进行图像识别及图像定位从而进行对位，有效的降低了异物发生源、减少了MD方向的偏差、降低了曝光时的偏位问题从而提高线路良率。
（2）针对在传统的压印识别方法中，存在误检率高、识别速度慢以及识别区域的压印特征不够完整的问题，本方案采用基于领域连通域的缺陷筛除方法和基于可变形卷积神经网络的压印识别方法，过滤缺陷干扰从而降低误检率，并且提高了识别压印的速度，增强了识别的采样范围，进而强化压印特征，提高了压印识别的总体准确率和效率。
附图说明
图1为本发明提供的一种高线路良率的线路加工方法的流程示意图；
图2为本发明提供的一种高线路良率的线路加工系统的示意图；
图3为步骤S2的流程示意图；
图4为曝光区域示意图；
图5为压印与图形偏位示意图；
图6为中心距偏位示意图；
图7为中心距与偏位数据示意图；
图8为不同方位的偏位数据示意图。
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例一，参阅图1，本发明提供的一种高线路良率的线路加工方法，该方法包括以下步骤：
步骤S1：压印；
步骤S2：压印识别；
步骤S3：压印分类；
步骤S4：压印对位。
实施例二，参阅图1，该实施例基于上述实施例，通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案。
实施例三，参阅图1和图3，该实施例基于上述实施例，进一步地，在步骤S2中，压印识别具体包括以下步骤：
步骤S21：数据采集，采集基材表面灰度图像IS；
步骤S22：数据预处理，对基材表面灰度图像IS进行去噪和图像二值化处理，得到基材表面二值图IB；
步骤S23：缺陷筛除，步骤包括：
步骤S231：计算基材表面二值图IB中每一个领域连通域的面积SA，计算公式为：
；
式中，N是领域连通域边界上的点的数量，i是边界上的某一个像素点，xi是所述边界上的某一个像素点的水平坐标值，yi是所述边界上的某一个像素点的垂直坐标值；
步骤S232：设置压印模板像素DT；
步骤S233：筛除所有基材表面二值图IB中面积小于压印模板像素DT的像素区域，将被筛除的像素区域的灰度值设为0，并将未被过滤的像素区域的灰度值设为255，得到缺陷筛除基材图IX；
步骤S24：图像识别，步骤包括：
步骤S241：采用限制对比度的自适应直方图均衡化算法，强化缺陷筛除基材图IX的压印特征，包括：
步骤S2411：将缺陷筛除基材图IX分成16×16个重叠的像素块；
步骤S2412：计算每个像素块的直方图IH，计算公式如下：
；
式中，j是缺陷筛除基材图IX中的任一种像素值，εj是像素值为j的像素的个数，U是缺陷筛除基材图IX中所有像素值的总数，IH（j）是像素值为j的像素所对应的直方图；
步骤S2413：对每一个直方图IH（j）进行归一化处理；
步骤S2414：计算每一个像素块的直方图积累分布函数CDF（a），计算公式为：
；
式中，a是当前像素的灰度值，Pr（b）是像素在当前像素块中出现的概率，b是累加变量；
步骤S2415：进行直方图均衡化计算，计算公式为：
；
式中，S是均衡化计算重新分配的像素值，round（）是四舍五入函数，L是缺陷筛除基材图IX的灰度级别数，CDF（a）是每一个像素块的直方图积累分布函数；
步骤S242：采用可变形卷积网络，扩展卷积核的采样范围，具体包括以下步骤：
步骤S2421：设置扩张感受域RF，计算公式为：
；
步骤S2422：定义可变形卷积网络FDC，计算公式为：
；
式中，FDC（）是可变卷积网络FDC的定义函数，RF是扩张感受域，ω（）是可变权重，ρ0是卷积网络的中心点位置的坐标，ρn是扩张感受域RF中的九个位置的坐标，∆ρ0是学习偏移量；
步骤S2423：设置大小为0.5×0.5的调整通道，并设置大小为3×3的卷积模块；
步骤S2424：进行通道扩展，在步骤S2423的基础上，添加一组连续的大小为3×3的卷积模块，扩大检测网络的采样范围；
步骤S243：采用协调注意力机制，增强识别压印区域的性能，得到基材表面图案，具体包括以下步骤：
步骤S2431：计算全局池化均值ZC，计算公式为：
；
式中，ZC是全局汇集均值，H是缺陷筛除基材图IX的高度，W是缺陷筛除基材图IX的宽度，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值；
步骤S2432：将全局池化均值ZC分解为高度池化均值ZC H和宽度池化均值ZC W，计算所述高度池化均值ZC H，计算公式为：
；
式中，ZC H（）是高度池化均值计算函数，W是缺陷筛除基材图IX的宽度，h是池化因子分解后的高度，XC（h，j）是缺陷筛除基材图IX中通道C在第h行第j列的像素值；
步骤S2433：计算所述宽度池化均值ZC W，计算公式为：
；
式中，ZC W（）是宽度池化均值计算函数，H是缺陷筛除基材图IX的高度，w是池化因子分解后的宽度，XC（j，w）是缺陷筛除基材图IX中通道C在第j行第w列的像素值；
步骤S2434：将高度池化均值ZC H和宽度池化均值ZC W级联，并使用大小为1×1的卷积模块FC1进行信道变换，通过卷积模块FC1的非线性激活函数na计算得到特征图fm，计算公式为：
；
式中，fm是特征图，na（）是非线性激活函数，FC1（）是卷积模块FC1对应的信道变换函数，ZcH是高度池化均值，ZcW是宽度池化均值；
步骤S2435：分解特征图fm为高度特征图fh和宽度特征图fw，并计算高度权重值gh，计算公式如下：
；
式中，FH是大小为1×1的高度权重卷积核，Ο（）是S形函数，是高度特征图；
步骤S2436：计算宽度权重值gw，计算公式如下：
；
式中，FW是大小为1×1的宽度权重卷积核；
步骤S2437：计算协调注意力模型YCA，计算公式为：
；
式中，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值，gh（i）是在第i行位置的高度权重值，gw（j）是在第j列位置的宽度权重值。
通过执行上述操作，针对在传统的压印识别方法中，存在误检率高、识别速度慢以及识别区域的压印特征不够完整的问题，本方案采用基于领域连通域的缺陷筛除方法和基于可变形卷积神经网络的压印识别方法，过滤缺陷干扰从而降低误检率，并且提高了识别压印的速度，增强了识别的采样范围，进而强化压印特征，提高了压印识别的总体准确率和效率。
实施例四，参阅图1，该实施例基于上述实施例，在步骤S3中，获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案。
实施例五，参阅图1，该实施例基于上述实施例，在步骤S4中，定位基于步骤S2和步骤S3识别的压印图案，当压印图案输送到预先设定的位置时，对位完成。
通过执行上述操作，针对在传统COF产品生产过程中，存在冲压时产生微小异物导致减少加工精度、降低加工品质、影响设备稳定状态及增加加工成本，从而降低线路良率，搬送时出现MD方向的偏差、在曝光时出现错位和降低模具寿命等问题，本方案采用通过压印滚轮对基材进行压印，制造压印图案，使用曝光机对压印图案进行图像识别及图像定位从而进行对位，有效的降低了异物发生源、减少了MD方向的偏差、降低了曝光时的偏位问题从而提高线路良率。
实施例六，参阅图4、图5、图6、图7和图8，该实施例基于上述实施例，图4是曝光区域示意图，1、2、3和4分别是曝光区域的四个方位；图5是压印与图形偏位示意图，坐标单位是μm；图6是中心距偏位示意图，坐标单位是μm；图7是中心距和图形偏位的具体数据示意图，数据单位是μm；图8是不同方位的偏位数据示意图，x1、x2、x3和x4分别对应图4的四个方位的左右偏位，y1、y2、y3和y4分别对应图4的四个方位的上下偏位，数据单位是μm。
实施例七，参阅图2，该实施例基于上述实施例，本发明提供的一种高线路良率的线路加工系统，包括压印模块、压印识别模块、压印分类模块和压印对位模块；
所述压印模块通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案并将压印图案发送至压印分类模块；
所述压印识别模块接收压印模块发送的数据，获取基材表面灰度图像，经去噪和二值化处理后得到基材表面二值图，经过缺陷筛选和图像识别最终得到基材表面图案，并将数据发送至压印分类模块；
所述压印分类模块接收压印模块发送的数据，获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案，并将数据发送至压印对位模块；
所述压印对位模块接收压印分类模块发送的数据，获取压印图案的位置，当压印图案输送到预先设定的位置时，对位完成。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
以上对本发明及其实施方式进行了描述，这种描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (6)
1.一种高线路良率的线路加工方法，其特征在于：该方法包括以下步骤：
步骤S1：压印；
步骤S2：压印识别；
步骤S3：压印分类；
步骤S4：压印对位；
在步骤S2中，所述压印识别具体包括以下步骤：
步骤S21：数据采集，采集基材表面灰度图像IS；
步骤S22：数据预处理，对基材表面灰度图像IS进行去噪和图像二值化处理，得到基材表面二值图IB；
步骤S23：缺陷筛除，步骤包括：
步骤S231：计算基材表面二值图IB中每一个领域连通域的面积SA，计算公式为：
；
式中，N是领域连通域边界上的点的数量，i是边界上的某一个像素点，xi是所述边界上的某一个像素点的水平坐标值，yi是所述边界上的某一个像素点的垂直坐标值；
步骤S232：设置压印模板像素DT；
步骤S233：筛除所有基材表面二值图IB中面积小于压印模板像素DT的像素区域，将被筛除的像素区域的灰度值设为0，并将未被过滤的像素区域的灰度值设为255，得到缺陷筛除基材图IX；
步骤S24：图像识别，步骤包括：
步骤S241：采用限制对比度的自适应直方图均衡化算法，强化缺陷筛除基材图IX的压印特征，包括：
步骤S2411：将缺陷筛除基材图IX分成16×16个重叠的像素块；
步骤S2412：计算每个像素块的直方图IH，计算公式如下：
；
式中，j是缺陷筛除基材图IX中的任一种像素值，εj是像素值为j的像素的个数，U是缺陷筛除基材图IX中所有像素值的总数，IH（j）是像素值为j的像素所对应的直方图；
步骤S2413：对每一个直方图IH（j）进行归一化处理；
步骤S2414：计算每一个像素块的直方图积累分布函数CDF（a），计算公式为：
；
式中，a是当前像素的灰度值，Pr（b）是像素在当前像素块中出现的概率，b是累加变量；
步骤S2415：进行直方图均衡化计算，计算公式为：
；
式中，S是均衡化计算重新分配的像素值，round（）是四舍五入函数，L是缺陷筛除基材图IX的灰度级别数，CDF（a）是每一个像素块的直方图积累分布函数；
步骤S242：采用可变形卷积网络，扩展卷积核的采样范围，具体包括以下步骤：
步骤S2421：设置扩张感受域RF，计算公式为：
；
步骤S2422：定义可变形卷积网络FDC，计算公式为：
；
式中，FDC（）是可变卷积网络FDC的定义函数，RF是扩张感受域，ω（）是可变权重，ρ0是卷积网络的中心点位置的坐标，ρn是扩张感受域RF中的九个位置的坐标，∆ρ0是学习偏移量；
步骤S2423：设置大小为0.5×0.5的调整通道，并设置大小为3×3的卷积模块；
步骤S2424：进行通道扩展，在步骤S2423的基础上，添加一组连续的大小为3×3的卷积模块，扩大检测网络的采样范围；
步骤S243：采用协调注意力机制，增强识别压印区域的性能，得到基材表面图案，具体包括以下步骤：
步骤S2431：计算全局池化均值ZC，计算公式为：
；
式中，ZC是全局汇集均值，H是缺陷筛除基材图IX的高度，W是缺陷筛除基材图IX的宽度，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值；
步骤S2432：将全局池化均值ZC分解为高度池化均值ZC H和宽度池化均值ZC W，计算所述高度池化均值ZC H，计算公式为：
；
式中，ZC H（）是高度池化均值计算函数，W是缺陷筛除基材图IX的宽度，h是池化因子分解后的高度，XC（h，j）是缺陷筛除基材图IX中通道C在第h行第j列的像素值；
步骤S2433：计算所述宽度池化均值ZC W，计算公式为：
；
式中，ZC W（）是宽度池化均值计算函数，H是缺陷筛除基材图IX的高度，w是池化因子分解后的宽度，XC（j，w）是缺陷筛除基材图IX中通道C在第j行第w列的像素值；
步骤S2434：将高度池化均值ZC H和宽度池化均值ZC W级联，并使用大小为1×1的卷积模块FC1进行信道变换，通过卷积模块FC1的非线性激活函数na计算得到特征图fm，计算公式为：
；
式中，fm是特征图，na（）是非线性激活函数，FC1（）是卷积模块FC1对应的信道变换函数，ZcH是高度池化均值，ZcW是宽度池化均值；
步骤S2435：分解特征图fm为高度特征图fh和宽度特征图fw，并计算高度权重值gh，计算公式如下：
；
式中，FH是大小为1×1的高度权重卷积核，Ο（）是S形函数，是高度特征图；
步骤S2436：计算宽度权重值gw，计算公式如下：
；
式中，FW是大小为1×1的宽度权重卷积核；
步骤S2437：计算协调注意力模型YCA，计算公式为：
；
式中，XC（i，j）是缺陷筛除基材图IX中通道C在第i行第j列的像素值，gh（i）是在第i行位置的高度权重值，gw（j）是在第j列位置的宽度权重值。
2.根据权利要求1所述的一种高线路良率的线路加工方法，其特征在于：在步骤S1中，所述压印是通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案。
3.根据权利要求1所述的一种高线路良率的线路加工方法，其特征在于：在步骤S3中，所述压印分类是获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案。
4.根据权利要求1所述的一种高线路良率的线路加工方法，其特征在于：在步骤S4中，所述压印对位是定位基于步骤S2和步骤S3识别的压印图案，当压印图案输送到预先设定的位置时，对位完成。
5.一种高线路良率的线路加工系统，用于实现如权利要求1-4中任一项所述的一种高线路良率的线路加工方法，其特征在于：包括压印模块、压印识别模块、压印分类模块和压印对位模块。
6.根据权利要求5所述的一种高线路良率的线路加工系统，其特征在于：所述压印模块通过压印滚轮对基材进行压印，搬送机构与压印轮同步转动，压印轮的凸包与产品接触，在铜箔面上形成压痕，通过压痕制造压印图案并将压印图案发送至压印分类模块；
所述压印识别模块接收压印模块发送的数据，获取基材表面灰度图像，经去噪和二值化处理后得到基材表面二值图，经过缺陷筛选和图像识别最终得到基材表面图案，并将数据发送至压印分类模块；
所述压印分类模块接收压印模块发送的数据，获取标准压印图案的压印特征信息，基于相似性度量进行特征匹配，将基材表面图案分为压印图案和非压印图案，并将数据发送至压印对位模块；
所述压印对位模块接收压印分类模块发送的数据，获取压印图案的位置，当压印图案输送到预先设定的位置时，对位完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086341.0A CN116825646B (zh) | 2023-08-28 | 2023-08-28 | 一种高线路良率的线路加工方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086341.0A CN116825646B (zh) | 2023-08-28 | 2023-08-28 | 一种高线路良率的线路加工方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116825646A true CN116825646A (zh) | 2023-09-29 |
| CN116825646B CN116825646B (zh) | 2023-11-07 |
Family
ID=88120588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311086341.0A Active CN116825646B (zh) | 2023-08-28 | 2023-08-28 | 一种高线路良率的线路加工方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116825646B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015018997A (ja) * | 2013-07-12 | 2015-01-29 | 大日本印刷株式会社 | インプリント装置及びインプリント方法 |
| JP2015026671A (ja) * | 2013-07-25 | 2015-02-05 | 大日本印刷株式会社 | 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム |
| CN106448825A (zh) * | 2016-10-21 | 2017-02-22 | 苏州苏大维格光电科技股份有限公司 | 一种图形化精细导电薄膜及其制作方法 |
| CN109919150A (zh) * | 2019-01-23 | 2019-06-21 | 浙江理工大学 | 一种3d压印字符无分割序列识别方法及系统 |
-
2023
- 2023-08-28 CN CN202311086341.0A patent/CN116825646B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015018997A (ja) * | 2013-07-12 | 2015-01-29 | 大日本印刷株式会社 | インプリント装置及びインプリント方法 |
| JP2015026671A (ja) * | 2013-07-25 | 2015-02-05 | 大日本印刷株式会社 | 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム |
| CN106448825A (zh) * | 2016-10-21 | 2017-02-22 | 苏州苏大维格光电科技股份有限公司 | 一种图形化精细导电薄膜及其制作方法 |
| CN109919150A (zh) * | 2019-01-23 | 2019-06-21 | 浙江理工大学 | 一种3d压印字符无分割序列识别方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116825646B (zh) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zheng et al. | Recent advances in surface defect inspection of industrial products using deep learning techniques | |
| Song et al. | SMT defect classification by feature extraction region optimization and machine learning | |
| CN109583504B (zh) | 一种基于视觉的pcb板圆形定位孔快速准确识别方法 | |
| CN106647180B (zh) | 直写曝光机中基于标定板的误差校正和补偿方法 | |
| CN111127417B (zh) | 一种基于sift特征匹配和改进ssd算法的印刷缺陷检测方法 | |
| CN104881665A (zh) | 一种芯片字符识别与校验方法及装置 | |
| CN1959702A (zh) | 人脸识别系统中的人脸特征点定位方法 | |
| CN116825646B (zh) | 一种高线路良率的线路加工方法及系统 | |
| CN104331695A (zh) | 一种鲁棒的圆形标志符形状质量检测方法 | |
| CN108709500B (zh) | 一种电路板元件定位匹配方法 | |
| CN109919154B (zh) | 一种字符智能识别方法及识别装置 | |
| CN116779465A (zh) | 一种纳米压印晶圆缺陷检测方法 | |
| Xie et al. | Detection and classification of defect patterns in optical inspection using support vector machines | |
| CN111402343A (zh) | 高精度标定板及标定方法 | |
| CN113259883A (zh) | 一种面向手机用户的多源信息融合的室内定位方法 | |
| CN114148103B (zh) | 一种基于神经网络学习的焊膏印刷标记识别方法及系统 | |
| CN114841950A (zh) | 基于动态检测的印刷电路板元件追踪系统及追踪方法 | |
| CN115194323A (zh) | 一种激光焊接机的定位焊接方法 | |
| CN115424193A (zh) | 一种训练图像信息处理的方法及系统 | |
| CN114820580A (zh) | 基于并行注意力补偿机制的fpn晶圆表面缺陷检测方法 | |
| CN113378870B (zh) | 一种基于神经网络预测印刷电路板辐射源分布的方法和装置 | |
| JP2008185395A (ja) | 実装基板外観検査方法 | |
| CN112484636B (zh) | 基于神经网络的pcb板激光标靶定位方法及定位系统 | |
| CN117495722B (zh) | 一种纳米压印光刻的图像处理方法 | |
| CN113158610B (zh) | 一种集成电路芯片制造过程中的迭对测量方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |