CN116821042A - 基于多分区的fc设备dma通信方法 - Google Patents

基于多分区的fc设备dma通信方法 Download PDF

Info

Publication number
CN116821042A
CN116821042A CN202310780267.6A CN202310780267A CN116821042A CN 116821042 A CN116821042 A CN 116821042A CN 202310780267 A CN202310780267 A CN 202310780267A CN 116821042 A CN116821042 A CN 116821042A
Authority
CN
China
Prior art keywords
data
dma
partition
fpga
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310780267.6A
Other languages
English (en)
Inventor
马文林
李军
何逸君
张国奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Quanxin Cable Technology Co Ltd
Original Assignee
Nanjing Quanxin Cable Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Quanxin Cable Technology Co Ltd filed Critical Nanjing Quanxin Cable Technology Co Ltd
Priority to CN202310780267.6A priority Critical patent/CN116821042A/zh
Publication of CN116821042A publication Critical patent/CN116821042A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2589—Bidirectional transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种基于多分区的FC设备DMA通信方法，在目标缓存分区内建立接收方向以及发送方向的缓存区，缓存区与对端设备之间经由FPGA实现数据传输。在发送方向，发送方向的缓存区中配置多个不同优先级的缓存队列，每个分区依据不同的优先级将待发送的数据放到缓存队列中，FPGA的DMA读控制子模块进行DMA读操作，使缓存队列中对应的数据进入FPGA，按照优先级依次处理后通过FC_MAC模块发送到对端设备；在接收方向，数据进入到FPGA后通过FC_MAC模块完成帧的构建，然后进行帧的解析后，流入DMA写控制模块按优先级处理后进行DMA写操作，将数据送到接收方向缓存区的对应的优先级队列并将块信息链入目的分区中，通过中断通知或者由分区自主处理，完成接收方向数据传输。

Description

基于多分区的FC设备DMA通信方法
技术领域
本发明涉及光纤通道通信系统技术领域，具体而言涉及一种基于多分区的FC设备DMA通信方法。
背景技术
机载数据总线技术是用于机载设备、子系统以及模块之间的互联技术。以计算机的概念的角度，各种航空电子设备相当于一台台微机，而总线通信技术是连接各微机的通道和纽带，使航电设备形成具备完整功能的网络。FC(Fibre Channel，即光纤通道)是1988年由美国工业标准协会(ANSI)提出的通道标准，旨在满足日益增长的航空航天器内部高速数据通道需求，FC串行传输速率可达133兆波特～1.0625千兆波特，是目前机载航电系统通信网络的主要实现方式，实现高速的机载通信需求。
FC光纤通道是一种基于标准的网络结构，具备通道及网络双重优势，使得在同一物理接口上可以运行目前主流的通道标准及网络协议。庞大的数据吞吐量使其可以令机载的不同系统间的大量数据传输成为现实，并且可用相同设备建立任何拓扑，满足不同的连接特性，例如点对点通信网络、仲裁环通信网络、交换式网络等，实现节点设备之间的高速通信等。
在FC光纤通道的通信拓扑结构中，节点设备通常配置一个或多个光纤通道端口(FC端口)。节点设备，可通过PCIE接口与主机连接，与主机通信收发报文，例如将业务报文发送到主机，接收主机对节点设备(其中的FPGA、DDR存储、光信号处理等)的配置信息，并通过FC端口将主机接至FC拓扑网络中。
在现代越来越复杂的机载设备应用环境下，机载的通信拓扑网络越发复杂，网络中传输数据量呈几何式增长，如何提升整体的FC网络中节点设备的整体性能，发挥其在FC网络中的作用，提高处理数据的效率，是当前机载航电FC网络通信系统需要解决的关键问题。
发明内容
鉴于现有技术的缺陷或者不足，本发明的第一方面提出一种基于多分区的FC设备DMA通信方法，包括：
在目标缓存分区内按照发送方向和接收方向分别建立接收方向缓存区以及发送方向缓存区，该接收方向缓存区以及发送方向缓存区与对端设备之间经由FPGA实现数据传输通信；
在发送方向，发送方向的缓存区中配置多个不同优先级的缓存队列，每个分区依据不同的优先级将待发送的数据放到缓存队列中，然后将缓存队列中待发送数据的DMABUFFER地址发送给FPGA，所述FPGA中的DMA_TOP模块利用其DMA读控制子模块进行DMA读操作，使缓存队列中对应的数据进入FPGA的内部，按照优先级依次经由TX_TOP模块处理后，通过FPGA的FC_MAC模块发送到对端设备，完成发送方向的数据传输；
在接收方向，对端设备发送数据经由FC_MAC模块进入到FPGA，通过FC_MAC模块完成帧的构建，然后在RX_TOP模块进行帧的解析后，获得数据流入DMA_TOP模块的DMA写控制模块中，在DMA写控制模块对收到消息按优先级处理后进行DMA写操作，将数据送到接收方向缓存区的对应的优先级队列中，向接收方向缓存区送完数据后将数据块信息链入目的分区中，通过中断通知或者由分区自主处理，最终完成接收方向的数据传输。
在一些实施例中，在数据发送方向，发送方向缓存区的缓存队列对不同分区中相同优先级的数据进行管理，按照发送顺序组成三个不同优先级的队列存储在发送缓存中，然后将待发送的块号链入指针队列中，并将DMA BUFFER地址发送给FPGA，更新写指针。
在一些实施例中，所述FPGA中的DMA_TOP模块的DMA读操作模块识别到某一个分区的写指针产生偏移，即队列中有待发送的数据块号，则一次将指针队列的多个块号对应的优先级的队列的数据传输到FPGA的内部；
DMA读操作完成后，更新读指针到指针队列中，通过读写指针的维护来判定某分区的待发送数据的多少，在FPGA内部通过优先级顺序依次进行数据处理和存储，并且只有在高优先级消息队列中没有待发送数据时，才会处理次低优先级的待发送数据。
在一些实施例中，在接收方向缓存区中配置三个分区以及不同优先级的消息队列；
在FPGA内部按照优先级、MSG_ID进行队列管理，当某优先级的数据需要发起DMA操作时，利用该数据的MSD_ID与分区号之间的映射关系获取目的分区号，然后将数据以DMA的形式发送到接收方向缓存区的对应优先级的消息队列中；
其中，每个消息队列中包含多个数据缓存块，当块的数据送入消息队列缓存完成后，FPGA将消息队列中的数据块号依据目的分区号链入到不同的目的分区中，每个分区依据块号顺序读取消息队列中的数据信息，或者收到FPGA发起的中断后立即处理对应的数据块，完成接收方向的数据接收。
在一些实施例中，当某分区因未知原因停止处理数据，而FPGA链入到该分区的块号个数大于预设的阈值N时，FPGA被设置成立即发起中断请求至该停止处理数据的分区，并配置将后续的块号不再链入该分区，直至通过软件将该分区恢复至正常状态。
结合以上示例的实施方式，本发明提出的基于多分区的FC设备DMA通信方法，提出在FPGA内部使用优先级队列管理数据的方式，数据在进行DMA操作的时候使用共享缓存的缓存管理方式，通过多分区能够实现零拷贝方式的数据处理方式，适应不同的传输场景，通过多分区共享队列的方式实现多分区对数据的零拷贝功能，能够提高系统处理数据的效率。
应当理解，前述构思以及在下面更加详细地描述的额外构思的所有组合只要在这样的构思不相互矛盾的情况下都可以被视为本公开的发明主题的一部分。另外，所要求保护的主题的所有组合都被视为本公开的发明主题的一部分。
结合附图从下面的描述中可以更加全面地理解本发明教导的前述和其他方面、实施例和特征。本发明的其他附加方面例如示例性实施方式的特征和/或有益效果将在下面的描述中显见，或通过根据本发明教导的具体实施方式的实践中得知。
附图说明
附图不意在按比例绘制。在附图中，在各个图中示出的每个相同或近似相同的组成部分可以用相同的标号表示。为了清晰起见，在每个图中，并非每个组成部分均被标记。现在，将通过例子并参考附图来描述本发明的各个方面的实施例。
图1是本发明实施例的基于多分区的FC设备DMA通信系统的原理框图。
图2是本发明实施例的发送方向数据缓存原理框图。
图3是本发明实施例的发送方向数据处理流程图。
图4是本发明实施例的接收方向数据缓存原理框图。
图5是本发明实施例的接收方向数据处理流程图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
在本公开中参照附图来描述本发明的各方面，附图中示出了许多说明的实施例。本公开的实施例不必定意在包括本发明的所有方面。应当理解，上面介绍的多种构思和实施例，以及下面更加详细地描述的那些构思和实施方式可以以很多方式中任意一种来实施，这是因为本发明所公开的构思和实施例并不限于任何实施方式。另外，本发明公开的一些方面可以单独使用，或者与本发明公开的其他方面的任何适当组合来使用。
结合图1、3、5所示，根据本发明实施例的基于多分区的FC设备DMA通信系统，旨在实现目标缓存分区与对端设备之间的数据传输与通信，通过在发送方向和接收方向分别建立缓存区，经由FPGA实现与对端设备之间的数据发送与接收存储，其中在FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)内部使用优先级队列管理数据的方式，数据在进行DMA操作的时候使用共享缓存的缓存管理方式，通过多分区能够实现零拷贝方式的数据处理方式，适应不同的传输场景，通过多分区共享队列的方式实现多分区对数据的零拷贝功能，能够提高系统处理数据的效率。
如图1，目的缓存分区到对端的数据流方向为发送方向，反之为接收方向，我们将通过数据流的发送与接收，阐述各模块之间的关系、链接和状态变化。
本发明的实施例中，DMA是Direct Memory Access技术的简称，也称为直接存储器访问技术，旨在实现将数据从一个地址空间复制到另外一个地址空间。传输动作本身是由DMA控制器来实行和完成的，即本发明实施例中的DMA_TOP模块，实现目标缓存分区与FPGA内部之间的DMA读写操作，将外部的分区(分区1，分区2，分区3,…)与FPGA芯片内部的缓存之间实现数据传输与移动。
结合图1、3、5所示的示例，FPGA内配置有DMA_TOP模块、TX_TOP模块、RX_TOP模块以及FC_MAC模块。
所述DMA_TOP模块包括DMA读控制模块以及DMA写控制模块，分别用于与接收方向缓存区以及发送方向缓存区进行DMA读写操作，实现DMA直接内存访问处理。
所述TX_TOP模块作为FPGA的发送控制模块，用于将DMA_TOP模块发送过来的数据打包成符合FC协议的帧并通过FC_MAC模块发送给对端设备，并且FC_MAC模块还被设置成用于接收到对端设备发送的数据，在FC_MAC模块完成帧的构建，然后送入RX_TOP模块进行帧的解析，并将获得的数据流入DMA写控制模块中进行DMA写操作。
结合本发明的图1、3、5所示的示例中，在目标缓存分区内按照发送方向和接收方向分别建立接收方向缓存区以及发送方向缓存区，该接收方向缓存区以及发送方向缓存区与对端设备之间经由FPGA实现数据传输通信。
在发送方向，发送方向的缓存区中配置多个不同优先级的缓存队列，每个分区依据不同的优先级将待发送的数据放到缓存队列中，然后将缓存队列中待发送数据的DMABUFFER地址发送给FPGA，所述FPGA中的DMA_TOP模块利用其DMA读控制子模块进行DMA读操作，使缓存队列中对应的数据进入FPGA的内部，按照优先级依次经由TX_TOP模块处理后，通过FPGA的FC_MAC模块发送到对端设备，完成发送方向的数据传输。
在接收方向，对端设备发送数据经由FC_MAC模块进入到FPGA，通过FC_MAC模块完成帧的构建，然后在RX_TOP模块进行帧的解析后，获得数据流入DMA_TOP模块的DMA写控制模块中，在DMA写控制模块对收到消息按优先级处理后进行DMA写操作，将数据送到接收方向缓存区的对应的优先级队列中，向接收方向缓存区送完数据后将数据块信息链入目的分区中，通过中断通知或者由分区自主处理，最终完成接收方向的数据传输。
在本发明的实施例中，如图1、3、5所示，以三级优先级为例进行说明，即PRI0、PRI1、PRI2。
对应地，缓存队列配置有至少三级优先级，分别为紧急消息队列、事件消息队列以及流消息队列。
结合图2、3所示，在发送方向，发送方向缓存区的缓存队列对不同分区中相同优先级的数据进行管理，按照发送顺序组成三个不同优先级的队列存储在发送缓存中，然后将待发送的块号链入指针队列中，并将DMA BUFFER地址发送给FPGA，更新写指针。
结合图2、3，FPGA中的DMA_TOP模块的DMA读操作模块识别到某一个分区的写指针产生偏移，即队列中有待发送的数据块号，则一次将指针队列的多个块号对应的优先级的队列的数据传输到FPGA的内部。
在DMA读操作完成后，更新读指针到指针队列中，通过读写指针的维护来判定某分区的待发送数据的多少，在FPGA内部通过优先级顺序依次进行数据处理和存储，并且只有在高优先级消息队列中没有待发送数据时，才会处理次低优先级的待发送数据。
结合图1、4、5所示的示例，在接收方向缓存区中对应地配置三个分区以及不同优先级的消息队列。
结合图4、5，在FPGA内部按照优先级、MSG_ID进行队列管理，当某优先级的数据需要发起DMA操作时，利用该数据的MSD_ID与分区号之间的映射关系获取目的分区号，然后将数据以DMA的形式发送到接收方向缓存区的对应优先级的消息队列中。
其中，每个消息队列中包含多个数据缓存块，当块的数据送入消息队列缓存完成后，FPGA将消息队列中的数据块号依据目的分区号链入到不同的目的分区中，每个分区依据块号顺序读取消息队列中的数据信息，或者收到FPGA发起的中断后立即处理对应的数据块，完成接收方向的数据接收。
当意外发生时，例如某分区因未知原因停止处理数据，而FPGA链入到该分区的块号个数大于预设的阈值N时，FPGA被设置成立即发起中断请求至该停止处理数据的分区，并配置将后续的块号不再链入该分区，直至通过软件将该分区恢复至正常状态。
下面我们结合具体的示例来更加具体地描述本发明的方法的实现。
(1)发送方向DMA数据处理流程
结合图2、3所示，图例中按4个分区进行举例，每个分区中包含三个优先级PRI0、PRI1、PRI2。
驱动将不同分区中相同优先级的数据进行管理，按照发送顺序组成三个不同优先级的缓存队列存储在发送方向缓存区中，然后将待发送的块号链入指针队列中，然后更新写指针，FPGA使用DMA读操作的方式识别到某一个分区的写指针产生偏移，即队列中有待发送的数据块号，可一次将指针队列的多个块号对应的优先级队列数据传输到FPGA的内部，DMA读操作完成后，更新读指针到指针队列中。由此，通过读写指针的维护来判定某分区的待发送数据的多少，FPGA内部通过优先级顺序依次进行数据处理和存储，只有在高优先级没有待发送数据时，才会处理次低优先级的待发送数据。
(2)接收方向DMA数据处理流程
结合图3、4所示，接收方向缓存区中配置包含了三个分区。
在FPGA内部按照优先级、MSG_ID进行队列管理，当某优先级的数据需要发起DMA的时候，利用该数据的MSD_ID与分区号之间的映射关系获取目的分区号，然后将数据以DMA的形式送到接收方向缓存区的队列内存中，每个队列内存包含多个数据缓存块，当块数据送入队列缓存完成后，FPGA将队列中的数据块号依据目的分区号链入到不同的目的分区中，每个分区依据块号顺序去读取队列中的数据信息或者收到FPGA发起的中断立即处理对应的数据块，完成接收方向的数据接收；特殊情况，当某分区因未知原因停止处理数据，FPGA链入到该分区的块号个数大于N时(这里的N值可以是通过软件预先配置的阈值)，FPGA将立即发起中断请求给到该分区，后续的块号则不再链入该分区，直至软件将该分区恢复至正常状态。
由此，通过多分区共享队列的方式实现多分区对数据的零拷贝功能。
例如，结合图2、4所示，发送方向上，当分区1的优先级0要发送三个IU的数据时，分区1会把三个IU分别放到流消息队列的三个缓存块中，缓存块号为1、2、3，然后将缓存块号依次存入指针队列中，存入后更新写指针的位置，通过寄存器来通知FPGA指针的变化，FPGA会去依据缓存号进行DMA读操作，获取三个块的数据，当获取完成后，更新指针队列中读指针的位置。数据进入FPGA内部后，依据图3所示的发送方向的数据处理流程进行数据处理，最后通FC_MAC模块发送到对端设备。
在接收方向上，当从对端设备接收到一个优先级为3的IU需要发往分区1、分区2、分区3时，FPGA首先会把此IU通过DMA的方式送到紧急消息缓存队列中，队列中存储块号为1，接着把块号分别链入3个分区中，等待三个分区各自去缓存队列中获取，完成接收方向的DMA处理。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种基于多分区的FC设备DMA通信方法，其特征在于，包括：
在目标缓存分区内按照发送方向和接收方向分别建立接收方向缓存区以及发送方向缓存区，该接收方向缓存区以及发送方向缓存区与对端设备之间经由FPGA实现数据传输通信；
在发送方向，发送方向的缓存区中配置多个不同优先级的缓存队列，每个分区依据不同的优先级将待发送的数据放到缓存队列中，然后将缓存队列中待发送数据的DMA BUFFER地址发送给FPGA，所述FPGA中的DMA_TOP模块利用其DMA读控制子模块进行DMA读操作，使缓存队列中对应的数据进入FPGA的内部，按照优先级依次经由TX_TOP模块处理后，通过FPGA的FC_MAC模块发送到对端设备，完成发送方向的数据传输；
在接收方向，对端设备发送数据经由FC_MAC模块进入到FPGA，通过FC_MAC模块完成帧的构建，然后在RX_TOP模块进行帧的解析后，获得数据流入DMA_TOP模块的DMA写控制模块中，在DMA写控制模块对收到消息按优先级处理后进行DMA写操作，将数据送到接收方向缓存区的对应的优先级队列中，向接收方向缓存区送完数据后将数据块信息链入目的分区中，通过中断通知或者由分区自主处理，最终完成接收方向的数据传输。
2.根据权利要求1所述的基于多分区的FC设备DMA通信方法，其特征在于，所述FPGA内配置有DMA_TOP模块、TX_TOP模块、RX_TOP模块以及FC_MAC模块；
所述DMA_TOP模块包括DMA读控制模块以及DMA写控制模块，分别用于与接收方向缓存区以及发送方向缓存区进行DMA读写操作，实现DMA直接内存访问处理；
所述TX_TOP模块作为FPGA的发送控制模块，用于将DMA_TOP模块发送过来的数据打包成符合FC协议的帧并通过FC_MAC模块发送给对端设备，并且FC_MAC模块还被设置成用于接收到对端设备发送的数据，在FC_MAC模块完成帧的构建，然后送入RX_TOP模块进行帧的解析，并将获得的数据流入DMA写控制模块中进行DMA写操作。
3.根据权利要求1所述的基于多分区的FC设备DMA通信方法，其特征在于，所述缓存队列配置有至少三级优先级，分别为紧急消息队列、事件消息队列以及流消息队列。
4.根据权利要求1所述的基于多分区的FC设备DMA通信方法，其特征在于，在发送方向，发送方向缓存区的缓存队列对不同分区中相同优先级的数据进行管理，按照发送顺序组成三个不同优先级的队列存储在发送缓存中，然后将待发送的块号链入指针队列中，并将DMABUFFER地址发送给FPGA，更新写指针。
5.根据权利要求4所述的基于多分区的FC设备DMA通信方法，其特征在于，所述FPGA中的DMA_TOP模块的DMA读操作模块识别到某一个分区的写指针产生偏移，即队列中有待发送的数据块号，则一次将指针队列的多个块号对应的优先级的队列的数据传输到FPGA的内部；
DMA读操作完成后，更新读指针到指针队列中，通过读写指针的维护来判定某分区的待发送数据的多少，在FPGA内部通过优先级顺序依次进行数据处理和存储，并且只有在高优先级消息队列中没有待发送数据时，才会处理次低优先级的待发送数据。
6.根据权利要求1-5中任意一项所述的基于多分区的FC设备DMA通信方法，其特征在于，在接收方向缓存区中配置三个分区以及不同优先级的消息队列；
在FPGA内部按照优先级、MSG_ID进行队列管理，当某优先级的数据需要发起DMA操作时，利用该数据的MSD_ID与分区号之间的映射关系获取目的分区号，然后将数据以DMA的形式发送到接收方向缓存区的对应优先级的消息队列中；
其中，每个消息队列中包含多个数据缓存块，当块的数据送入消息队列缓存完成后，FPGA将消息队列中的数据块号依据目的分区号链入到不同的目的分区中，每个分区依据块号顺序读取消息队列中的数据信息，或者收到FPGA发起的中断后立即处理对应的数据块，完成接收方向的数据接收。
7.根据权利要求6所述的基于多分区的FC设备DMA通信方法，其特征在于，当某分区因未知原因停止处理数据，而FPGA链入到该分区的块号个数大于预设的阈值N时，FPGA被设置成立即发起中断请求至该停止处理数据的分区，并配置将后续的块号不再链入该分区，直至通过软件将该分区恢复至正常状态。
CN202310780267.6A 2023-06-28 2023-06-28 基于多分区的fc设备dma通信方法 Pending CN116821042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310780267.6A CN116821042A (zh) 2023-06-28 2023-06-28 基于多分区的fc设备dma通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310780267.6A CN116821042A (zh) 2023-06-28 2023-06-28 基于多分区的fc设备dma通信方法

Publications (1)

Publication Number Publication Date
CN116821042A true CN116821042A (zh) 2023-09-29

Family

ID=88116350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310780267.6A Pending CN116821042A (zh) 2023-06-28 2023-06-28 基于多分区的fc设备dma通信方法

Country Status (1)

Country Link
CN (1) CN116821042A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117411842A (zh) * 2023-12-13 2024-01-16 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117411842A (zh) * 2023-12-13 2024-01-16 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质
CN117411842B (zh) * 2023-12-13 2024-02-27 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质

Similar Documents

Publication Publication Date Title
US5548590A (en) High performance frame time monitoring system and method for a fiber optic switch for a fiber optic network
US5528584A (en) High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US5592472A (en) High performance path allocation system and method for a fiber optic switch for a fiber optic network
US8850085B2 (en) Bandwidth aware request throttling
US5430442A (en) Cross point switch with distributed control
US8677023B2 (en) High availability and I/O aggregation for server environments
US7924708B2 (en) Method and apparatus for flow control initialization
US20020174165A1 (en) Cluster system, computer and program
US20230353419A1 (en) Cross network bridging
CN116821042A (zh) 基于多分区的fc设备dma通信方法
WO2021017667A1 (zh) 业务数据的传输方法和装置
US11714776B2 (en) Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe)
CN115168081B (zh) 转换电路和报文转换方法
US5317565A (en) Method of sequencing bus operations in a simplex switch
CN116471242A (zh) 基于rdma的发送端、接收端、数据传输系统及方法
CN113794713B (zh) Fc-ae-1553协议桥接mil-std-1553和uart的通讯处理方法
US5493651A (en) Method and system for dequeuing connection requests in a simplex switch
EP1794953B1 (en) Method and system for using an in-line credit extender with a host bus adapter
US5737528A (en) Network connecting apparatus with separate data and control signal lines
CN108959144B (zh) 现场可编程门阵列之间的通信
KR102429410B1 (ko) 라우팅 방법 및 장치
EP4116833A1 (en) Communication method and related apparatus
WO2023004801A1 (zh) 一种任务处理方法及装置
CN116755624A (zh) 基于fc设备多分区独立缓存的通信方法与系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination