CN116776395A - 一种加密芯片及加密方法 - Google Patents

Abstract

本发明属于加密芯片技术领域，公开了一种加密芯片及加密方法，加密芯片包括CPU、总线模块、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块。加密方法包括如下步骤：生成传输密钥并发送至其他的主机；对第一存储加密数据进行存储解密处理；根据传输密钥，进行传输加密处理；将传输加密数据发送至目标的主机；进行权限验证和传输解密处理；进行循环冗余校验和存储加密处理；将第二存储加密数据存储至目标的主机的加密芯片。本发明解决了现有技术存在的加密芯片的结构简单、破解难度低、数据安全性低、拓展性和适应性较低，加密方法的实用性差、容易被截获、无法保证数据正确送达的问题。

Description

一种加密芯片及加密方法

技术领域

本发明属于加密芯片技术领域，具体涉及一种加密芯片及加密方法。

背景技术

随着计算机技术和数据通信技术的快速发展，越来越多的重要信息或隐私信息采用数据化传输和存储。为了避免数据的泄露或被非法截取，现有电子产品采用加密芯片进行加密保护。现有的加密芯片的结构简单，仅仅设置有单一接口、CPU以及内存卡，内存卡的读擦写非常简单，导致加密芯片的破解难度低，通过CPU采用预设的加密解密算法对内存卡中的数据进行加密保护，无法根据实际的安全等级需要灵活地调取合适的以及高安全等级的加密算法，数据安全性低，而单一类型的接口也会导致加密芯片的兼容性不佳，导致加密芯片的拓展性和适应性较低，并且基于该加密芯片所实现的加密方法，实用性差，容易被截获，并且在实时的数据传输时，无法保证数据正确送达。

发明内容

为了解决现有技术存在的加密芯片的结构简单、破解难度低、数据安全性低、拓展性和适应性较低，加密方法的实用性差、容易被截获、无法保证数据正确送达的问题，本发明目的在于提供一种加密芯片及加密方法。

本发明所采用的技术方案为：

一种加密芯片，加密芯片一一对应的设置于主机处，且加密芯片包括CPU、总线模块、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块，总线模块分别与CPU、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块连接，接口模块分别与外部的数据输入设备和当前的主机的无线通信模块连接，当前的主机的无线通信模块与其他的主机的无线通信模块通信连接；

CPU，用于生成传输密钥，提取存储模块内的第一存储加密数据，调用加密解密算法模块对第一存储加密数据进行存储解密处理，得到存储解密数据，根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息，根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，调用CRC计算模块对传输解密数据进行循环冗余校验，调用加密解密算法模块对传输解密数据进行存储加密处理，得到第二存储加密数据，以及将第二存储加密数据存储至存储模块；

总线模块，用于提供加密芯片内部的数据传输通道，实现CPU、CRC计算模块、加密解密算法模块、接口模块、定时器模块、存储模块以及安全检查模块之间的数据传输；

接口模块，用于接收数据输入设备输入的待存储数据，以及提供加密芯片与无线通信模块的数据传输接口；

CRC计算模块，用于对存储解密数据或传输解密数据进行循环冗余校验计算，得到对应的CRC计算结果；

加密解密算法模块，用于存储预设的存储加密解密算法，根据加密解密算法模块预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，根据加密解密算法模块预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据；

时钟模块，用于生成时钟数据，时钟数据用于传输密钥的生成；

定时器模块，用于生成定时器数据，定时器数据用于传输密钥的生成；

存储模块，用于存储加密芯片的ID序列号、第一存储加密数据、第二存储加密数据、传输密钥、存储解密数据、传输加密数据以及传输解密数据；

安全检查模块，用于根据数据输入设备的设备序列号进行权限验证；

无线通信模块，用于将当前的主机的加密芯片生成的传输密钥发送至其他的主机，将当前的主机的加密芯片生成的传输加密数据及附加信息发送至目标的主机。

进一步地，存储模块包括FLASH存储模块和SRAM存储模块；

FLASH存储模块，用于存储加密芯片的ID序列号、第一存储加密数据以及第二存储加密数据；

SRAM存储模块，用于存储传输密钥、存储解密数据、传输加密数据以及传输解密数据。

进一步地，安全检查模块为FLASH SC模块，FLASH SC模块对数据输入设备的设备序列号进行权限验证，权限验证通过后，将第一存储加密数据写入FLASH存储模块。

进一步地，接口模块包括通信接口组和总线接口，通信接口组的通信接口包括SPI接口、IIC接口、UART接口、JTAG接口和CAN接口，总线接口为慢速总线接口，SPI接口、IIC接口、UART接口、JTAG接口以及CAN接口通过慢速总线接口与总线模块连接，且SPI接口、IIC接口、UART接口以及JTAG接口中至少一个通信接口与外部的数据输入设备连接，CAN接口与外部的无线通信模块连接。

进一步地，总线模块包括数据总线和总线控制器，数据总线分别与总线控制器、慢速总线接口、CPU、CRC计算模块、加密解密算法模块、时钟模块、定时器模块、存储模块以及安全检查模块连接。

一种加密芯片的加密方法，应用于加密芯片，加密芯片一一对应的设置于主机处，加密方法，包括如下步骤：

基于当前的主机的加密芯片，生成传输密钥，并将传输密钥发送至其他的主机；

提取加密芯片内的第一存储加密数据，根据预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据；

根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息；

将传输加密数据及附加信息发送至目标的主机；

基于目标的主机的加密芯片，根据接收的传输加密数据的附加信息，进行权限验证，若权限验证通过，则根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，否则，向目标的主机发送接收失败提示，结束加密方法；

对传输解密数据进行循环冗余校验，若循环冗余校验通过，则根据预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据，否则，向目标的主机发送数据错误提示，结束加密方法；

将第二存储加密数据存储至目标的主机的加密芯片。

进一步地，传输密钥的生成方法，包括如下步骤：

使用当前的主机的加密芯片的时钟模块，生成时钟数据；

使用当前的主机的加密芯片的定时器模块，生成定时器数据；

组合时钟数据和定时器数据，得到当前的主机的加密芯片的传输密钥。

进一步地，第一存储加密数据存储于加密芯片的FLASH存储模块中，将第一存储加密数据写入加密芯片的方法，包括如下步骤：

使用数据输入设备连接加密芯片的接口模块，并根据数据输入设备的通信协议，选择接口模块中对应的通信接口；

将数据输入设备的设备序列号通过通信接口输入FLASH SC模块，进行权限验证，若权限验证通过，进行下一步骤，否则，向数据输入设备返回数据写入失败提示；

将数据输入设备的待存储数据输入加密芯片的SRAM存储模块，基于SRAM存储模块，根据预设的存储加密解密算法，对待存储数据进行存储加密处理，得到第一存储加密数据；

将第一存储加密数据写入FLASH存储模块。

进一步地，根据预设的存储加密解密算法，对待存储数据进行存储加密处理，得到第一存储加密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储加密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

根据存储密钥，使用匹配的存储加密算法，对待存储数据进行存储加密处理，得到第一存储加密数据；

根据预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储解密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

根据存储密钥，使用匹配的存储解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据。

进一步地，对传输解密数据进行循环冗余校验，包括如下步骤：

基于当前的主机的加密芯片，得到存储解密数据后，使用CRC计算模块对存储解密数据进行循环冗余校验计算，得到存储解密数据的CRC计算结果；

将存储解密数据的CRC计算结果发送至目标的主机；

基于目标的主机的加密芯片，得到传输解密数据后，使用CRC计算模块对传输解密数据进行循环冗余校验计算，得到传输解密数据的CRC计算结果；

将存储解密数据的CRC计算结果与传输解密数据的CRC计算结果进行比对，若两者的CRC计算结果相同，则输出循环冗余校验通过，否则，输出循环冗余校验不通过。

本发明的有益效果为：

1)本发明提供的加密芯片，结构完整，通过总线模块实现了加密芯片内部的数据传输，提高了加密芯片的实用性，设置有安全检查模块进行权限验证，只对有权限的用户提供存储模块的读擦写功能，增强了破解难度，加密解密算法模块提供多种预设的加密解密算法，能够根据实际的安全等级需要灵活地调取合适的以及高安全等级的加密算法，提高了数据安全性，接口模块提供了多种通信接口，保证了加密芯片的兼容性，提高了加密芯片的拓展性和适应性。

2)本发明提供的加密方法，基于本发明提供的实用性好的加密芯片，将存储加密解密过程和传输加密解密过程分开，并且根据加密芯片的ID序列号进行权限验证，提高了数据传输过程的数据安全性，并且进行循环冗余校验，提高了数据传输的一致性，确保数据正确送达。

本发明的其他有益效果将在具体实施方式中进一步进行说明。

附图说明

图1是本发明中加密芯片的结构框图。

图2是本发明中加密方法的流程框图。

具体实施方式

下面结合附图及具体实施例对本发明做进一步阐释。

实施例1：

如图1所示，本实施例提供一种加密芯片，加密芯片一一对应的设置于主机处，且加密芯片包括CPU、总线模块、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块，总线模块分别与中央处理器(CPU，CentralProcessing Unit)、循环冗余校验(CRC，Cyclic Redundancy Check)计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块连接，接口模块分别与外部的数据输入设备和当前的主机的无线通信模块连接，当前的主机的无线通信模块与其他的主机的无线通信模块通信连接；

CPU，用于生成传输密钥，提取存储模块内的第一存储加密数据，调用加密解密算法模块对第一存储加密数据进行存储解密处理，得到存储解密数据，根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息，根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，调用CRC计算模块对传输解密数据进行循环冗余校验，调用加密解密算法模块对传输解密数据进行存储加密处理，得到第二存储加密数据，以及将第二存储加密数据存储至存储模块；

总线模块，用于提供加密芯片内部的数据传输通道，实现CPU、CRC计算模块、加密解密算法模块、接口模块、定时器模块、存储模块以及安全检查模块之间的数据传输；

接口模块，用于接收数据输入设备输入的待存储数据，以及提供加密芯片与无线通信模块的数据传输接口；

CRC计算模块，用于对存储解密数据或传输解密数据进行循环冗余校验计算，得到对应的CRC计算结果；

加密解密算法模块，用于存储预设的存储加密解密算法，根据加密解密算法模块预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，根据加密解密算法模块预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据；

时钟模块，用于生成时钟数据，时钟数据用于传输密钥的生成；

定时器模块，用于生成定时器数据，定时器数据用于传输密钥的生成；

存储模块，用于存储加密芯片的ID序列号、第一存储加密数据、第二存储加密数据、传输密钥、存储解密数据、传输加密数据以及传输解密数据；

安全检查模块，用于根据数据输入设备的设备序列号进行权限验证；

无线通信模块，用于将当前的主机的加密芯片生成的传输密钥发送至其他的主机，将当前的主机的加密芯片生成的传输加密数据及附加信息发送至目标的主机。

数据写入过程中，安全检查模块对数据输入设备进行权限验证，只有进行权限验证通过的数据输入设备才能访问存储模块，写入第一存储加密数据；

数据传输过程中，CPU根据加密芯片的ID序列号，在加密解密算法模块选择存储解密算法对第一存储加密数据进行存储解密处理，再根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，实现了存储解密和传输加密的独立处理，即保证了数据存储的安全性，又保证了数据传输的安全性；在数据传输期间，传输密钥根据时钟模块和定时器模块随机生成，提高了传输加密的随机性，并且，CRC计算模块进行循环冗余校验，保证了目标的主机接收的数据和当前的主机发送的数据是同一组数据。

作为优选，存储模块包括FLASH存储模块和SRAM存储模块；

FLASH存储模块，适用于速度要求高、容量要求大、掉电时要求数据不丢失的场合，用于存储加密芯片的ID序列号、第一存储加密数据以及第二存储加密数据，保证了数据存储的安全性和可靠性；

SRAM存储模块，与CPU直接交换数据的内部存储器，读写速度比Flash存储模块快，但是掉电后数据丢失，用于存储传输密钥、存储解密数据、传输加密数据以及传输解密数据，当掉电后，传输密钥、存储解密数据、传输加密数据以及传输解密数据丢失不会影响加密芯片的完整性和加密方法的连贯性。

作为优选，安全检查模块为FLASH SC模块，FLASH SC模块对数据输入设备的设备序列号进行权限验证，权限验证通过后，将第一存储加密数据写入FLASH存储模块。

作为优选，接口模块包括通信接口组和总线接口，通信接口组的通信接口包括SPI接口、IIC接口、UART接口、JTAG接口和CAN接口，总线接口为慢速总线接口，SPI接口、IIC接口、UART接口、JTAG接口以及CAN接口通过慢速总线接口与总线模块连接，且SPI接口、IIC接口、UART接口以及JTAG接口中至少一个通信接口与外部的数据输入设备连接，CAN接口与外部的无线通信模块连接，不同的通信接口，适用于不同的烧录方式和通信协议，满足多种数据传输方式。

作为优选，总线模块包括数据总线和总线控制器，数据总线分别与总线控制器、慢速总线接口、CPU、CRC计算模块、加密解密算法模块、时钟模块、定时器模块、存储模块以及安全检查模块连接，总线控制器用于控制数据传输的速度和流向。

本发明提供的加密芯片，结构完整，通过总线模块实现了加密芯片内部的数据传输，提高了加密芯片的实用性，设置有安全检查模块进行权限验证，只对有权限的用户提供存储模块的读擦写功能，增强了破解难度，加密解密算法模块提供多种预设的加密解密算法，能够根据实际的安全等级需要灵活地调取合适的以及高安全等级的加密算法，提高了数据安全性，接口模块提供了多种通信接口，保证了加密芯片的兼容性，提高了加密芯片的拓展性和适应性。

实施例2：

如图2所示，本实施例提供一种加密芯片的加密方法，应用于加密芯片，加密芯片一一对应的设置于主机处，加密方法，包括如下步骤：

基于当前的主机的加密芯片，生成传输密钥，包括如下步骤：

使用当前的主机的加密芯片的时钟模块，生成时钟数据；时钟模块不仅用于提供系统时钟信号，还因其随机性，作为传输密钥的组成数据串；

使用当前的主机的加密芯片的定时器模块，生成定时器数据；同样的，定时器数据是按照程序预定的时序点，定时产生的触发信号，作为传输密钥的组成数据串；

组合时钟数据和定时器数据，得到当前的主机的加密芯片的传输密钥；

通过当前的主机的无线通信模块，将传输密钥发送至其他的主机；

提取加密芯片内的第一存储加密数据，第一存储加密数据存储于加密芯片的FLASH存储模块中，将第一存储加密数据写入加密芯片的方法，包括如下步骤：

使用数据输入设备连接加密芯片的接口模块，并根据数据输入设备的通信协议，选择接口模块中对应的通信接口；根据加密芯片的烧录方式的区别，数据输入设备采用不同的通信协议，选择SPI接口、IIC接口、UART接口以及JTAG接口中任意一个通信接口作为数据输入接口；

将数据输入设备的设备序列号通过通信接口输入FLASH SC模块，进行权限验证，若权限验证通过，进行下一步骤，否则，向数据输入设备返回数据写入失败提示；避免了非法用户对存储模块进行读擦写，提高了加密芯片的安全性和可靠性；

将数据输入设备的待存储数据输入加密芯片的SRAM存储模块；

基于SRAM存储模块，根据预设的存储加密解密算法，对待存储数据进行存储加密处理，得到第一存储加密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储加密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

每个加密芯片的ID序列号是唯一的，来自同一加密芯片的数据，选择的存储加密算法是相同的，存储密钥也是唯一的，保证了数据的正确传输；

根据存储密钥，使用匹配的存储加密算法，对待存储数据进行存储加密处理，得到第一存储加密数据；

SRAM存储模块的读写速度快，适用于数据的加密解密处理，但是在掉电后，SRAM存储模块的数据会丢失，因此，需要将第一存储加密数据写入FLASH存储模块；

根据预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储解密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

根据存储密钥，使用匹配的存储解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据；

根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息；

通过当前的主机的无线通信模块，将传输加密数据及附加信息发送至目标的主机；

基于目标的主机的加密芯片，根据接收的传输加密数据的附加信息，进行权限验证，若权限验证通过，则根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，否则，向目标的主机发送接收失败提示，结束加密方法；

对传输解密数据进行循环冗余校验，包括如下步骤：

基于当前的主机的加密芯片，得到存储解密数据后，使用CRC计算模块对存储解密数据进行循环冗余校验计算，得到存储解密数据的CRC计算结果；

将存储解密数据的CRC计算结果发送至目标的主机；

基于目标的主机的加密芯片，得到传输解密数据后，使用CRC计算模块对传输解密数据进行循环冗余校验计算，得到传输解密数据的CRC计算结果；

将存储解密数据的CRC计算结果与传输解密数据的CRC计算结果进行比对，若两者的CRC计算结果相同，则输出循环冗余校验通过，否则，输出循环冗余校验不通过；

若循环冗余校验通过，则根据预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据，否则，向目标的主机发送数据错误提示，结束加密方法；

将第二存储加密数据存储至目标的主机的加密芯片的FLASH存储模块。

本发明提供的加密方法，基于本发明提供的实用性好的加密芯片，将存储加密解密过程和传输加密解密过程分开，并且根据加密芯片的ID序列号进行权限验证，提高了数据传输过程的数据安全性，并且进行循环冗余校验，提高了数据传输的一致性，确保数据正确送达。

本发明不局限于上述可选的实施方式，任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制，本发明的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。

Claims (10)

1.一种加密芯片，其特征在于：所述的加密芯片一一对应的设置于主机处，且加密芯片包括CPU、总线模块、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块，所述的总线模块分别与CPU、CRC计算模块、加密解密算法模块、接口模块、时钟模块、定时器模块、存储模块以及安全检查模块连接，所述的接口模块分别与外部的数据输入设备和当前的主机的无线通信模块连接，当前的主机的所述的无线通信模块与其他的主机的无线通信模块通信连接；

CPU，用于生成传输密钥，提取存储模块内的第一存储加密数据，调用加密解密算法模块对第一存储加密数据进行存储解密处理，得到存储解密数据，根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息，根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，调用CRC计算模块对传输解密数据进行循环冗余校验，调用加密解密算法模块对传输解密数据进行存储加密处理，得到第二存储加密数据，以及将第二存储加密数据存储至存储模块；

总线模块，用于提供加密芯片内部的数据传输通道，实现CPU、CRC计算模块、加密解密算法模块、接口模块、定时器模块、存储模块以及安全检查模块之间的数据传输；

接口模块，用于接收数据输入设备输入的待存储数据，以及提供加密芯片与无线通信模块的数据传输接口；

CRC计算模块，用于对存储解密数据或传输解密数据进行循环冗余校验计算，得到对应的CRC计算结果；

加密解密算法模块，用于存储预设的存储加密解密算法，根据加密解密算法模块预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，根据加密解密算法模块预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据；

时钟模块，用于生成时钟数据，所述的时钟数据用于传输密钥的生成；

定时器模块，用于生成定时器数据，所述的定时器数据用于传输密钥的生成；

存储模块，用于存储加密芯片的ID序列号、第一存储加密数据、第二存储加密数据、传输密钥、存储解密数据、传输加密数据以及传输解密数据；

安全检查模块，用于根据数据输入设备的设备序列号进行权限验证；

无线通信模块，用于将当前的主机的加密芯片生成的传输密钥发送至其他的主机，将当前的主机的加密芯片生成的传输加密数据及附加信息发送至目标的主机。

2.根据权利要求1所述的加密芯片，其特征在于：所述的存储模块包括FLASH存储模块和SRAM存储模块；

FLASH存储模块，用于存储加密芯片的ID序列号、第一存储加密数据以及第二存储加密数据；

SRAM存储模块，用于存储传输密钥、存储解密数据、传输加密数据以及传输解密数据。

3.根据权利要求2所述的加密芯片，其特征在于：所述的安全检查模块为FLASH SC模块，所述的FLASH SC模块对数据输入设备的设备序列号进行权限验证，权限验证通过后，将第一存储加密数据写入FLASH存储模块。

4.根据权利要求1所述的加密芯片，其特征在于：所述的接口模块包括通信接口组和总线接口，所述的通信接口组的通信接口包括SPI接口、IIC接口、UART接口、JTAG接口和CAN接口，所述的总线接口为慢速总线接口，所述的SPI接口、IIC接口、UART接口、JTAG接口以及CAN接口通过慢速总线接口与总线模块连接，且SPI接口、IIC接口、UART接口以及JTAG接口中至少一个通信接口与外部的数据输入设备连接，所述的CAN接口与外部的无线通信模块连接。

5.根据权利要求4所述的加密芯片，其特征在于：所述的总线模块包括数据总线和总线控制器，所述的数据总线分别与总线控制器、慢速总线接口、CPU、CRC计算模块、加密解密算法模块、时钟模块、定时器模块、存储模块以及安全检查模块连接。

6.一种加密芯片的加密方法，应用于如权利要求1-5任一所述的加密芯片，所述的加密芯片一一对应的设置于主机处，其特征在于：所述的加密方法，包括如下步骤：

基于当前的主机的加密芯片，生成传输密钥，并将传输密钥发送至其他的主机；

提取加密芯片内的第一存储加密数据，根据预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据；

根据传输密钥，对存储解密数据进行传输加密处理，得到传输加密数据，并将当前的主机的加密芯片的ID序列号作为传输加密数据的附加信息；

将传输加密数据及附加信息发送至目标的主机；

基于目标的主机的加密芯片，根据接收的传输加密数据的附加信息，进行权限验证，若权限验证通过，则根据接收的传输密钥，对接收的传输加密数据进行传输解密处理，得到传输解密数据，否则，向目标的主机发送接收失败提示，结束加密方法；

对传输解密数据进行循环冗余校验，若循环冗余校验通过，则根据预设的存储加密解密算法，对传输解密数据进行存储加密处理，得到第二存储加密数据，否则，向目标的主机发送数据错误提示，结束加密方法；

将第二存储加密数据存储至目标的主机的加密芯片。

7.根据权利要求6所述的加密方法，其特征在于：所述的传输密钥的生成方法，包括如下步骤：

使用当前的主机的加密芯片的时钟模块，生成时钟数据；

使用当前的主机的加密芯片的定时器模块，生成定时器数据；

组合时钟数据和定时器数据，得到当前的主机的加密芯片的传输密钥。

8.根据权利要求6所述的加密方法，其特征在于：所述的第一存储加密数据存储于加密芯片的FLASH存储模块中，将第一存储加密数据写入加密芯片的方法，包括如下步骤：

使用数据输入设备连接加密芯片的接口模块，并根据数据输入设备的通信协议，选择接口模块中对应的通信接口；

将数据输入设备的设备序列号通过通信接口输入FLASH SC模块，进行权限验证，若权限验证通过，进行下一步骤，否则，向数据输入设备返回数据写入失败提示；

将数据输入设备的待存储数据输入加密芯片的SRAM存储模块，基于SRAM存储模块，根据预设的存储加密解密算法，对待存储数据进行存储加密处理，得到第一存储加密数据；

将第一存储加密数据写入FLASH存储模块。

9.根据权利要求6所述的加密方法，其特征在于：根据预设的存储加密解密算法，对待存储数据进行存储加密处理，得到第一存储加密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储加密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

根据存储密钥，使用匹配的存储加密算法，对待存储数据进行存储加密处理，得到第一存储加密数据；

根据预设的存储加密解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据，包括如下步骤：

根据加密芯片的ID序列号的第一位数值，在当前的主机的加密芯片的加密解密算法模块中，匹配对应的存储解密算法；

将ID序列号除第一位数值的其他位数值串作为存储密钥；

根据存储密钥，使用匹配的存储解密算法，对第一存储加密数据进行存储解密处理，得到存储解密数据。

10.根据权利要求6所述的加密方法，其特征在于：对传输解密数据进行循环冗余校验，包括如下步骤：

基于当前的主机的加密芯片，得到存储解密数据后，使用CRC计算模块对存储解密数据进行循环冗余校验计算，得到存储解密数据的CRC计算结果；

将存储解密数据的CRC计算结果发送至目标的主机；

基于目标的主机的加密芯片，得到传输解密数据后，使用CRC计算模块对传输解密数据进行循环冗余校验计算，得到传输解密数据的CRC计算结果；

将存储解密数据的CRC计算结果与传输解密数据的CRC计算结果进行比对，若两者的CRC计算结果相同，则输出循环冗余校验通过，否则，输出循环冗余校验不通过。