CN116760783B - 一种均衡读数据的系统 - Google Patents

一种均衡读数据的系统 Download PDF

Info

Publication number
CN116760783B
CN116760783B CN202311029658.0A CN202311029658A CN116760783B CN 116760783 B CN116760783 B CN 116760783B CN 202311029658 A CN202311029658 A CN 202311029658A CN 116760783 B CN116760783 B CN 116760783B
Authority
CN
China
Prior art keywords
read request
read
qos
request
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311029658.0A
Other languages
English (en)
Other versions
CN116760783A (zh
Inventor
迟宇
丛高建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202311029658.0A priority Critical patent/CN116760783B/zh
Publication of CN116760783A publication Critical patent/CN116760783A/zh
Application granted granted Critical
Publication of CN116760783B publication Critical patent/CN116760783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6215—Individual queue per QOS, rate or priority
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/628—Queue scheduling characterised by scheduling criteria for service slots or service orders based on packet size, e.g. shortest packet first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及芯片设计技术领域，特别是涉及一种均衡读数据的系统，通过在读请求发起端和片上网络之间增加读速率限速单元来限制读请求发起端向片上网络发送读请求的速度，当读请求发起端发起读请求时，读速率限速单元接收当前周期发起的读请求，并计算当前周期接收的读请求所包含的数据总长度，通过比较读请求所包含的数据总长度与长度阈值的大小并向读请求发起端发送状态标志位，进而达到控制读请求发起端发起读请求的速度的目的，该系统能够通过控制读请求发起速度的方式来控制片上网络中读请求的排队情况，解决了由于排队造成片上网络拥堵进而造成无法均衡读取数据的问题。

Description

一种均衡读数据的系统
技术领域
本发明涉及芯片设计技术领域，特别是涉及一种均衡读数据的系统。
背景技术
读请求发起端从存储单元(memory)中读取数据时，首先需要由读请求发起端发起读请求，读请求经过片上网络(network on chip,NOC)中的仲裁器仲裁之后得到一个读请求并进行路由之后，读取存储单元（memory）中的数据。在此过程中，每个时钟周期（cycle）内存储器接收的 读请求中包括多个长度的数据，存储器在相同的时钟周期（cycle）内响应并返回一个长度的数据给读请求发起端。存储器在同一个时钟周期内可以返回一个长度的数据，一个时钟周期返回的数据长度小于读请求所要读取的数据长度，因此会造成相同时钟周期内读请求的读入量大于存储器能够处理的量，造成读请求占用大量路由资源，并且读请求在路由之后排队，排队会造成NOC的拥堵，使在后读入的更高优先级的读请求无法及时处理，也无法给予包括排队在内的所有高优先级的未读数据的读请求的仲裁机会，造成仲裁不均衡，进而无法均衡读取数据。
发明内容
针对上述技术问题，本发明采用的技术方案为：一种均衡读数据的系统，所述系统包括N个读请求发起端IP={IP1,IP2,…,IPi,…,IPN}、N个读速率限速单元cell={cell1,cell2,…,celli,…,cellN}、片上网络NOC和存储器Mem；其中，IPi为第i个读请求发起端，celli为与IPi通信连接的读速率限速单元，i的取值范围为1到N。
NOC包括仲裁器AR和路由器RT，其中，AR的输入通道分别与cell中的每个读速率限速单元通信连接，AR的输出通道与RT通信连接，RT用于为读请求进行路由后访问存储器Mem。
当IPi在第k个时钟周期cyclek发起rini,k个读请求时，celli接收rini,k个读请求并计算前k个时钟周期中读请求所包含的数据总长度counti,k，当counti,k大于长度阈值ti时，celli向IPi发送状态标志位，控制IPi发送读请求的速度。
本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种均衡读数据的系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明通过在读请求发起端和片上网络之间增加读速率限速单元来限制读请求发起端向片上网络发送读请求的速度，通过控制读请求的速度来控制片上网络中读请求的排队情况，释放出更多可用的路由资源，通过限制速度的方式能够给在后进入片上网络的高优先级的读请求更多的均衡仲裁机会，解决了由于排队造成片上网络拥堵进而造成无法均衡读取数据的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种均衡读数据的系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其示出了本发明提供的一种均衡读数据的系统的结构示意图，所述系统包括N个读请求发起端IP={IP1,IP2,…,IPi,…,IPN}、N个读速率限速单元cell={cell1,cell2,…, celli,…,cellN}、片上网络NOC和存储器Mem；其中，IPi为第i个读请求发起端，celli为与IPi通信连接的读速率限速单元，i的取值范围为1到N。
其中，读请求发起端为芯片中可以向存储器发起读请求的模块。可选的，读请求发起端为IP核。可选的，读请求发起端为编码器、解码器、DMA（Direct Memory Access）控制器。现有技术中其他可访问存储器的模块落入本发明的保护范围之内。
其中，celli中存储有IPi的长度阈值、当前时钟周期cyclek发送读请求所包含的数据长度、前一个时钟周期cyclek-1发送读请求所包含的数据总长度。
其中，片上网络NOC (network on chip)是基于路由器的分组网络，存储器和每个读请求发起端分别为NOC中一个独立的单元节点，每个单元节点通过网络接口(networkinterface)与特定的路由器相连，将读请求发起端和存储器之间的通信转换为路由器之间的通信。
其中，存储器（memory）为计算机中用于存放数据和指令的设备。可选的，存储器为随机存取存储器（Random Access Memory，RAM）或只读存储器(READ Only Memory，ROM)。现有技术中其他用于存放数据和指令的设备都落入本发明的保护范围之内。
进一步，NOC包括仲裁器AR和路由器RT，其中，AR的输入通道分别与cell中的每个读速率限速单元通信连接，AR的输出通道与RT通信连接，RT用于为读请求进行路由后访问存储器Mem。
其中，仲裁器AR用于对所有输入通道传输的读请求进行仲裁，并将仲裁输出的读请求发送给路由器进行路由。
其中，路由器RT用于提供路由路径建立读请求发起端和存储器之间的通信。
进一步，当IPi在第k个时钟周期cyclek发起rini,k个读请求时，celli接收rini,k个读请求并计算前k个时钟周期中读请求所包含的数据总长度counti,k，当counti,k大于长度阈值ti时，celli向IPi发送状态标志位，控制IPi发送读请求的速度。
其中，在同一个时钟周期内，IP中的U个读请求发起端发起读请求，读请求经过读速率限速单元之后通过NOC访问存储器Mem，其中U的取值范围为1到N。每个读请求发起端发起的读请求的数量可以不同。
可选的，第一个时钟周期cycle1为系统上电后的第一个时钟周期。或者，cycle1为用户通过控制使能信号来控制第一时钟周期的起点。现有技术中其他能够确定计算读请求数据长度的第一个时钟周期的方法都落入本发明的保护范围之内。
作为一个优选实施例，当counti,k大于长度阈值ti时，所述状态标志位为第一状态取值，用于控制IPi停止读请求；当counti,k小于等于长度阈值ti时，所述状态标志位为第二状态取值，用于控制IPi继续发送读请求。
作为一个优选实施例，所述counti,k满足：
counti,k=counti,k-1+Xi,k-1；
其中，counti,k-1为前k-1个时钟周期中读请求所包含的数据总长度，Xi,k为celli接收的rini,k个读请求所包含的数据长度。
作为一个优选实施例，读速率限速单元包括寄存器、计数器、比较器和状态标志位逻辑电路，其中寄存器用于用于存储每个读请求发起端的长度阈值、当前时钟周期发起的读请求所包含的数据总长度和上一个时钟周期中读请求所包含的数据总长度；计数器根据上一个时钟周期中读请求所包含的数据总长度和当前时钟周期发起的读请求所包含的数据总长度计算当前时钟周期中读请求所包含的数据总长度；比较器用于比较当前时钟周期中读请求所包含的数据总长度与相应长度阈值的大小得到比较结果；状态标志位逻辑电路用于根据比较结果生成相应的状态标志位。因此，能够实现计算当前时钟周期中读请求所包含的数据总长度且当当前时钟周期中读请求所包含的数据总长度大于长度阈值时向IPi发送状态标志位的功能模块都落入本发明的保护范围之内。
可选的，当counti,k大于长度阈值ti时，状态标志位的第一状态取值为0；当counti,k小于等于长度阈值Ti时，状态标志位的第二状态取值为1。
可选的，长度阈值Ti为预设值。
作为一个优选实施例，长度阈值ti为动态阈值，长度阈值ti的动态调节步骤包括：根据IP中每个读请求发起端的请求优先级动态调整每个读请求发起端的长度阈值，得到IPi的ti，其中每个读请求发起端的长度阈值与其请求优先级正相关。读请求发起端的请求优先级越高，长度阈值越大。
作为一个优选实施例，长度阈值ti为动态阈值，长度阈值ti的动态调节步骤包括：
S100，获取IP中每个读请求发起端的请求优先级的Qos值得到Qos={Qos1,Qos2,…,Qosi,…,QosN}，Qosi为IPi请求优先级的Qos值。其中，读请求发起端的请求优先级越高，Qos值越大。Qos值能够通过为每个读请求发起端配置寄存器收集得到。
S200，根据Qos中的Qos值覆盖的值数量L，将长度阈值区间[Tmin,Tmax]划分为L个子阈值区间。例如，每个仲裁器的输入通道对应5个读请求发起端，5个读请求发起端的Qos值分别为：q1、q3、q2、q5、q1，覆盖的值数量为4，则将长度阈值区间[Tmin,Tmax]划分为4个子阈值区间。
S300，获取每个读请求发起端的Qos值映射的子阈值区间，子阈值区间的最大值为相应读请求发起端的长度阈值；其中ti为IPi的映射的子阈值区间最大值。
作为一个优选实施例，Qos值映射的子阈值区间的获取步骤包括：将Qos值和长度阈值区间分别排序编号，序号相同的Qos值和长度阈值区间建立映射关系。作为一个示例，将Qos值排序之后得到q1、q2、q3和q5，将子阈值区间分别进行排序编号之后得到子阈值区间R1、子阈值区间R2、子阈值区间R3和子阈值区间R4，则得到相应的映射关系分别为{q1,R1}、{q2,R2}、{q3,R3}和{q5,R4}，其中q1对应的读请求发起端的长度阈值均为R1的最大值，q5对应的读请求发起端的长度阈值为R4的最大值，依次类推能够得到每个读请求发起端的长度阈值。
作为一个优选实施例，ti的调整时机为：每隔预设的时间间隔△t动态调节一次各个读请求发起端的长度阈值，能够根据各个读请求发起端实时的请求优先级及时更新长度阈值。
作为一个优选实施例，ti的调整时机为：当Qos中至少一个Qos值发生变化时，动态调节一次各个读请求发起端的长度阈值，能够根据Qos值的实际变化动态调整长度阈值。
作为一个优选实施例，ti的调整时机为：获取Qos中Qos值发生变化的频率，当频率大于预设时间阈值时，每隔预设的时间间隔△t动态调节一次各个读请求发起端的长度阈值；否则，当Qos中至少一个Qos值发生变化时，动态调节一次各个读请求发起端的长度阈值。通过该方法能够动态实现长度阈值的调整时机，防止由于选择其中一种方式导致频繁占用硬件资源的情况出现，通过该方式不仅能够实现阈值的动态更新，而且能够平衡硬件资源。
作为一个优选实施例，所述S300还包括：L个阈值区间的划分为等比例划分或者按照用户指定的比例划分。
在读请求发起端向存储器发起读请求时，本发明通过在读请求发起端和片上网络之间增加读速率限速单元来限制读请求发起端向片上网络发送读请求的速度，并且控制读请求的所包含的数据总长度，当读请求所包含的数据总长度超过长度阈值时，控制读请求发起端不再发送读请求；当读请求所包含的数据总长度小于等于长度阈值时，则继续向读请求发起端发送读请求，该系统能够通过控制读请求发起速度的方式来控制片上网络中读请求的排队情况，释放出更多可用的路由资源，通过限制速度的方式能够给在后进入片上网络的读请求更多的均衡仲裁机会，解决了由于排队造成片上网络拥堵进而造成无法均衡读取数据的问题。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明公开的范围由所附权利要求来限定。

Claims (6)

1.一种均衡读数据的系统，其特征在于，所述系统包括N个读请求发起端IP={IP1,IP2,…,IPi,…,IPN}、N个读速率限速单元cell={cell1,cell2,…,celli,…,cellN}、片上网络NOC和存储器Mem；其中，IPi为第i个读请求发起端，celli为与IPi通信连接的读速率限速单元，i的取值范围为1到N；
NOC包括仲裁器AR和路由器RT，其中，AR的输入通道分别与cell中的每个读速率限速单元通信连接，AR的输出通道与RT通信连接，RT用于为读请求进行路由后访问存储器Mem；
当IPi在第k个时钟周期cyclek发起rini,k个读请求时，celli接收rini,k个读请求并计算前k个时钟周期中读请求所包含的数据总长度counti,k，当counti,k大于长度阈值ti时，celli向IPi发送状态标志位，控制IPi发送读请求的速度；
其中，ti为动态阈值，ti的动态调节步骤包括：
S100，获取IP中每个读请求发起端的请求优先级的Qos值得到Qos={Qos1,Qos2,…,Qosi,…,QosN}，Qosi为IPi请求优先级的Qos值；
S200，根据Qos中的Qos值覆盖的值数量L，将长度阈值区间[Tmin,Tmax]划分为L个子阈值区间；
S300，获取每个读请求发起端的Qos值映射的子阈值区间，子阈值区间的最大值为相应读请求发起端的长度阈值；其中ti为IPi的映射的子阈值区间最大值；
其中，ti的调整时机为：获取Qos中Qos值发生变化的频率，当频率大于预设时间阈值时，每隔预设的时间间隔△t动态调节一次各个读请求发起端的长度阈值；否则，当Qos中至少一个Qos值发生变化时，动态调节一次各个读请求发起端的长度阈值。
2.根据权利要求1所述的系统，其特征在于，当counti,k大于长度阈值ti时，所述状态标志位为第一状态取值，用于控制IPi停止读请求；当counti,k小于等于长度阈值ti时，所述状态标志位为第二状态取值，用于控制IPi继续发送读请求。
3.根据权利要求1所述的系统，其特征在于，所述counti,k满足：
counti,k=counti,k-1+Xi,k-1；
其中，counti,k-1为前k-1个时钟周期中读请求所包含的数据总长度，Xi,k为celli接收的rini,k个读请求所包含的数据长度。
4.根据权利要求1所述的系统，其特征在于，ti为动态阈值，ti的动态调节步骤包括：根据IP中每个读请求发起端的请求优先级动态调整每个读请求发起端的长度阈值，得到IPi的ti，其中每个读请求发起端的长度阈值与请求优先级正相关。
5.根据权利要求1所述的系统，其特征在于，所述S300还包括：L个子阈值区间的划分为等比例划分或者按照用户指定的比例划分。
6.根据权利要求1所述的系统，其特征在于，所述读速率限速单元包括寄存器、计数器、比较器和状态标志位逻辑电路，其中：
寄存器用于存储每个读请求发起端的长度阈值、当前时钟周期发起的读请求所包含的数据总长度和上一个时钟周期中读请求所包含的数据总长度；
计数器用于根据上一个时钟周期中读请求所包含的数据总长度和当前时钟周期发起的读请求所包含的数据总长度计算当前时钟周期中读请求所包含的数据总长度；
比较器用于比较当前时钟周期中读请求所包含的数据总长度与相应长度阈值的大小得到比较结果；
状态标志位逻辑电路用于根据比较结果生成相应的状态标志位。
CN202311029658.0A 2023-08-16 2023-08-16 一种均衡读数据的系统 Active CN116760783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311029658.0A CN116760783B (zh) 2023-08-16 2023-08-16 一种均衡读数据的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311029658.0A CN116760783B (zh) 2023-08-16 2023-08-16 一种均衡读数据的系统

Publications (2)

Publication Number Publication Date
CN116760783A CN116760783A (zh) 2023-09-15
CN116760783B true CN116760783B (zh) 2023-10-27

Family

ID=87953547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311029658.0A Active CN116760783B (zh) 2023-08-16 2023-08-16 一种均衡读数据的系统

Country Status (1)

Country Link
CN (1) CN116760783B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106850450A (zh) * 2017-01-20 2017-06-13 合肥工业大学 一种片上网络缓存上界的优化方法
CN108400880A (zh) * 2017-02-07 2018-08-14 华为技术有限公司 片上网络、数据传输方法和第一交换节点
CN116210213A (zh) * 2020-09-22 2023-06-02 超威半导体公司 用于片上网络流量的分级节流
CN116235481A (zh) * 2020-09-25 2023-06-06 超威半导体公司 动态片上网络节流
CN116582492A (zh) * 2023-07-14 2023-08-11 珠海星云智联科技有限公司 优化rdma读取的拥塞控制方法、系统及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380452B1 (ko) * 2012-08-14 2014-04-14 한국과학기술원 버퍼리스 온칩 네트워크의 전력 소모 감소를 위한 목적지 기반 크레딧 흐름 제어 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106850450A (zh) * 2017-01-20 2017-06-13 合肥工业大学 一种片上网络缓存上界的优化方法
CN108400880A (zh) * 2017-02-07 2018-08-14 华为技术有限公司 片上网络、数据传输方法和第一交换节点
CN116210213A (zh) * 2020-09-22 2023-06-02 超威半导体公司 用于片上网络流量的分级节流
CN116235481A (zh) * 2020-09-25 2023-06-06 超威半导体公司 动态片上网络节流
CN116582492A (zh) * 2023-07-14 2023-08-11 珠海星云智联科技有限公司 优化rdma读取的拥塞控制方法、系统及存储介质

Also Published As

Publication number Publication date
CN116760783A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US5359320A (en) Method and apparatus for scheduling access to a CSMA communication medium of a node having arbitration circuit
US9571402B2 (en) Congestion control and QoS in NoC by regulating the injection traffic
US8014288B1 (en) Packet latency based arbitration technique for a packet switch
US5604742A (en) Communications system and method for efficient management of bandwidth in a FDDI station
EP0957612B1 (en) Method for data packet queuing
US5175537A (en) Method and apparatus for scheduling access to a CSMA communication medium
CN107220200B (zh) 基于动态优先级的时间触发以太网数据管理系统及方法
Tian et al. P-PFC: Reducing tail latency with predictive PFC in lossless data center networks
JP4317788B2 (ja) シェーピング装置、フロー制御方法および通信ノード装置
CN104580008A (zh) 基于硬件提高多队列随机丢弃报文精度的方法及装置
EP3326347B1 (en) Method and system for usb 2.0 bandwidth reservation
US10764198B2 (en) Method to limit packet fetching with uncertain packet sizes to control line rate
CN116760783B (zh) 一种均衡读数据的系统
CN111740922B (zh) 数据传输方法、装置、电子设备及介质
CN112714081B (zh) 一种数据处理方法及其装置
CN113285935B (zh) 一种通信系统和一种片上网络路由器
JP3093160B2 (ja) 非同期転送モードのセルを多重化する装置及び方法
JPWO2003103234A1 (ja) パケット転送回路及びパケット転送方法
EP1371180B1 (en) System of apparatuses that communicate via a bus structure
CN116319590A (zh) 一种队列控制的方法及装置
US20040042481A1 (en) Facilitating arbitration via information associated with groups of requesters
US20230114760A1 (en) NETWORK-ON-CHIP (NoC) USING DEADLINE BASED ARBITRATION
RU2684581C2 (ru) Способ стохастической диспетчеризации очередей коммутатора и устройство, его реализующее
US11818050B2 (en) Nonlinear traffic shaper with automatically adjustable cost parameters
JP2002208952A (ja) セル送出制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant