CN116738901A - 一种芯片验证方法及装置 - Google Patents

一种芯片验证方法及装置 Download PDF

Info

Publication number
CN116738901A
CN116738901A CN202310685003.2A CN202310685003A CN116738901A CN 116738901 A CN116738901 A CN 116738901A CN 202310685003 A CN202310685003 A CN 202310685003A CN 116738901 A CN116738901 A CN 116738901A
Authority
CN
China
Prior art keywords
interface
target
chip
model
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310685003.2A
Other languages
English (en)
Inventor
陈悦
王�锋
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New H3C Semiconductor Technology Co Ltd
Original Assignee
New H3C Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New H3C Semiconductor Technology Co Ltd filed Critical New H3C Semiconductor Technology Co Ltd
Priority to CN202310685003.2A priority Critical patent/CN116738901A/zh
Publication of CN116738901A publication Critical patent/CN116738901A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明实施例提供了一种芯片验证方法及装置。涉及芯片验证技术领域，应用于芯片验证设备，芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，上述方法包括：接收模型确定指令，在所存储的PSS模型中选择模型确定指令指示的目标PSS模型；基于目标PSS模型，生成目标场景文件；接收接口确定指令，在所存储的接口中选择接口确定指令指示的目标接口；基于目标接口，生成目标测试用例代码；运行目标场景文件构建芯片验证场景，运行目标测试用例代码生成测试用例；基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。应用本发明实施例提供的方案可以实现芯片验证。

Description

一种芯片验证方法及装置
技术领域
本发明涉及芯片验证技术领域，特别是涉及一种芯片验证方法及装置。
背景技术
随着集成电路复杂性的逐渐提高，如多核多线程中央处理器、多维度片上网络、高速高密度接口、各类外设等IP(Intellectual Property，具有知识产权的芯片设计组件)均集成在芯片上，使得芯片验证场景极其复杂，为了解决芯片验证场景复杂的问题，相关技术中在传统芯片验证平台上引入了PSS(Portable Stimulus Standard，便携式测试和激励标准)，通过定义PSS模型可以定义验证模型，以此来描述激励和测试场景，从而实现芯片验证。
发明内容
本发明实施例的目的在于提供一种芯片验证方法及装置，以实现芯片验证。具体技术方案如下：
在本发明实施的第一方面，首先提供了一种芯片验证方法，应用于芯片验证设备，所述芯片验证设备中记录有PSS模型以及接口，所述PSS模型用于生成描述芯片中部件的场景文件，所述接口用于生成进行芯片验证的测试用例代码，所述方法包括：
接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
基于所述目标PSS模型，生成目标场景文件；
接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口；
基于所述目标接口，生成目标测试用例代码；
运行所述目标场景文件构建芯片验证场景，运行所述目标测试用例代码生成测试用例；
基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
在一种可能的实施例中，所述芯片验证设备中存储的接口包括用于生成芯片中硬件数据传输口测试用例的数据传输接口、用于生成AMBA测试用例的AMBA接口以及用于生成存储器模型测试用例的存储器模型接口；
所述数据传输接口包括用于生成芯片中硬件数据传输口测试用例的VIP接口、生成芯片中硬件数据传输口测试用例的AVIP接口；
所述AMBA接口包括用于生成AXI测试用例的接口、用于生成AHB测试用例的接口、用于生成APB测试用例的接口；
所述存储器模型接口包括用于生成FLASH存储器测试用例的接口、用于生成DDRx测试用例的接口、用于生成SRAM测试用例的接口。
在一种可能的实施例中，所述芯片验证设备包括场景描述层、PSS适配层与TB层，所记录的PSS模型存储于所述场景描述层中，所记录的接口存储于所述PSS适配层中，所述TB层中包含用于进行芯片验证的验证平台。
在一种可能的实施例中，所述芯片验证设备中配置有验证管理平台，所述接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型，包括：
通过所述验证管理平台接收模型确定指令，并在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
所述接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口，包括：
通过所述验证管理平台接收接口确定指令，并在所存储的接口中选择所述接口确定指令指示的目标接口。
在本发明实施的第二方面，还提供了一种芯片验证装置，应用于芯片验证设备，所述芯片验证设备中记录有PSS模型以及接口，所述PSS模型用于生成描述芯片中部件的场景文件，所述接口用于生成进行芯片验证的测试用例代码，所述装置包括：
模型选择模块，用于接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
文件生成模块，用于基于所述目标PSS模型，生成目标场景文件；
接口选择模块，用于接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口；
代码生成模块，用于基于所述目标接口，生成目标测试用例代码；
运行模块，用于运行所述目标场景文件构建芯片验证场景，运行所述目标测试用例代码生成测试用例；
芯片验证模块，用于基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
在一种可能的实施例中，所述芯片验证设备中存储的接口包括用于生成芯片中硬件数据传输口测试用例的数据传输接口、用于生成AMBA测试用例的AMBA接口以及用于生成存储器模型测试用例的存储器模型接口；
所述数据传输接口包括用于生成芯片中硬件数据传输口测试用例的VIP接口、生成芯片中硬件数据传输口测试用例的AVIP接口；
所述AMBA接口包括用于生成AXI测试用例的接口、用于生成AHB测试用例的接口、用于生成APB测试用例的接口；
所述存储器模型接口包括用于生成FLASH存储器测试用例的接口、用于生成DDRx测试用例的接口、用于生成SRAM测试用例的接口。
在一种可能的实施例中，所述芯片验证设备包括场景描述层、PSS适配层与TB层，所记录的PSS模型存储于所述场景描述层中，所记录的接口存储于所述PSS适配层中，所述TB层中包含用于进行芯片验证的验证平台。
在一种可能的实施例中，所述芯片验证设备中配置有验证管理平台，所述模型选择模块，具体用于通过所述验证管理平台接收模型确定指令，并在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
所述接口选择模块，具体用于通过所述验证管理平台接收接口确定指令，并在所存储的接口中选择所述接口确定指令指示的目标接口。
在本发明实施的又一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面任一所述的方法步骤。
本发明实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面任一所述的方法步骤。
本发明实施例有益效果：
本发明实施例提供的芯片验证方法，应用于芯片验证设备，由于芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，因此，芯片验证设备在接收到接收模型确定指令的情况下，可以在所存储的PSS模型中选择模型确定指令指示的目标PSS模型，并基于目标PSS模型，生成目标场景文件，在接收接口确定指令的情况下，在所存储的接口中选择接口确定指令指示的目标接口，并基于目标接口，生成目标测试用例代码。芯片验证设备运行目标场景文件和目标测试用例代码，可以构建芯片验证场景并生成测试用例，从而基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
并且，芯片验证设备中分别记录有PSS模型以及接口，因此，在构建芯片验证场景时，可以直接在所存储的PSS模型和接口中直接选择目标PSS模型和目标接口，而无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，再者，本发明实施例中PSS模型并未与接口绑定，可以根据需求分别自由选择目标PSS模型与目标接口，从而将芯片验证场景定义和测试用例的生成分隔开，实现了芯片验证场景定义与测试用例生成的解耦，便于芯片验证场景的移植。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为本发明实施例提供的第一种芯片验证方法的流程示意图；
图2为本发明实施例提供的一种芯片验证设备存储的接口的结构示意图；
图3为本发明实施例提供的一种芯片验证设备的结构示意图；
图4为本发明实施例提供的一种芯片验证设备中TB层的结构示意图；
图5为本发明实施例提供的一种验证管理平台的结构示意图；
图6为本发明实施例提供的第二种芯片验证方法的流程示意图；
图7为本发明实施例提供的一种芯片验证装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员基于本发明所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种芯片验证方法，应用于芯片验证设备，芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，例如，上述部件可以包括芯片中的数据传输通路、数据生成端、数据接收端等，接口用于生成进行芯片验证的测试用例代码。
如图1所示，图1为本发明实施例提供的第一种芯片验证方法的流程示意图，上述方法包括：
S101，接收模型确定指令，在所存储的PSS模型中选择模型确定指令指示的目标PSS模型。
在S101中，PSS模型是在更高抽象层级上指定一个统一的用来定义激励和测试的芯片验证场景，并且该芯片验证场景的使用可以横跨不同的验证层级和配置，为该芯片验证场景生成不同的测试代码，进而可以在EDA(Electronic Design Automation，电子设计自动化)验证平台、EMU(Emulator，硬件加速平台)及FPGA(Field Programmable GateArray，现场可编程门阵列)测试平台等不同测试平台上运行。
由于芯片验证设备中记录有PSS模型，在接收到模型确定指令的情况下，芯片验证设备在存储的PSS模型中选择模型确定指令指示的目标PSS模型。示例性的，假设一个芯片由5个部件组成，则芯片验证设备根据接收到的模型确定指令，在存储的PSS模型中选择构建该芯片验证场景的5个目标PSS模型，5个目标PSS模型与组成该芯片的5个部件相对应。
PSS模型可以存储在PSS模型库中，也可以采用其他形式存储上述PSS模型。PSS模型中包含组件类型、数据类型、函数和属性，可以提供使用程序和可移植功能。
S102，基于目标PSS模型，生成目标场景文件。
在S102中，每一目标场景文件中记录的代码用于描述芯片验证场景中的一个部件。芯片验证设备在确定好目标PSS模型的情况下，调用上述目标PSS模型即能够生成相应的目标场景文件，所生成的目标场景文件中记录的代码用于描述芯片验证场景中的一个部件，用于后续的芯片验证，其中，目标场景文件中记录的代码可以是基于预设编程语言编写的代码，例如SV(System Verilog，系统仿真验证语言)语言、C语言、C++语言、VHDL(VeryHigh Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言)语言或汇编语言。
S103，接收接口确定指令，在所存储的接口中选择接口确定指令指示的目标接口。
在S103中，接口用于生成特定的任务或功能的测试用例的测试用例代码，其中，测试用例中包含针对待测试的功能和性能需要对芯片进行配置的参数。不同的接口对应的任务或功能也不同。由于芯片验证设备中记录有接口，在接收到接口确定指令的情况下，芯片验证设备在存储的接口中选择接口确定指令指示的目标接口。示例性的，假设一个芯片由5个部件组成，其中一个部件为数据传输通道，使用目标PSS模型定义该数据传输通道，目标接口的功能为生成数据传输功能的测试用例的测试用例代码，则只需调用该目标接口，则可生成在测试数据传输通道进行数据传输的过程中使用的测试用例代码。芯片验证设备中记录的接口类型在下文中详细说明。
接口可以存储在接口库中，也可以采用其他形式存储上述接口。接口库可以为进行VIP(Verification Intellectual Property，具有知识产权的芯片设计组件验证单元)/AVIP(Accelerated Verification Intellectual Property，具有知识产权的芯片设计组件加速验证单元)适配的适配器。VIP/AVIP适配器是一组基于预设编程语言的API(Application Programming Interface，应用程序接口)接口库，能够将高层抽象的PSS模型所生成的目标场景文件转换为具体的底层激励，实现芯片验证。
其中，IP组件为预先设计好的具有知识产权的芯片设计组件，VIP是用于对IP组件进行验证的验证单元，AVIP是用于对IP组件进行验证的加速验证单元。
S104，基于目标接口，生成目标测试用例代码。
在S104中，芯片验证设备在确定好目标接口的情况下，即可调用目标接口生成目标测试用例代码，用于后续的芯片验证，其中，目标测试用例代码可以是基于预设编程语言编写的代码，例如SV语言、C语言、C++语言、VHDL语言或汇编语言。
S105，运行目标场景文件构建芯片验证场景，运行目标测试用例代码生成测试用例。
在S105中，在先生成的目标场景文件与记录目标测试用例代码的文件可以存储于同一文件列表中，芯片验证设备运行上述文件列表中的目标场景文件以及记录目标测试用例代码的文件进行芯片验证。具体的，运行目标场景文件，即可构建芯片验证场景，运行目标测试用例代码，即可生成测试用例。
S106，基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
选用该实施例，由于芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，因此，芯片验证设备在接收到接收模型确定指令的情况下，可以在所存储的PSS模型中选择模型确定指令指示的目标PSS模型，并基于目标PSS模型，生成目标场景文件，在接收接口确定指令的情况下，在所存储的接口中选择接口确定指令指示的目标接口，并基于目标接口，生成目标测试用例代码。芯片验证设备运行目标场景文件和目标测试用例代码，可以构建芯片验证场景并生成测试用例，从而基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
并且，芯片验证设备中分别记录有PSS模型以及接口，因此，在构建芯片验证场景时，可以直接在所存储的PSS模型和接口中直接选择目标PSS模型和目标接口，而无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，再者，本发明实施例中PSS模型并未与接口绑定，可以根据需求分别自由选择目标PSS模型与目标接口，从而将芯片验证场景定义和测试用例的生成分隔开，实现了芯片验证场景定义与测试用例生成的解耦，便于芯片验证场景的移植。
在一种可能的实施例中，如图2所示，图2为本发明实施例提供的一种芯片验证设备存储的接口的结构示意图，芯片验证设备中存储的接口包括数据传输接口、AMBA(Advanced Microcontroller Bus Architecture，高级微控制器总线架构)接口和存储器模型接口，数据传输接口用于生成芯片中硬件数据传输口测试用例，AMBA接口用于生成AMBA测试用例，存储器模型接口用于生成存储器模型测试用例。
其中，数据传输接口包括生成芯片中硬件数据传输口测试用例的VIP接口、生成芯片中硬件数据传输口测试用例的AVIP接口。
AMBA接口包括用于生成AXI(Advanced eXtensible Interface，高级拓展接口)测试用例的AXI VIP接口，AXI VIP接口能够生成在验证AXI的过程中所需的测试用例；用于生成AHB(Advanced High performance Bus，高级高性能总线)测试用例的AHB VIP接口，AHBVIP接口能够生成在验证AHB的过程中所需的测试用例；用于生成APB(AdvancedPeripheral Bus，高级外围总线)测试用例的APB VIP接口，APB VIP接口能够生成在验证APB的过程中所需的测试用例。
存储器模型接口包括用于生成FLASH(闪存)存储器测试用例的FLASH接口，FLASH接口能够生成FLASH存储器测试用例；用于生成DDRx(Double Data Rate SynchronousDynamic Random Access Memory，双通道同步动态随机存取存储器)测试用例的DDRx接口，DDRx接口能够生成DDRx测试用例；用于生成SRAM(Static Random Access Memory，静态随机存取存储器)测试用例的SRAM接口，SRAM接口能够生成SRAM测试用例。
选用上述实施例，由于芯片验证设备中存储了不同类型的接口，因此，在构建芯片验证场景时，无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，并且，编程人员可以灵活替换、删除或添加所存储的接口，提高了芯片验证场景的继承性。
在一种可能的实施例中，如图3所示，图3为本发明实施例提供的一种芯片验证设备的结构示意图，芯片验证设备包括场景描述层、PSS适配层与TB(Test Bench，测试台)层，所记录的PSS模型存储于场景描述层中，所记录的接口存储于PSS适配层中，TB层中包含用于进行芯片验证的验证平台。
具体的，场景描述层基于PSS相关组件，能够充分发挥PSS对验证场景的抽象化能力，定义芯片验证场景。场景描述层通过对芯片验证场景的高层次定义实现对组件的复用，能够与模块级、子系统级、系统级EDA环境，以及EMU硬件加速和FPGA原型验证等多个级别的验证场景保持一致。
场景描述层中包括PSS工具、PSS模型库和PSS核心库。其中，PSS工具包括PSS语法编译器和解算器，负责编译、随机化并使用PSS工具可以调用所存储的PSS模型，生成目标场景文件。PSS模型库中记录有编程人员自研的PSS模型。PSS核心库中记录有第三方的通用PSS模型。此外，本发明实施例定义了常用标准协议的PSS模型，常用标准协议包括PCIe(Peripheral Component Interconnect express，高速串行计算机扩展总线标准)、以太网协议和AMBA总线协议等，支持基本操作、资源管理、目标场景文件生成等功能，生成的目标场景文件与PSS适配层对接。场景描述层用于执行上述S101和S102。
PSS适配层中包括接口库，接口库中存储有接口，存储的接口类型如图2所示。PSS适配层负责将场景描述层定义的芯片验证场景映射到不同的驱动层，实现不同VIP在不同类型或不同层级验证平台上的使用。PSS适配层用于执行上述S103和S104。
TB层是验证平台的具体实现，用于执行上述S105和S106。如图4所示，图4为本发明实施例提供的一种芯片验证设备中TB层的结构示意图，可以看出，TB层可以对应模块级、子系统级或系统级验证的EDA验证平台，也可以对应EMU/FPGA验证平台，实现对目标场景文件中记录的代码和目标测试用例代码的编译、加载、运行和检查。TB层与传统的验证平台没有太大区别，编译或运行时需要加载场景描述层生成的目标场景文件和记录有PSS适配层生成的目标测试用例代码的文件。示例性的，TB层在运行SV代码时，可以将基于SV语言的目标测试用例代码发送至VIP适配器或AVIP适配器，EDA验证平台将VIP发送至DUT(DeviceUnder Test，被测设备)中的Interface(接口)，EMU/FPGA验证平台将AVIP发送至EMU/FPGA中的Bridge(桥)，其中，VIP和Interface之间的双箭头表示VIP和Interface存在数据交互，AVIP和Bridge之间的双箭头表示AVIP和Bridge存在数据交互。TB层在运行汇编代码时，EDA验证平台或EMU/FPGA验证平台基于汇编语言的目标测试用例代码，通过汇编编译器得到编译后的二进制镜像，并通过映像加载器将编译后的二进制镜像发送至DUT或EMU/FPGA中的CPUs(Central Processing Units，中央处理器)。
选用上述实施例，通过PSS适配层将芯片验证场景定义和测试用例生成分隔开，可以实现芯片验证场景开发和测试用例生成开发的解耦，实现了跨平台验证场景和激励的一致性，便于芯片验证场景的移植。
在一种可能的实施例中，芯片验证设备中配置有验证管理平台，如图5所示，图5为本发明实施例提供的一种验证管理平台的结构示意图。其中，验证管理平台包括验证平台生成器、VIP/AVIP适配器、PSS核心库、PSS模型库、工具管理和VIP/AVIP管理，工具管理可以调用EDA工具、EMU工具、PSS工具和其他工具，VIP/AVIP管理可以调用高速接口VIP、AMBAVIP、各类AVIP和其他VIP，TB层运行验证管理平台发送的记录有目标测试用例代码的文件和场景描述层发送的目标场景文件，对芯片进行验证。
在一种可能的实施例中，如图6所示，图6为本发明实施例提供的第二种芯片验证方法的流程示意图。上述S101可以通过S101A来实现：
S101A，通过验证管理平台接收模型确定指令，并在所存储的PSS模型中选择模型确定指令指示的目标PSS模型；
在S101A中，验证管理平台为用户输入指令的平台，在接收到模型确定指令的情况下，在PSS模型库中选择模型确定指令指示的目标PSS模型。
上述S103可以通过S103A来实现：
S103A，通过验证管理平台接收接口确定指令，并在所存储的接口中选择接口确定指令指示的目标接口。
在S103A中，验证管理平台在接收到接口确定指令的情况下，在接口库中选择接口确定指令指示的目标接口。如在VIP/AVIP适配器库中选择目标接口。
选用上述实施例，由于目标PSS模型和目标接口都是通过验证管理平台确定的，因此，芯片验证场景定义和测试用例生成统一由验证管理平台管理，验证管理平台能够灵活调用第三方工具，并且能够自动化构建标准芯片验证平台，提高了芯片验证平台搭建及基于PSS模型定义芯片验证场景的效率。
本发明实施例还提供了一种芯片验证装置，应用于芯片验证设备，芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码。如图7所示，图7为本发明实施例提供的第一种芯片验证装置的结构示意图，上述装置包括：
模型选择模块701，用于接收模型确定指令，在所存储的PSS模型中选择模型确定指令指示的目标PSS模型；
文件生成模块702，用于基于目标PSS模型，生成目标场景文件；
接口选择模块703，用于接收接口确定指令，在所存储的接口中选择接口确定指令指示的目标接口；
代码生成模块704，用于基于目标接口，生成目标测试用例代码；
运行模块705，用于运行目标场景文件构建芯片验证场景，运行目标测试用例代码生成测试用例；
芯片验证模块706，用于基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
选用该实施例，由于芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，因此，芯片验证设备在接收到接收模型确定指令的情况下，可以在所存储的PSS模型中选择模型确定指令指示的目标PSS模型，并基于目标PSS模型，生成目标场景文件，在接收接口确定指令的情况下，在所存储的接口中选择接口确定指令指示的目标接口，并基于目标接口，生成目标测试用例代码。芯片验证设备运行目标场景文件和目标测试用例代码，可以构建芯片验证场景并生成测试用例，从而基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
并且，芯片验证设备中分别记录有PSS模型以及接口，因此，在构建芯片验证场景时，可以直接在所存储的PSS模型和接口中直接选择目标PSS模型和目标接口，而无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，再者，本发明实施例中PSS模型并未与接口绑定，可以根据需求分别自由选择目标PSS模型与目标接口，从而将芯片验证场景定义和测试用例的生成分隔开，实现了芯片验证场景定义与测试用例生成的解耦，便于芯片验证场景的移植。
在一种可能的实施例中，芯片验证设备中存储的接口包括用于生成芯片中硬件数据传输口测试用例的数据传输接口、用于生成AMBA测试用例的AMBA接口以及用于生成存储器模型测试用例的存储器模型接口；
数据传输接口包括用于生成芯片中硬件数据传输口测试用例的VIP接口、生成芯片中硬件数据传输口测试用例的AVIP接口；
AMBA接口包括用于生成AXI测试用例的接口、用于生成AHB测试用例的接口、用于生成APB测试用例的接口；
存储器模型接口包括用于生成FLASH存储器测试用例的接口、用于生成DDRx测试用例的接口、用于生成SRAM测试用例的接口。
选用上述实施例，由于芯片验证设备中存储了不同类型的接口，因此，在构建芯片验证场景时，无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，并且，编程人员可以灵活替换、删除或添加所存储的接口，提高了芯片验证场景的继承性。
在一种可能的实施例中，芯片验证设备包括场景描述层、PSS适配层与TB层，所记录的PSS模型存储于场景描述层中，所记录的接口存储于PSS适配层中，TB层中包含用于进行芯片验证的验证平台。
选用上述实施例，通过PSS适配层将芯片验证场景定义和测试用例生成分隔开，可以实现芯片验证场景开发和测试用例生成开发的解耦，实现了跨平台验证场景和激励的一致性，便于芯片验证场景的移植。
在一种可能的实施例中，芯片验证设备中配置有验证管理平台，模型选择模块701，具体用于通过验证管理平台接收模型确定指令，并在所存储的PSS模型中选择模型确定指令指示的目标PSS模型；
接口选择模块703，具体用于通过验证管理平台接收接口确定指令，并在所存储的接口中选择接口确定指令指示的目标接口。
选用上述实施例，由于目标PSS模型和目标接口都是通过验证管理平台确定的，因此，芯片验证场景定义和测试用例生成统一由验证管理平台管理，验证管理平台能够灵活调用第三方工具，并且能够自动化构建标准芯片验证平台，提高了芯片验证平台搭建及基于PSS模型定义芯片验证场景的效率。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一芯片验证方法的步骤。
选用该实施例，由于芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，因此，芯片验证设备在接收到接收模型确定指令的情况下，可以在所存储的PSS模型中选择模型确定指令指示的目标PSS模型，并基于目标PSS模型，生成目标场景文件，在接收接口确定指令的情况下，在所存储的接口中选择接口确定指令指示的目标接口，并基于目标接口，生成目标测试用例代码。芯片验证设备运行目标场景文件和目标测试用例代码，可以构建芯片验证场景并生成测试用例，从而基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
并且，芯片验证设备中分别记录有PSS模型以及接口，因此，在构建芯片验证场景时，可以直接在所存储的PSS模型和接口中直接选择目标PSS模型和目标接口，而无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，再者，本发明实施例中PSS模型并未与接口绑定，可以根据需求分别自由选择目标PSS模型与目标接口，从而将芯片验证场景定义和测试用例的生成分隔开，实现了芯片验证场景定义与测试用例生成的解耦，便于芯片验证场景的移植。
在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一芯片验证方法。
选用该实施例，由于芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，因此，芯片验证设备在接收到接收模型确定指令的情况下，可以在所存储的PSS模型中选择模型确定指令指示的目标PSS模型，并基于目标PSS模型，生成目标场景文件，在接收接口确定指令的情况下，在所存储的接口中选择接口确定指令指示的目标接口，并基于目标接口，生成目标测试用例代码。芯片验证设备运行目标场景文件和目标测试用例代码，可以构建芯片验证场景并生成测试用例，从而基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
并且，芯片验证设备中分别记录有PSS模型以及接口，因此，在构建芯片验证场景时，可以直接在所存储的PSS模型和接口中直接选择目标PSS模型和目标接口，而无需重新编写代码来构建芯片验证场景，因此，提高了构建芯片验证场景的效率，从而提高了芯片验证的效率，再者，本发明实施例中PSS模型并未与接口绑定，可以根据需求分别自由选择目标PSS模型与目标接口，从而将芯片验证场景定义和测试用例的生成分隔开，实现了芯片验证场景定义与测试用例生成的解耦，便于芯片验证场景的移植。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (9)

1.一种芯片验证方法，其特征在于，应用于芯片验证设备，所述芯片验证设备中记录有便携式测试和激励标准PSS模型以及接口，所述PSS模型用于生成描述芯片中部件的场景文件，所述接口用于生成进行芯片验证的测试用例代码，所述方法包括：
接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
基于所述目标PSS模型，生成目标场景文件；
接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口；
基于所述目标接口，生成目标测试用例代码；
运行所述目标场景文件构建芯片验证场景，运行所述目标测试用例代码生成测试用例；
基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
2.根据权利要求1所述的方法，其特征在于，所述芯片验证设备中存储的接口包括用于生成芯片中硬件数据传输口测试用例的数据传输接口、用于生成高级微控制器总线架构AMBA测试用例的AMBA接口以及用于生成存储器模型测试用例的存储器模型接口；
所述数据传输接口包括用于生成芯片中硬件数据传输口测试用例的具有知识产权的芯片设计组件验证单元VIP接口、生成芯片中硬件数据传输口测试用例的具有知识产权的芯片设计组件加速验证单元AVIP接口；
所述AMBA接口包括用于生成高级拓展接口AXI测试用例的接口、用于生成高级高性能总线AHB测试用例的接口、用于生成高级外围总线APB测试用例的接口；
所述存储器模型接口包括用于生成闪存FLASH存储器测试用例的接口、用于生成双通道同步动态随机存取存储器DDRx测试用例的接口、用于生成静态随机存取存储器SRAM测试用例的接口。
3.根据权利要求1所述的方法，其特征在于，所述芯片验证设备包括场景描述层、PSS适配层与测试台TB层，所记录的PSS模型存储于所述场景描述层中，所记录的接口存储于所述PSS适配层中，所述TB层中包含用于进行芯片验证的验证平台。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述芯片验证设备中配置有验证管理平台，所述接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型，包括：
通过所述验证管理平台接收模型确定指令，并在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
所述接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口，包括：
通过所述验证管理平台接收接口确定指令，并在所存储的接口中选择所述接口确定指令指示的目标接口。
5.一种芯片验证装置，其特征在于，应用于芯片验证设备，所述芯片验证设备中记录有便携式测试和激励标准PSS模型以及接口，所述PSS模型用于生成描述芯片中部件的场景文件，所述接口用于生成进行芯片验证的测试用例代码，所述装置包括：
模型选择模块，用于接收模型确定指令，在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
文件生成模块，用于基于所述目标PSS模型，生成目标场景文件；
接口选择模块，用于接收接口确定指令，在所存储的接口中选择所述接口确定指令指示的目标接口；
代码生成模块，用于基于所述目标接口，生成目标测试用例代码；
运行模块，用于运行所述目标场景文件构建芯片验证场景，运行所述目标测试用例代码生成测试用例；
芯片验证模块，用于基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。
6.根据权利要求5所述的装置，其特征在于，所述芯片验证设备中存储的接口包括用于生成芯片中硬件数据传输口测试用例的数据传输接口、用于生成高级微控制器总线架构AMBA测试用例的AMBA接口以及用于生成存储器模型测试用例的存储器模型接口；
所述数据传输接口包括用于生成芯片中硬件数据传输口测试用例的具有知识产权的芯片设计组件验证单元VIP接口、生成芯片中硬件数据传输口测试用例的具有知识产权的芯片设计组件加速验证单元AVIP接口；
所述AMBA接口包括用于生成高级拓展接口AXI测试用例的接口、用于生成高级高性能总线AHB测试用例的接口、用于生成高级外围总线APB测试用例的接口；
所述存储器模型接口包括用于生成闪存FLASH存储器测试用例的接口、用于生成双通道同步动态随机存取存储器DDRx测试用例的接口、用于生成静态随机存取存储器SRAM测试用例的接口。
7.根据权利要求5所述的装置，其特征在于，所述芯片验证设备包括场景描述层、PSS适配层与测试台TB层，所记录的PSS模型存储于所述场景描述层中，所记录的接口存储于所述PSS适配层中，所述TB层中包含用于进行芯片验证的验证平台。
8.根据权利要求5-7中任一项所述的装置，其特征在于，所述芯片验证设备中配置有验证管理平台，所述模型选择模块，具体用于通过所述验证管理平台接收模型确定指令，并在所存储的PSS模型中选择所述模型确定指令指示的目标PSS模型；
所述接口选择模块，具体用于通过所述验证管理平台接收接口确定指令，并在所存储的接口中选择所述接口确定指令指示的目标接口。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-4任一所述的方法步骤。
CN202310685003.2A 2023-06-09 2023-06-09 一种芯片验证方法及装置 Pending CN116738901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685003.2A CN116738901A (zh) 2023-06-09 2023-06-09 一种芯片验证方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685003.2A CN116738901A (zh) 2023-06-09 2023-06-09 一种芯片验证方法及装置

Publications (1)

Publication Number Publication Date
CN116738901A true CN116738901A (zh) 2023-09-12

Family

ID=87909112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685003.2A Pending CN116738901A (zh) 2023-06-09 2023-06-09 一种芯片验证方法及装置

Country Status (1)

Country Link
CN (1) CN116738901A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056897A (zh) * 2023-10-13 2023-11-14 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056897A (zh) * 2023-10-13 2023-11-14 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质
CN117056897B (zh) * 2023-10-13 2023-12-26 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质

Similar Documents

Publication Publication Date Title
US11042675B2 (en) Systems and methods for automatically realizing models for co-simulation
Kukkala et al. UML 2.0 profile for embedded system design
WO2016197768A1 (zh) 芯片验证方法、装置及系统
US7454492B2 (en) Method and apparatus for configuring and modeling server information in an enterprise tooling environment
WO2003088095A1 (fr) Procede de mise au point de circuits integres, support de stockage de programmes contenant un procede de mise au point de circuits integres, systeme de mise au point simultanee d'asic et de circuit logique programmable, et programme et procede de mise au point
US10387605B2 (en) System and method for managing and composing verification engines
US10354031B2 (en) Information processing by interpenetrating signal transmission channel in design for testability of chip
CN106201481A (zh) 应用程序开发系统中的组件管理方法和装置
CN114327861B (zh) 执行eda任务的方法、装置、系统和存储介质
CN116738901A (zh) 一种芯片验证方法及装置
US9710575B2 (en) Hybrid platform-dependent simulation interface
CN110221867A (zh) 一种xp系统下脉冲i/o功能卡通信驱动系统及方法
CN111176926B (zh) 一种基于双口sram的ip核仿真系统及仿真方法
CN108595656A (zh) 一种数据的处理方法及系统
Peñil et al. Automatic synthesis from UML/MARTE models using channel semantics
CN115879409A (zh) 验证方法、验证装置、介质及电子设备
CN108334313A (zh) 用于大型soc研发的持续集成方法、装置及代码管理系统
CN1988479A (zh) 一种记录系统信息的方法和对象桩
CN116457789A (zh) 针对异构集成电路的基于模型的设计和分割
Chen Design automation, languages, and simulations
Beserra et al. Integrating virtual platforms into a heterogeneous MoC-based modeling framework
CN116627496B (zh) 基于uvm的寄存器模型构建、验证方法、系统与电子设备
CN110442508A (zh) 测试任务处理方法、装置、设备和介质
CN117170822B (zh) 使用分布式网络中间件的系统模型和代码联合仿真系统
Morozkin et al. Integration of SDL Models into a SystemC Project for Network Simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination