CN116738507B - 一种芯片鉴权方法 - Google Patents
一种芯片鉴权方法 Download PDFInfo
- Publication number
- CN116738507B CN116738507B CN202311016673.1A CN202311016673A CN116738507B CN 116738507 B CN116738507 B CN 116738507B CN 202311016673 A CN202311016673 A CN 202311016673A CN 116738507 B CN116738507 B CN 116738507B
- Authority
- CN
- China
- Prior art keywords
- authentication
- chip
- digest
- code stream
- configuration file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000012795 verification Methods 0.000 claims abstract description 12
- 238000013461 design Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
本发明提供一种芯片鉴权方法包括：步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证；其中，所述步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密所述消息摘要得到加密摘要；将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；所述步骤S2包括：加载码流，对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要；用所述鉴权密钥解密所述加密摘要得到鉴权摘要；比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证。只对唯一摘要加密解密即可完成身份验证，有效地加强了芯片的安全性能，提高了产品的可靠性，减少了安全漏洞的隐患。
Description
技术领域
本发明属于集成电路芯片技术领域，具体涉及一种芯片鉴权方法。
背景技术
随着集成电路及微电子技术的发展，集成电路芯片作为信息的载体应用在各种领域。集成电路芯片测试包括功能、性能、可靠性及安全性等测试。在集成电路芯片安全性检测中，芯片的测试接口的安全性是评估芯片是否安全的一个尤为重要的因素。以FPGA（现场可编程门阵列）为例，FPGA芯片是一种大规模可编程器件，用户用硬件描述语言描述所需的功能设计编译成码流文件用于对FPGA的进行编程，为用户提供了系统可编程或可重配置的能力，在应用中的显著优势是可定制性、可扩展性性、加速面世时间等。随着FPGA在数据钟信、通信基础设施、AI加速、医疗设备、边缘计算等多个领域的广泛使用，针对FPGA安全性的研究逐渐成为关注的热点之一。简而言之，FPGA使用越来越广泛，但最关键的是安全，防止被篡改是FPGA有效应用的前提。
鉴权一般指的是对加密后的比特流文件进行身份验证，防止对其进行篡改和删减。如果FPGA没有鉴权功能，不对配置文件进行鉴权，那么攻击者就可以对比特流文件进行任意修改，比如修改系统功能、木马注入等。FPGA配置文件由FPGA设计软件自动生成，它包含了FPGA设计的全部信息，因此配置文件是FPGA安全性能防护中的重中之重。而现有的CRC（循环冗余校验码）校验并不能100%的检查出数据的错误，会出现CRC校验正确但数据中有错误位的情况，这使得FPGA的应用受到限制。
现有的FPGA鉴权，较好的采用RSA非对称密钥鉴权。现有的鉴权方法一般都是先解密码流后鉴权。加密必鉴权，鉴权必加密。并不是真正意义上的鉴权，还是存在安全漏洞，并且这样的鉴权方法存在很多限制，尤其不利于国产芯片的应用。
因此，亟需研究一种芯片鉴权方法，更有效地防止芯片被篡改和删减，提高芯片安全性，同时在实践中突破原有鉴权方法的限制，推动芯片的开发应用，及国产芯片的设计技术发展。
发明内容
本发明是为解决上述现有技术的全部或部分问题，本发明提出了一种芯片鉴权方法，给出了对芯片进行身份验证实现鉴权的方法，是一种适合于对需要在使用过程中对身份需要验证的芯片进行保护的方法，该方法可以有效地防止对芯片的配置文件进行篡改和删减，如果配置文件被修改，势必会导致错误的鉴权结果，芯片会因为身份校验失败而拒绝执行工作，从而避免被攻击的可能。
本发明提供的一种芯片鉴权方法，包括：步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证；其中，所述步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密所述消息摘要得到加密摘要；将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；所述步骤S2包括：加载码流，对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要；用所述鉴权密钥解密所述加密摘要得到鉴权摘要；比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证。先哈希运算得到唯一的消息摘要作为标定摘要，该消息摘要加密后与原始配置文件共同作为鉴权码流，鉴权时计算出接收到的码流的唯一摘要，作为当前摘要，并用预定义的鉴权密钥对加密后的消息摘要解密得到鉴权摘要。只要配置文件发生改变，利用哈希算法算出来的消息摘要就会改变。如果鉴权码流没有被篡改则鉴权摘要应与当前摘要一致，因鉴权摘要就是标定摘要加密再解密得到，与标定摘要一致，当前摘要与标定摘要一致则可以通过验证，即接收到的鉴权码流中的原始配置没有任何改动，配置文件改变1bit都会出现鉴权失败而拒绝访问，由此实现鉴权。先哈希运算生成鉴权码流，通过唯一消息摘要实现鉴权，解密整个码流文件不再是鉴权的前置步骤，配置码流可以不加密，改变了现有必须先解密再鉴权的限制；并且鉴权的同时在配置芯片，无须把鉴权后的码流先缓存再读出配置，节约了配置时间，全面提高了鉴权效率，有效地的提升了芯片的安全性能。
所述鉴权密钥是对称的密钥，所述得到加密摘要的方法包括采用对称算法进行加密。
所述芯片鉴权方法包括：生成鉴权码流之前，对芯片的原始配置文件采用对称算法加密；所述身份验证之后，若验证通过则进行：对加密的所述原始码流进行解密再解压缩。所述唯一消息摘要是对加密的原始码流进行哈希运算得到的摘要；所述鉴权码流中的原始码流部分是加密的原始码流。
用预定义的鉴权密钥加密的方法包括：用户设定所述鉴权密钥并将其写进所述芯片的电子熔丝efuse中进行存储，并且设置不能被再次修改。电子熔丝（efuse）是一种一次性可编程非易失性存储器，efuse保存的信息不会因为系统掉电而丢失，且每个比特（bit）只能编程一次。efuse被广泛应用于芯片制造中，用于保存数据。
所述步骤S1和/或所述步骤S2中，采用Sha-2算法进行哈希运算。利用该算法实现鉴权非常安全，因为要获得相同的哈希值的唯一方法是输入相同的文件或者字符串。即使改变1bit数据，输出的哈希值也会完全改变。
所述组成新的配置文件的方法包括：采用电子设计自动化（EDA）软件将所述加密摘要和所述原始配置文件添加一个明文的同步头生成所述新的配置文件。每次用户或攻击者对芯片进行配置时，芯片可以根据明文头识别出鉴权码流里面的加密摘要。
所述步骤S2中，在计算哈希值之前，判断所述接收到的码流中所述同步头是否被修改，若是，则识别加载的码流并非所述鉴权码流，直接拒绝访问；若否，则进行后续操作。
所述步骤S2中，若所述当前摘要和所述鉴权摘要不一致，则鉴权失败，芯片拒绝访问。
所述步骤S2中若鉴权失败则分析行为并记录、报错；所述分析行为包括判断不一致的原因，确定所述原始码流被修改的数据。
所述芯片包括可编程逻辑电路芯片（例如FPGA芯片）、专用电路芯片、（例如ASIC芯片）。
与现有技术相比，本发明的主要有益效果：
本发明提供的一种鉴权方法，通过先对原始配置文件进行哈希运算得到唯一摘要，实际加载的配置文件有任何改变都出现鉴权失败而拒绝访问，且只对唯一摘要加密解密即可完成身份验证，有效地加强了在使用过程中对身份需要验证的芯片的安全性能，进一步提高了产品的可靠性，减少了安全漏洞的隐患。通过只对原始码流的摘要进行加密，避免了对码流的限制，从而芯片配置时间能够进一步压缩，能够优化产品整体性能。
附图说明
图1为本发明实施例的芯片鉴权方法示意图。
图2为本发明实施例中FPGA芯片鉴权流程示意图。
图3为本发明实施例中示例的同步头。
具体实施方式
下面将对本发明具体实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。
本发明实施例中示例的芯片鉴权方法，如图1所示，步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证。本实施例中芯片以FPGA芯片为例进行说明，以便于理解本发明的具体应用。芯片可以是其他在使用过程中对身份需要验证的芯片，例如其他可编程电路芯片或专用电路芯片，例如ASIC芯片，并不限定。
示例的情况中，步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密消息摘要得到加密摘要；将加密摘要和原始配置文件组成新的配置文件作为鉴权码流；步骤S2包括：加载码流，对接收到的鉴权码流中的原始码流部分计算哈希值得到当前摘要；用鉴权密钥解密加密摘要得到鉴权摘要；比较当前摘要和鉴权摘要，判断是否通过身份验证。示例的鉴权密钥是用户设定的，可以是随意设置值，鉴权密钥可以是1至256bit。本实施例中，鉴权密钥是对称的密钥，得到加密摘要的方法包括采用对称算法进行加密。用预定义的鉴权密钥加密的方法包括：用户设定鉴权密钥并将其写进芯片的电子熔丝中进行存储，用户只要输入128bit的0/1即可，并且设置不能被再次修改。示例的鉴权密钥是存在efuse里面低128bit，比如可以用第129bit设置能不能修改。用户第一次写密钥时，该bit会自动勾上设置成不能再次修改。本实施例中利用对称的鉴权密钥实现鉴权，且只对摘要进行加密，鉴权密钥存放在efuse里。相比较传统的鉴权方法，本实例中采用对称密钥作为鉴权密钥，并且先鉴权，鉴权的同时在配置FPGA，而传统的做法是把码流鉴权后缓存在FPGA内部，再读出配置。示例的做法没有缓存这一步骤，节省了配置时间。本实施例中通过对比解密出期待的鉴权摘要和FPGA实际加载的码流计算出的摘要对比，来身份验证实现鉴权。
示例的情况中，步骤S2中，若当前摘要和鉴权摘要不一致，则鉴权失败，芯片拒绝访问。一些较好的示例中，步骤S2中若鉴权失败则分析行为并记录、报错；分析行为包括判断不一致的原因，确定原始码流被修改的数据。能够记录未许可行为，便于后续安全管控工作的优化。
本实施例中，鉴权码流中包含的原始码流可以是任何形式的配置码流：非加密非压缩、加密非压缩、非加密压缩、加密压缩。有些示例中，生成鉴权码流之前，对芯片的原始配置文件采用对称算法加密；身份验证之后，若验证通过则进行：对加密的原始码流进行解密再解压缩。即FPGA先鉴权，后解密（指原始配置文件用单独加密密钥，非鉴权密钥，鉴权过程中摘要可以是对加密后的原始码流哈希计算得到的，鉴权之后，如果身份验证通过再用加密密钥解密。）如果鉴权失败则不进行解密，直接拒绝执行。
有些示例中，步骤S1和步骤S2中，采用Sha-2算法进行哈希运算。也可以两个步骤之一选用Sha-2算法，并不限定。
有些示例中，组成新的配置文件的方法包括：采用电子设计自动化软件将加密摘要和原始配置文件添加一个明文的同步头生成新的配置文件。一个具体的示例中，步骤S2中，在计算哈希值之前，判断接收到的码流中同步头是否被修改，若是，则识别加载的码流并非鉴权码流，直接拒绝访问；若否，则进行后续操作。
以下结合图2对芯片鉴权方法的一个具体流程进行示例。
本实施例中提供了一种基于SHA-256算法对FPGA配置文件进行身份验证实现FPGA鉴权的示例。在示例的情况中利用SHA-256算法，对FPGA原始配置文件（PSK文件）进行哈希运算，计算出唯一的摘要且对摘要进行加密后和原始配置文件组成新的配置文件交付给用户，用户把密钥存在FPGA的efuse里，每次加载配置文件时，FPGA会对加载的原始配置文件进行哈希运算，计算出当前摘要，并对配置文件里的加密摘要进行解密出期待的鉴权摘要，将二者进行对比，判断配置文件是否通过身份验证，从而实现鉴权。
SHA-256算法是一种示例的哈希算法，并不限定，也可以采用其他哈希算法。SHA-256作为SHA-2（Secure Hash Algorithm 2，安全哈希算法2）的一部分，目前已经是最流行的哈希算法之一。SHA-256算法往往被用来生成256位的签名。SHA-256是一种密码散列函数，对任意长度的消息，SHA256算法都会产生一个256bit长度的散列值，称为消息摘要。利用该算法实现鉴权更安全，因为要获得相同的哈希值的唯一方法是输入相同的文件或者字符串。即使改变1bit数据，输出的哈希值也会完全改变。
图2中“Software tool”部分为FPGA的EDA工具生成鉴权码流的过程，“fpgadevice”部分为FPGA需要实现的身份验证的流程。
EDA工具生成鉴权码流的过程，包括：
EDA软件对原始的配置文件PSK进行SHA-256计算，计算出原始码流的唯一消息摘要。
示例的配置文件内容：123（分别表示256bit数据），哈希算法有个初始摘要值，然后利用初始值和1计算出1’，再用1’和2计算出2’，再用2’和3计算出3’，3’即最终的唯一消息摘要。
EDA软件对原始码流的256bit消息摘要根据用户设定的鉴权密钥进行加密。
EDA软件将生成的加密摘要和原始配置文件添加一个明文的同步头生成新的配置文件，即鉴权码流。示例的同步头可参考图3。
PGA需要实现的身份验证的流程如下：
用户将鉴权密钥写进efuse，并且设置不能再次修改。
每次（用户或攻击者）对FPGA进行配置时，FPGA会根据明文头识别出加载的是否为鉴权码流authenic_psk，再识别出鉴权码流里面的加密摘要，用efuse里面的鉴权密钥（鉴权key）对其进行解密，解密出期待的身份验证的鉴权摘要。
FPGA对鉴权码流里面的原始码流部分用SHA-256算法计算哈希值，即FPGA接收到的码流的唯一当前摘要。
FPGA将计算出FPGA接收到的码流的唯一当前摘要和解密出期待的身份验证的鉴权摘要进行对比。
如果相同yes（即“=”），则鉴权通过Authen pass，FPGA正常工作，否no,则会因为身份校验失败而拒绝执行，为error状态，从而避免了被攻击的可能。
FPGA鉴权方法具体应用过程示例如下：
每次对FPGA进行配置时，如果码流明文头被修改，FPGA会识别配置文件是非鉴权码流，而FPGA中因为efuse被写过鉴权密钥，从而拒绝访问；如果加密摘要被修改，FPGA解密出的预期摘要和实际算出的实际摘要不匹配，鉴权失败，FPGA拒绝访问；如果原始码流被修改，FPGA计算出的实际消息摘要不对，即当前摘要会和解密出的鉴权摘要不匹配，鉴权失败，FPGA拒绝访问。
本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法，不应以其可能的中文翻译或具体字母来限定本发明的保护范围。
Claims (9)
1.一种芯片鉴权方法，其特征在于，包括：
步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；
步骤S2.进行身份验证；
其中，所述步骤S1包括：
计算哈希值得到原始配置文件的唯一消息摘要；
用预定义的鉴权密钥加密所述消息摘要得到加密摘要；
将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；
所述步骤S2包括：
加载码流，对接收到的所述鉴权码流中的原始配置文件部分计算哈希值得到当前摘要；
用所述鉴权密钥解密所述加密摘要得到鉴权摘要；
比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证；
用户设定所述鉴权密钥并将其写进所述芯片的电子熔丝中进行存储，并且设置不能被再次修改；
并且鉴权的同时在配置芯片；其中，
所述原始配置文件包括依次排列的三部分数据，哈希算法包括初始摘要值；
计算得到唯一消息摘要，包括：
通过初始摘要值和第一部分数据计算得出第一摘要值；
通过第一摘要值和第二部分数据计算得到第二摘要值；
通过第二摘要值和第三部分数据计算得到第三摘要值，第三摘要值即唯一消息摘要。
2.根据权利要求1所述的芯片鉴权方法，其特征在于，所述鉴权密钥是对称的密钥，所述得到加密摘要的方法包括采用对称算法进行加密。
3.根据权利要求1所述的芯片鉴权方法，其特征在于，包括：生成鉴权码流之前，对芯片的原始配置文件采用对称算法加密；所述身份验证之后，若验证通过则进行：对加密的所述原始配置文件进行解密再解压缩。
4.根据权利要求1所述的芯片鉴权方法，其特征在于，所述步骤S1和/或所述步骤S2中，采用Sha-2算法进行哈希运算。
5.根据权利要求1-4任一项所述的芯片鉴权方法，其特征在于，所述组成新的配置文件的方法包括：采用电子设计自动化软件将所述加密摘要和所述原始配置文件添加一个明文的同步头生成所述新的配置文件。
6.根据权利要求5所述的芯片鉴权方法，其特征在于，所述步骤S2中，在计算哈希值之前，判断所述接收到的码流中所述同步头是否被修改，
若是，则识别加载的码流并非所述鉴权码流，直接拒绝访问；
若否，则进行后续操作。
7.根据权利要求1-4任一项所述的芯片鉴权方法，其特征在于，所述步骤S2中，若所述当前摘要和所述鉴权摘要不一致，则鉴权失败，芯片拒绝访问。
8.根据权利要求7所述的芯片鉴权方法，其特征在于，所述步骤S2中若鉴权失败则分析行为并记录、报错；所述分析行为包括判断不一致的原因，确定所述原始配置文件被修改的数据。
9.根据权利要求1所述的芯片鉴权方法，其特征在于：所述芯片包括可编程逻辑电路芯片、专用电路芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311016673.1A CN116738507B (zh) | 2023-08-14 | 2023-08-14 | 一种芯片鉴权方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311016673.1A CN116738507B (zh) | 2023-08-14 | 2023-08-14 | 一种芯片鉴权方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116738507A CN116738507A (zh) | 2023-09-12 |
| CN116738507B true CN116738507B (zh) | 2023-11-10 |
Family
ID=87918997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311016673.1A Active CN116738507B (zh) | 2023-08-14 | 2023-08-14 | 一种芯片鉴权方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116738507B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103957102A (zh) * | 2014-03-11 | 2014-07-30 | 西南科技大学 | 一种基于分组数据包匹配的安全组播源认证方法 |
| CN104778794A (zh) * | 2015-04-24 | 2015-07-15 | 华为技术有限公司 | 移动支付装置和方法 |
| CN105144626A (zh) * | 2013-04-23 | 2015-12-09 | 高通股份有限公司 | 基于安全参数的工作安全密钥的产生 |
| CN110086659A (zh) * | 2019-04-12 | 2019-08-02 | 苏州浪潮智能科技有限公司 | 一种fpga配置文件的安全更新系统与方法 |
| CN110781506A (zh) * | 2019-10-18 | 2020-02-11 | 浪潮电子信息产业股份有限公司 | 一种虚拟化fpga的运行方法、运行装置及运行系统 |
| CN115643271A (zh) * | 2022-10-31 | 2023-01-24 | 中国银联股份有限公司 | 一种云上多应用数据同步方法、装置、服务器及介质 |
| CN115859267A (zh) * | 2022-11-24 | 2023-03-28 | 深圳安捷力特新技术有限公司 | 一种应用程序安全启动的方法、存储控制芯片和电子设备 |
-
2023
- 2023-08-14 CN CN202311016673.1A patent/CN116738507B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105144626A (zh) * | 2013-04-23 | 2015-12-09 | 高通股份有限公司 | 基于安全参数的工作安全密钥的产生 |
| CN103957102A (zh) * | 2014-03-11 | 2014-07-30 | 西南科技大学 | 一种基于分组数据包匹配的安全组播源认证方法 |
| CN104778794A (zh) * | 2015-04-24 | 2015-07-15 | 华为技术有限公司 | 移动支付装置和方法 |
| CN110086659A (zh) * | 2019-04-12 | 2019-08-02 | 苏州浪潮智能科技有限公司 | 一种fpga配置文件的安全更新系统与方法 |
| CN110781506A (zh) * | 2019-10-18 | 2020-02-11 | 浪潮电子信息产业股份有限公司 | 一种虚拟化fpga的运行方法、运行装置及运行系统 |
| CN115643271A (zh) * | 2022-10-31 | 2023-01-24 | 中国银联股份有限公司 | 一种云上多应用数据同步方法、装置、服务器及介质 |
| CN115859267A (zh) * | 2022-11-24 | 2023-03-28 | 深圳安捷力特新技术有限公司 | 一种应用程序安全启动的方法、存储控制芯片和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116738507A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2989741B1 (en) | Generation of working security key based on security parameters | |
| EP2506488B1 (en) | Secure dynamic on-chip key programming | |
| KR101393307B1 (ko) | 보안 부팅 방법 및 그 방법을 사용하는 반도체 메모리시스템 | |
| CN102084313B (zh) | 用于数据安全的系统和方法 | |
| US20170126414A1 (en) | Database-less authentication with physically unclonable functions | |
| EP2907067B1 (en) | Method and system for smart card chip personalization | |
| EP2538608A1 (en) | Semiconductor device and method of writing data to semiconductor device | |
| CN109388961B (zh) | 存储设备的安全控制方法及存储设备 | |
| CN111614467B (zh) | 系统后门防御方法、装置、计算机设备和存储介质 | |
| CN111404682A (zh) | 一种Android环境密钥分段处理方法及装置 | |
| JP2005157930A (ja) | 機密情報処理システムおよびｌｓｉ | |
| CN110046489B (zh) | 一种基于国产龙芯处理器的可信访问验证系统，计算机及可读存储介质 | |
| CN108920984A (zh) | 一种防克隆篡改安全ssd主控芯片架构 | |
| EP3214567B1 (en) | Secure external update of memory content for a certain system on chip | |
| CN112968774B (zh) | 一种组态存档加密及解密方法、装置存储介质及设备 | |
| CN106408069A (zh) | Epc卡的用户数据写入与读取方法和系统 | |
| CN116738507B (zh) | 一种芯片鉴权方法 | |
| CN108376212B (zh) | 执行代码安全保护方法、装置及电子装置 | |
| CN112241633A (zh) | 一种非接触式智能卡的双向认证实现方法及系统 | |
| CN110610079A (zh) | 安全启动方法、装置及系统 | |
| CN111935119B (zh) | 数据加密认证方法及数据加密认证系统 | |
| CN117501271A (zh) | 通过利用物理不可克隆函数puf进行数据加密/解密向主机认证存储设备 | |
| Peterson | Leveraging asymmetric authentication to enhance security-critical applications using Zynq-7000 all programmable SoCs | |
| CN102236754B (zh) | 数据保密方法以及使用此数据保密方法的电子装置 | |
| Li et al. | Enhancing tpm security by integrating sram pufs technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |