CN116722822A - 一种基于串联谐振的压控振荡器、集成电路及电子设备 - Google Patents

一种基于串联谐振的压控振荡器、集成电路及电子设备 Download PDF

Info

Publication number
CN116722822A
CN116722822A CN202310459696.3A CN202310459696A CN116722822A CN 116722822 A CN116722822 A CN 116722822A CN 202310459696 A CN202310459696 A CN 202310459696A CN 116722822 A CN116722822 A CN 116722822A
Authority
CN
China
Prior art keywords
capacitor
voltage
series
subunit
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310459696.3A
Other languages
English (en)
Inventor
邓伟
张世炜
贾海昆
池保勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202310459696.3A priority Critical patent/CN116722822A/zh
Publication of CN116722822A publication Critical patent/CN116722822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明提供一种基于串联谐振的压控振荡器、集成电路以及电子设备，涉及射频集成电路技术领域，包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；每个子单元均包括：串联连接的有源模块和串联谐振腔；对于任一子单元均有：有源模块的输入端与目标子单元中的串联谐振腔的输出端连接；其中，有源模块利用两个NMOS管构成的反相器实现驱动；串联谐振单元包括：串联连接的谐振电感和谐振电容；串联调谐单元包括：串联连接的变压电感和可调电容阵。本发明能够获得更低的相位噪声水平，便捷的实现了频率调谐。有效减少压控振荡器的整体尺寸，优化整体走线布局，同时相互之间的耦合有利于保证振荡的稳定性。

Description

一种基于串联谐振的压控振荡器、集成电路及电子设备
技术领域
本发明涉及射频集成电路技术领域，特别是一种基于串联谐振的压控振荡器、集成电路以及电子设备。
背景技术
目前最先进的高性能收发机(TRX)和数模/模数转换器(AD/DA)一般要求时钟系统保证严格的带内和带外频谱纯净度，这对片上频率综合器(PLL)提出了很高的要求，其必须具有超低抖动的性能，而超低抖动的性能受限于超低相位噪声的压控振荡器(VCO)。
目前片上常用的振荡器结构为并联LC振荡器结构。这类结构的振荡器通常由有源负阻和无源电感电容谐振网络构成，有源负阻提供能量，无源部分决定谐振频率，通过改变电容大小从而实现频率调谐。其相位噪声与电压摆幅的平方成正比，摆幅越大，噪声越优，受可靠性因素的限制，并联振荡器结构所能实现的电压摆幅最高为2-3VDD，否则巨大的电压幅度会使得晶体管迅速老化。
因为电压摆幅受限的缘故，单核并联LC振荡器相位噪声性能通常有限，无法直接通过增加功耗换取性能提升。而多核振荡器，尤其以双核、四核为主，可以有效优化相位噪声，理想情况下，N核噪声不相干的振荡器相互耦合，相位噪声可以降低10logN dB。然而为了进一步实现超低相位噪声，需要实现更多核数的振荡器时，核与核的不匹配会严重影响性能，同时巨大的面积开销也是不可避免的。
发明内容
鉴于上述问题，本发明提出了一种基于串联谐振的压控振荡器、集成电路以及电子设备。
本发明实施例提供了一种基于串联谐振的压控振荡器，所述压控振荡器包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；
每个所述子单元均包括：串联连接的有源模块和串联谐振腔；
对于任一子单元均有：所述有源模块的输入端与目标子单元中的串联谐振腔的输出端连接，所述目标子单元为不包含该子单元的半电路中的两个子单元；
其中，所述有源模块利用两个NMOS管构成的反相器实现驱动；
所述串联谐振腔包括：串联谐振单元和串联调谐单元；
所述串联谐振单元包括：串联连接的谐振电感和谐振电容；
所述串联调谐单元包括：串联连接的变压电感和可调电容阵，所述变压电感的一端与所述可调电容阵连接，另一端作为所述串联谐振腔的输出端；
所述谐振电感的线圈与所述变压电感的线圈之间呈预设比例。
可选地，所述有源模块包括：串联连接的两个NMOS管；每个子单元还包括：并联连接的两个分压电容；
一个分压电容的第一端作为所述有源模块的一个输入端，第二端与一个NMOS管连接，另一个分压电容的第一端作为所述有源模块的另一个输入端，所述另一个分压电容的第二端与另一个NMOS管连接；
两个所述分压电容均用于对所述目标子单元中的串联谐振腔输出的电压进行衰减，降低电压值。
可选地，两个结构相同的半电路包括：第一半电路和第二半电路；所述第一半电路包括：第一子单元和第二子单元；所述第二半电路包括：第三子单元和第四子单元；
所述第一子单元包括：第一有源模块和第一串联谐振腔；所述第二子单元包括：第二有源模块和第二串联谐振腔；所述第三子单元包括：第三有源模块和第三串联谐振腔；所述第四子单元包括：第四有源模块和第四串联谐振腔；
对于第一子单元有：所述第一有源模块包括：第一NMOS管和第二NMOS管；两个并联的分压电容包括：第一分压电容和第二分压电容；
所述第一NMOS管的漏极和栅极均接收电源电压，且其栅极与所述第一分压电容的第二端连接；
所述第一NMOS管源极与所述第二NMOS管的漏极、所述第一串联谐振腔分别连接；
所述第二NMOS管的栅极接收所述电源电压，且其栅极与所述第二分压电容的第二端连接，所述第二NMOS管的源极接地；
所述第一分压电容的第一端与所述第四串联谐振腔的输出端连接；
所述第二分压电容的第一端与所述第三串联谐振腔的输出端连接。
可选地，对于第二子单元有：所述第二有源模块包括：第三NMOS管和第四NMOS管；两个并联的分压电容包括：第三分压电容和第四分压电容；
所述第三NMOS管的宽长比与所述第一NMOS管的宽长比相同，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比相同；
所述第三分压电容的容值与所述第一分压电容的容值相同，所述第四分压电容的容值与所述第二分压电容的容值相同。
可选地，所述第三NMOS管的漏极和栅极均接收所述电源电压，且其栅极与所述第三分压电容的第二端连接；
所述第三NMOS管源极与所述第四NMOS管的漏极、所述第二串联谐振腔分别连接；
所述第四NMOS管的栅极接收所述电源电压，且其栅极与所述第四分压电容的第二端连接，所述第四NMOS管的源极接地；
所述第三分压电容的第一端与所述第三串联谐振腔的输出端连接；
所述第四分压电容的第一端与所述第四串联谐振腔的输出端连接。
可选地，所述第一串联谐振腔包括：第一谐振电感、第一谐振电容、第一变压电感和第一可调电容阵；
所述第二串联谐振腔包括：第二谐振电感、第二谐振电容、第二变压电感和第二可调电容阵；
所述第一谐振电感的电感值与所述第二谐振电感的电感值相同，所述第一变压电感的电感值与所述第二变压电感的电感值相同；
所述第一谐振电容的容值与所述第二谐振电容的容值相同，所述第一可调电容阵的可调容值范围与所述第二可调电容阵的可调容值范围相同；
所述第一谐振电感的第一端与所述第一NMOS管的源极、所述第二NMOS管的漏极分别连接，所述第一谐振电感的第二端与所述第一谐振电容的第一端连接；
所述第二谐振电感的第一端与所述第三NMOS管的源极、所述第四NMSO管的漏极分别连接，所述第二谐振电感的第二端与所述第二谐振电容的第一端连接；
所述第一变压电感的第二端与所述第一可调电容阵的第一端连接；
所述第二变压电感的第二端与所述第二可调电容阵的第一端连接；
所述第一变压电感的第一端与所述第三子单元中的第五电容的第一端、所述第四子单元中的第七电容连接，所述第五电容的容值与所述第一电容的容值相同，所述第七电容的容值与所述第二电容的容值相同；
所述第二变压电感的第一端与所述第三子单元中的第六电容的第一端、所述第四子单元中的第八电容连接，所述第六电容的容值与所述第二电容的容值相同，所述第八电容的容值与所述第一电容的容值相同；
所述第一谐振电容的第二端和所述第二谐振电容的第二端均接地；
所述第一可调电容阵的第二端和所述第二可调电容阵的第二端均接地。
可选地，若所述第一串联谐振腔输出电压的相位为90度，则所述第二串联谐振腔输出电压的相位为270度，第三串联谐振腔输出电压的相位为180度，第四串联谐振腔输出电压的相位为0度。
可选地，所述预设比例为1:3。
本发明实施例还提供了一种集成电路，所述集成电路包括：如上任一所述的基于串联谐振的压控振荡器。
本发明实施例还提供了一种电子设备，所述电子设备包括：如上任一所述的基于串联谐振的压控振荡器。
本发明提供的基于串联谐振的压控振荡器，包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；每个子单元均包括：串联连接的有源模块和串联谐振腔；对于任一子单元均有：有源模块的输入端与目标子单元中的串联谐振腔的输出端连接，所谓目标子单元是指：不包含该子单元的半电路中的两个子单元。
在具体结构上，任一有源模块均利用两个NMOS管构成的反相器实现驱动；任一串联谐振腔均包括：串联谐振单元和串联调谐单元；串联谐振单元包括：串联连接的谐振电感和谐振电容；串联调谐单元包括：串联连接的变压电感和可调电容阵，变压电感的一端与可调电容阵连接，另一端作为串联谐振腔的输出端；谐振电感的线圈与变压电感的线圈之间呈预设比例。
本发明无源部分为高品质因子的串联谐振腔结构，实现远高于并联谐振振荡器的电压幅度，从而能够获得更低的相位噪声水平，同时因为高电压幅度节点并不在有源晶体管上，故不存在可靠性问题，该结构对片上设计高性能时钟提供了更大的可能性，同时解决了多核振荡器存在的不匹配问题。
另外，由于具有巨大的电压摆幅，因此需要实现频率调谐。本发明将串联谐振腔解耦，一端构造高Q值电感电容串联谐振结构突出串联谐振优势，另一端引入并联电容阵实现调谐，采用变压器对调谐形式进行解耦，便捷的实现了频率调谐；同时引入的变压器对电流整形，优化噪声性能。
此外，采用折叠型变压器作为串联谐振腔的实现方式，差分电路的电流流向刚好可以以一个电磁谐振腔的形式存在，该实现方式可以有效减少压控振荡器的整体尺寸，优化整体走线布局，同时相互之间的耦合有利于保证振荡的稳定性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是目前并联LC振荡器及多核振荡器架构图；
图2是本发明实施例中有源结构和无源结构基本架构图；
图3是本发明实施例中一种优选的串联谐振的结构原理图；
图4是本发明实施例中基于折叠变压器的串联谐振压控振荡器整体版图布局示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
发明人发现，目前片上常用的振荡器结构为并联LC振荡器结构，如图1所示的并联LC振荡器及多核振荡器，图1中左边虚框部分为单个并联LC振荡器的结构，右边示意性的示出多个振荡器的架构。单个并联LC振荡器其通常由有源负阻和无源电感电容谐振网络构成，有源负阻提供能量，无源部分决定谐振频率，通过改变电容大小从而实现频率调谐。振荡器相位噪声与电压摆幅的平方成正比，摆幅越大，噪声越优，受可靠性因素的限制，并联振荡器结构所能实现的电压摆幅最高为2-3VDD(VDD一般指电源电压)，否则巨大的电压幅度会使得晶体管迅速老化，因此其电压摆幅受限。
发明人进一步研究发现，因为电压摆幅受限的缘故，单核并联LC振荡器相位噪声性能通常有限，无法直接通过增加功耗换取性能提升。而多核振荡器，尤其以双核、四核(如图1所示为四核)为主，可以有效的优化相位噪声，理想情况下，N核噪声不相干的振荡器相互耦合，相位噪声可以降低10logN dB。然而为了进一步实现超低相位噪声，需要实现更多核数的振荡器时，核与核之间的不匹配会严重影响性能，同时巨大的面积开销也是不可避免的。
针对上述问题，发明人创造性的提出了本发明的一种基于串联谐振的压控振荡器、集成电路以及电子设备。以下对本发明所提基于串联谐振的压控振荡器、集成电路以及电子设备进行详细解释和说明。
本发明所提基于串联谐振的压控振荡器，本质上包括有源结构和无源结构。参见图2所示的有源结构和无源结构基本架构图，其中无源结构的部分创造性的利用高品质因子的串联谐振腔构成。对于串联谐振腔来说，其由电压源驱动，对应的串联阻抗rs非常小，假设电压源是幅度为VDD的方波，那么串联谐振腔相应的电流幅度为2VDD/(π×rs)，L(谐振电感)C(谐振电容)节点处的电压幅度可以达到2VDD×Q/π(图2中用摆幅提升表示)，因此可以实现远高于并联谐振振荡器的电压幅度，从而能够获得更低的相位噪声水平，同时因为高电压幅度节点并不在有源结构中的晶体管上，故不存在可靠性问题。
而对于有源结构的部分，为了实现驱动，需要使用NMOS-NMOS的反相器结构实现驱动，在起振时无需辅助单元，有源结构中的晶体管尺寸设计足够大，即可保证大电流通过，并且晶体管大部分时间工作于线性区或者截止区，这种结构的有源部分引入的相位噪声非常小。但由于输入的电压经过一级串联谐振腔会有±90度的相移，因此整个压控振荡器需要级联四级串联谐振腔以满足起振条件，相当于压控振荡器是一个四相振荡器。
基于上述多方面的考虑，本发明所提基于串联谐振的压控振荡器包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；每个子单元均包括：串联连接的有源模块和串联谐振腔；即，每个子单元均包括前述的有源结构和无源结构。整个压控振荡器相当于有四个结构相同的子单元。
对于任一子单元均有：有源模块的输入端与目标子单元中的串联谐振腔的输出端连接，目标子单元为不包含该子单元的半电路中的两个子单元。例如：压控振荡器四个结构相同的子单元分别被编号为1、2、3、4，其中1、2号的子单元处于同一个半电路，3、4号的子单元处于同一个半电路。那么1、2号子单元中有源模块的输入端与3、4号子单元中的串联谐振腔的输出端连接，自然可以理解的是，3、4号子单元中有源模块的输入端与1、2号子单元中的串联谐振腔的输出端连接。
如前描述，每个子单元中有源模块利用两个NMOS管构成的反相器实现驱动；每个子单元中串联谐振腔包括：串联谐振单元和串联调谐单元。其中串联谐振单元包括：串联连接的谐振电感和谐振电容；串联调谐单元包括：串联连接的变压电感和可调电容阵，变压电感的一端与可调电容阵连接，另一端作为串联谐振腔的输出端；谐振电感的线圈与变压电感的线圈之间呈预设比例。
由于串联谐振腔中LC节点处存在巨大的电压摆幅，因此需要考虑如何便捷实现频率调谐。本发明创造性的将串联谐振腔解耦，一端构造高Q值电感电容突出串联谐振优势，另一端引入并联电容阵(即可调电容阵)实现调谐，因为多个串联电容的引入，电容阵和有源模块中晶体管都不会承受较大的电压。
此外，为了进一步提升电压摆幅，频率的调谐，有利于串联谐振腔的解耦和整体尺寸的小型化，在串联谐振腔中设计了变压器结构，因此串联谐振腔的输出电压会较高，该输出电压需反馈到下一级有源模块的输入，为了避免晶体管承受过大电压，还可以在有源模块前引入电容对较高的输出电压进行分压衰减。
基于上述考虑，在一种可能的实施例中，有源模块包括：串联连接的两个NMOS管；每个子单元还包括：并联连接的两个分压电容。其中一个分压电容的第一端作为有源模块的一个输入端，第二端与一个NMOS管连接；而另一个分压电容的第一端作为有源模块的另一个输入端，另一个分压电容的第二端与另一个NMOS管连接。
两个分压电容均用于对目标子单元中的串联谐振腔输出的电压进行衰减，以降低电压值。
为了更清楚的解释和说明本发明所提基于串联谐振的压控振荡器，参照图3，示出了一种优选的串联谐振的结构原理图。图3中以虚线为界，左边为一个半电路(第一半电路)，右边为另一个半电路(第二半电路)。第一半电路中上半部分为第一子单元，下半部分为第二子单元；第二半电路中，上半部分为第三子单元，下半部分为第四子单元。
第一子单元中包括：第一分压电容C3和第二分压电容C4；第一有源模块包括：第一NMOS管M1和第二NMOS管M2。第一串联谐振腔包括：第一谐振电感L1、第一谐振电容C1、第一变压电感L2和第一可调电容阵C2。
第二子单元中包括：第三分压电容C7和第四分压电容C8；第二有源模块包括：第三NMOS管M3和第四NMOS管M4。第二串联谐振腔包括：第二谐振电感L3、第二谐振电容C5、第二变压电感L4和第二可调电容阵C6。
其余第三子单元、第四子单元的元器件参照前述可以轻松理解，不再赘述。由图3可以知晓，同一个半电路的两个串联谐振腔实质上为一个串联耦合谐振腔，图3中以右边虚框A示例性的表示第三串联谐振腔和第四串联谐振腔为一个串联耦合谐振腔。
由此在具体的连接关系上，第一NMOS管M1的漏极和栅极均接收电源电压VDD，且其栅极与第一分压电容C3的第二端连接；第一NMOS管M1源极与第二NMOS管M2的漏极、第一串联谐振腔中第一谐振电感L1的第一端分别连接。
第二NMOS管M2的栅极接收电源电压VDD，且其栅极与第二分压电容C4的第二端连接，第二NMOS管M2的源极接地；第一分压电容C3的第一端与第四串联谐振腔的输出端，即变压电感L8的第一端连接。
第二分压电容C4的第一端与第三串联谐振腔的输出端，即变压电感L6的第一端连接。
第三NMOS管M3的漏极和栅极均接收电源电压VDD，且其栅极与第三分压电容C7的第二端连接；第三NMOS管M3源极与第四NMOS管M4的漏极、第二串联谐振腔中谐振电感L3的第一端分别连接。
第四NMOS管M4的栅极接收电源电压VDD，且其栅极与第四分压电容C8的第二端连接，第四NMOS管M4的源极接地。
第三分压电容C7的第一端与第三串联谐振腔的输出端，即变压电感L6的第一端连接；第四分压电容C8的第一端与第四串联谐振腔的输出端，即变压电感L8的第一端连接。其中，第三NMOS管M3的宽长比与第一NMOS管M1的宽长比相同，第四NMOS管M4的宽长比与第二NMOS管M2的宽长比相同；第三分压电容C7的容值与第一分压电容C3的容值相同，第四分压电容C8的容值与第二分压电容C4的容值相同。
在同一个半电路中，第一谐振电感L1的电感值与第二谐振电感L3的电感值相同，第一变压电感L2的电感值与第二变压电感L4的电感值相同；第一谐振电容C1的容值与第二谐振电容C5的容值相同，第一可调电容阵C2的可调容值范围与第二可调电容阵C6的可调容值范围相同。
第一谐振电感L1的第一端与第一NMOS管M1的源极、第二NMOS管M2的漏极分别连接，第一谐振电感L1的第二端与第一谐振电容C1的第一端连接。
第二谐振电感L3的第一端与第三NMOS管M3的源极、第四NMSO管M4的漏极分别连接，第二谐振电感L3的第二端与第二谐振电容C5的第一端连接。
第一变压电感L2的第二端与第一可调电容阵C2的第一端连接；第二变压电感L4的第二端与第二可调电容阵C6的第一端连接；第一变压电感L2的第一端与第三子单元中的第五电容C11的第一端、第四子单元中的第七电容C15连接，第五电容C11的容值与第一电容C3的容值相同，第七电容C15的容值与第二电容C4的容值相同。
第二变压电感L4的第一端与第三子单元中的第六电容C12的第一端、第四子单元中的第八电容C16连接，第六电容C12的容值与第二电容C4的容值相同，第八电容C16的容值与第一电容C3的容值相同。
第一谐振电容C1的第二端和第二谐振电容C5的第二端均接地；第一可调电容阵C2的第二端和第二可调电容阵C6的第二端均接地。
以上以第一半电路为例对压控振荡器的原理结构进行了解释和说明，第二半电路参照第一半电路的解释和说明即可轻松理解，不再赘述。
需要说明的是，本发明实质上是利用变压电感实现了变压器的功能，因此谐振电感的线圈与变压电感的线圈之间呈预设比例，例如：第一谐振电感L1的线圈与第一变压电感L2的线圈之间呈预设比例，第二谐振电感L3的线圈与第二变压电感L4的线圈之间也呈预设比例。经过发明人仿真、测试，预设比例为1:3是一个较优值。即第一谐振电感L1的线圈匝数与第一变压电感L2的线圈匝数之间呈1:3，第二谐振电感L3的线圈匝数与第二变压电感L4的线圈匝数之间呈1:3，其余两个子单元均选这个预设比例是一个较优的选择。
由前描述可知：输入的电压经过一级串联谐振腔会有90度的相移，因此若第一串联谐振腔输出电压的相位为90度(图3中用V90表示)，则第二串联谐振腔输出电压的相位为270度(图3中用V270表示)，第三串联谐振腔输出电压的相位为180度(图3中用V180表示)，第四串联谐振腔输出电压的相位为0度(图3中用V0表示)。
在实际的电路应用中，可以采用高层金属制作的电感，采用CMOS工艺制作压控振荡器。基于图3的原理结构图，本发明提出折叠型变压器作为串联谐振腔的实现方式，参照图4所示的基于折叠变压器的串联谐振压控振荡器整体版图布局示意图。
图4中虚线框内结构可以视为图3原理结构图对应的版图布局，中间虚框中用有源部分(即有源模块)和电容(即分压电容)来表示图3中的有源模块结构和分压电容。
由于半电路中两个子单元的结构相同，因此可以将两者合并，从而得到下面的整体版图布局。差分电路的电流流向刚好可以以一个电磁谐振腔的形式存在，该结构的实现方式可以有效减少压控振荡器的整体尺寸，优化整体走线布局，同时相互之间的耦合有利于保证振荡的稳定性，并且该结构的实现方式对于电感Q值的影响可以忽略不计。整体版图布局上，两边为高品质因子的串联谐振腔，他们的相位相差90度，电流类8字形流动，中间为类开关工作模式的纵向排布的大尺寸有源晶体管，图4中用实线框12表示四个有源模块和8个分压电容的结构。用实线框10、11表示四个可调电容阵。图4中为了图示的简洁和清晰，有源部分中晶体管与分压电容的连线仅示出了半边连线，剩余半边的四个NMOS管M1、M2、M3、M4与分压电容C3、C7、C4、C8的连线可以参照图3和图4的半边连线轻松得到。此外，合并后为了保证谐振电感的功能正常实现，在制作中需要增大谐振电感L1、L4、L5、L7的长度或者面积，这样使得原来的一圈电感变为一半的走线电感。
一般情况下，振荡器性能主要考虑工作频率、功耗、相位噪声等几个指标，利用FoM(中频频率)可以综合反映这几个因素的情况，其具体表达式为：
FoM＝-20lg(f0/△f)+PN+10lg(PDC/1mW)
FoM值越小，表明振荡器的综合性能越优秀。
为了验证本发明所提基于串联谐振的压控振荡器的优越性，将本发明所提基于串联谐振的压控振荡器，与目前已知超低相位噪声振荡器的性能进行了测试，得到的综合性能如下表所示：
由此可知，在使用CMOS工艺情况下，本发明所提压控振荡器的相位噪声情况要优于其他振荡器5dB以上，且具有四相输出，对超低相位噪声性能的提升具有巨大的提升潜力。
本发明实施例中，基于上述压控振荡器，还提出一种集成电路，所述集成电路包括：如上任一所述的基于串联谐振的压控振荡器。
本发明实施例中，基于上述压控振荡器，还提出一种电子设备，所述电子设备包括：如上任一所述的基于串联谐振的压控振荡器。
综上所述，本发明的基于串联谐振的压控振荡器，包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；每个子单元均包括：串联连接的有源模块和串联谐振腔；对于任一子单元均有：有源模块的输入端与目标子单元中的串联谐振腔的输出端连接，所谓目标子单元是指：不包含该子单元的半电路中的两个子单元。
在具体结构上，任一有源模块均利用两个NMOS管构成的反相器实现驱动；任一串联谐振腔均包括：串联谐振单元和串联调谐单元；串联谐振单元包括：串联连接的谐振电感和谐振电容；串联调谐单元包括：串联连接的变压电感和可调电容阵，变压电感的一端与可调电容阵连接，另一端作为串联谐振腔的输出端；谐振电感的线圈与变压电感的线圈之间呈预设比例。
本发明无源部分为高品质因子的串联谐振腔结构，实现远高于并联谐振振荡器的电压幅度，从而能够获得更低的相位噪声水平，同时因为高电压幅度节点并不在有源晶体管上，故不存在可靠性问题，该结构对片上设计高性能时钟提供了更大的可能性，同时解决了多核振荡器存在的不匹配问题。
另外，由于具有巨大的电压摆幅，因此需要实现频率调谐。本发明将串联谐振腔解耦，一端构造高Q值电感电容串联谐振结构突出串联谐振优势，另一端引入并联电容阵实现调谐，采用变压器对调谐形式进行解耦，便捷的实现了频率调谐；同时引入的变压器对电流整形，优化噪声性能。
此外，采用折叠型变压器作为串联谐振腔的实现方式，差分电路的电流流向刚好可以以一个电磁谐振腔的形式存在，该实现方式可以有效减少压控振荡器的整体尺寸，优化整体走线布局，同时相互之间的耦合有利于保证振荡的稳定性。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种基于串联谐振的压控振荡器，其特征在于，所述压控振荡器包括：两个结构相同的半电路，每个半电路均包括：两个结构相同的子单元；
每个所述子单元均包括：串联连接的有源模块和串联谐振腔；
对于任一子单元均有：所述有源模块的输入端与目标子单元中的串联谐振腔的输出端连接，所述目标子单元为不包含该子单元的半电路中的两个子单元；
其中，所述有源模块利用两个NMOS管构成的反相器实现驱动；
所述串联谐振腔包括：串联谐振单元和串联调谐单元；
所述串联谐振单元包括：串联连接的谐振电感和谐振电容；
所述串联调谐单元包括：串联连接的变压电感和可调电容阵，所述变压电感的一端与所述可调电容阵连接，另一端作为所述串联谐振腔的输出端；
所述谐振电感的线圈与所述变压电感的线圈之间呈预设比例。
2.根据权利要求1所述的压控振荡器，其特征在于，所述有源模块包括：串联连接的两个NMOS管；每个子单元还包括：并联连接的两个分压电容；
一个分压电容的第一端作为所述有源模块的一个输入端，第二端与一个NMOS管连接，另一个分压电容的第一端作为所述有源模块的另一个输入端，所述另一个分压电容的第二端与另一个NMOS管连接；
两个所述分压电容均用于对所述目标子单元中的串联谐振腔输出的电压进行衰减，降低电压值。
3.根据权利要求1所述的压控振荡器，其特征在于，两个结构相同的半电路包括：第一半电路和第二半电路；所述第一半电路包括：第一子单元和第二子单元；所述第二半电路包括：第三子单元和第四子单元；
所述第一子单元包括：第一有源模块和第一串联谐振腔；所述第二子单元包括：第二有源模块和第二串联谐振腔；所述第三子单元包括：第三有源模块和第三串联谐振腔；所述第四子单元包括：第四有源模块和第四串联谐振腔；
对于第一子单元有：所述第一有源模块包括：第一NMOS管和第二NMOS管；两个并联的分压电容包括：第一分压电容和第二分压电容；
所述第一NMOS管的漏极和栅极均接收电源电压，且其栅极与所述第一分压电容的第二端连接；
所述第一NMOS管源极与所述第二NMOS管的漏极、所述第一串联谐振腔分别连接；
所述第二NMOS管的栅极接收所述电源电压，且其栅极与所述第二分压电容的第二端连接，所述第二NMOS管的源极接地；
所述第一分压电容的第一端与所述第四串联谐振腔的输出端连接；
所述第二分压电容的第一端与所述第三串联谐振腔的输出端连接。
4.根据权利要求3所述的压控振荡器，其特征在于，对于第二子单元有：所述第二有源模块包括：第三NMOS管和第四NMOS管；两个并联的分压电容包括：第三分压电容和第四分压电容；
所述第三NMOS管的宽长比与所述第一NMOS管的宽长比相同，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比相同；
所述第三分压电容的容值与所述第一分压电容的容值相同，所述第四分压电容的容值与所述第二分压电容的容值相同。
5.根据权利要求4所述的压控振荡器，其特征在于，所述第三NMOS管的漏极和栅极均接收所述电源电压，且其栅极与所述第三分压电容的第二端连接；
所述第三NMOS管源极与所述第四NMOS管的漏极、所述第二串联谐振腔分别连接；
所述第四NMOS管的栅极接收所述电源电压，且其栅极与所述第四分压电容的第二端连接，所述第四NMOS管的源极接地；
所述第三分压电容的第一端与所述第三串联谐振腔的输出端连接；
所述第四分压电容的第一端与所述第四串联谐振腔的输出端连接。
6.根据权利要求4所述的压控振荡器，其特征在于，所述第一串联谐振腔包括：第一谐振电感、第一谐振电容、第一变压电感和第一可调电容阵；
所述第二串联谐振腔包括：第二谐振电感、第二谐振电容、第二变压电感和第二可调电容阵；
所述第一谐振电感的电感值与所述第二谐振电感的电感值相同，所述第一变压电感的电感值与所述第二变压电感的电感值相同；
所述第一谐振电容的容值与所述第二谐振电容的容值相同，所述第一可调电容阵的可调容值范围与所述第二可调电容阵的可调容值范围相同；
所述第一谐振电感的第一端与所述第一NMOS管的源极、所述第二NMOS管的漏极分别连接，所述第一谐振电感的第二端与所述第一谐振电容的第一端连接；
所述第二谐振电感的第一端与所述第三NMOS管的源极、所述第四NMSO管的漏极分别连接，所述第二谐振电感的第二端与所述第二谐振电容的第一端连接；
所述第一变压电感的第二端与所述第一可调电容阵的第一端连接；
所述第二变压电感的第二端与所述第二可调电容阵的第一端连接；
所述第一变压电感的第一端与所述第三子单元中的第五电容的第一端、所述第四子单元中的第七电容连接，所述第五电容的容值与所述第一电容的容值相同，所述第七电容的容值与所述第二电容的容值相同；
所述第二变压电感的第一端与所述第三子单元中的第六电容的第一端、所述第四子单元中的第八电容连接，所述第六电容的容值与所述第二电容的容值相同，所述第八电容的容值与所述第一电容的容值相同；
所述第一谐振电容的第二端和所述第二谐振电容的第二端均接地；
所述第一可调电容阵的第二端和所述第二可调电容阵的第二端均接地。
7.根据权利要求4所述的压控振荡器，其特征在于，若所述第一串联谐振腔输出电压的相位为90度，则所述第二串联谐振腔输出电压的相位为270度，第三串联谐振腔输出电压的相位为180度，第四串联谐振腔输出电压的相位为0度。
8.根据权利要求1所述的压控振荡器，其特征在于，所述预设比例为1:3。
9.一种集成电路，其特征在于，所述集成电路包括：如权利要求1-8任一所述的基于串联谐振的压控振荡器。
10.一种电子设备，其特征在于，所述电子设备包括：如权利要求1-8任一所述的基于串联谐振的压控振荡器。
CN202310459696.3A 2023-04-25 2023-04-25 一种基于串联谐振的压控振荡器、集成电路及电子设备 Pending CN116722822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310459696.3A CN116722822A (zh) 2023-04-25 2023-04-25 一种基于串联谐振的压控振荡器、集成电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310459696.3A CN116722822A (zh) 2023-04-25 2023-04-25 一种基于串联谐振的压控振荡器、集成电路及电子设备

Publications (1)

Publication Number Publication Date
CN116722822A true CN116722822A (zh) 2023-09-08

Family

ID=87866696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310459696.3A Pending CN116722822A (zh) 2023-04-25 2023-04-25 一种基于串联谐振的压控振荡器、集成电路及电子设备

Country Status (1)

Country Link
CN (1) CN116722822A (zh)

Similar Documents

Publication Publication Date Title
US11770101B2 (en) Radio frequency oscillator
US10211779B2 (en) Boosting varactor capacitance ratio
CN111565040B (zh) 一种基于双重共模谐振的压控振荡器
US8264293B2 (en) Oscillator
WO2020053141A1 (en) Improvements in and relating to power divider / combiner circuits
US20060055470A1 (en) Integrated variable inductor
Lightbody et al. A− 195 dBc/Hz FoM T 20.8-to-28-GHz LC VCO with transformer-enhanced 30% tuning range in 65-nm CMOS
KR20050053779A (ko) 순환형 기하구조 발진기들
US20130271230A1 (en) Integrated standing-wave voltage controlled oscillator with dual-mode coplanar waveguide resonator
Issakov et al. A 52-to-61 GHz push-push VCO in 28 nm CMOS
US20150188490A1 (en) Variable capacitor structure
CN116722822A (zh) 一种基于串联谐振的压控振荡器、集成电路及电子设备
CN116192053A (zh) 基于多峰值可调谐谐振腔的宽带lc振荡器
CN113746429B (zh) 一种基于变压器耦合的堆叠压控振荡器
CN114629439A (zh) 一种带有三次谐波增强的毫米波数控振荡器
US20220337223A1 (en) Hybrid resonators
Alzahrani et al. A wide tuning range millimeter wave CMOS LCVCO with linearized coarse tuning characteristics
Tian et al. An Energy-Efficient Low Phase Noise Class-F Oscillator in 22 nm FDSOI CMOS
CN117240220A (zh) 一种射频压控振荡器及电子设备
Yang et al. Synthesis of extracted pole filters without the extra spikes
CN113507266B (zh) 一种基于多振荡核心的太赫兹压控振荡器
CN117529694A (zh) 带有谐波滤波的基于传输线的谐振正交时钟分发
CN117335749B (zh) 一种多核多模压控振荡器及芯片
Srivastava et al. A low phase noise 30 GHz oscillator topology for resonant-fin-transistors based high-Q on-chip resonators in 14 nm technology
CN110729998B (zh) 基于分布式注入与变压器的宽带注入锁定分频器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination