CN116720560A - 基于众核处理单元的类脑系统及数据处理方法 - Google Patents
基于众核处理单元的类脑系统及数据处理方法 Download PDFInfo
- Publication number
- CN116720560A CN116720560A CN202310857582.4A CN202310857582A CN116720560A CN 116720560 A CN116720560 A CN 116720560A CN 202310857582 A CN202310857582 A CN 202310857582A CN 116720560 A CN116720560 A CN 116720560A
- Authority
- CN
- China
- Prior art keywords
- brain
- node
- nodes
- functional
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 83
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 abstract description 12
- 210000004556 brain Anatomy 0.000 description 45
- 238000004891 communication Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 210000001638 cerebellum Anatomy 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 210000000133 brain stem Anatomy 0.000 description 6
- 238000004590 computer program Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 210000005036 nerve Anatomy 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008309 brain mechanism Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Biophysics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Multi Processors (AREA)
Abstract
本申请涉及计算机技术领域，涉及一种基于众核处理单元的类脑系统及数据处理方法，所述类脑系统包括：至少一个类脑智能体；每个类脑智能体包括多个类脑功能单元，每个类脑功能单元包括至少一个功能节点，所述多个类脑功能单元包括的多个功能节点形成多维环形网络；所述多维环形网络中每一维上的首尾节点环结，所述多维环形网络中相邻节点相连接；每个功能节点包括多个类脑核单元，所述多个类脑核单元形成多维网格网络，所述多维网格网络中相邻节点相连接；每个类脑核单元包括至少一个核处理单元。本申请能够提高类脑系统构建的灵活性以及提高类脑系统构建的准确性，从而能够构建规模更大的类脑智能体。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种基于众核处理单元的类脑系统及数据处理方法。
背景技术
类脑研究为认知脑打开了一扇全新的窗口，建立多种信息手段对大脑进行观测、反馈、分析、仿真、验证等，推进对脑机制的理解，是近年国际学术界的一个重要新趋势。人脑神经系统的基本单元既有计算功能又有存储功能，用计算手段对大脑神经系统的结构与处理机制进行模拟，有望实现存储处理一体化、超低能耗、真正超大规模并行，从而亟需构建一种从架构上模仿人脑结构的类脑系统。
现有技术中在构建类脑系统时，需要依赖于额外的交换工具，且在对类脑系统进行扩展时存在限制。
发明内容
本申请所要解决的技术问题在于，提供一种基于众核处理单元的类脑系统及数据处理方法，能够实现基于核处理单元的横向扩展，不需要依赖于交换工具且扩展不受限制，提高类脑系统构建的灵活性；并且能够实现按层级进行类脑系统的构建，使得构建的类脑系统与人脑结构相适配，进而提高类脑系统构建的准确性。
为解决上述技术问题，一方面，本申请提供了一种基于众核处理单元的类脑系统，包括：
至少一个类脑智能体；每个类脑智能体包括多个类脑功能单元，每个类脑功能单元包括至少一个功能节点，所述多个类脑功能单元包括的多个功能节点形成多维环形网络，所述多维环形网络中的多个节点与所述多个功能节点一一对应；所述多维环形网络中每一维上的首尾节点环结，所述多维环形网络中相邻节点相连接；
每个功能节点包括多个类脑核单元，所述多个类脑核单元形成多维网格网络，所述多维网格网络中的多个节点与所述多个类脑核单元一一对应，所述多维网格网络中相邻节点相连接；
每个类脑核单元包括至少一个核处理单元。
进一步地，所述多维环形网络为三维环形网络；
所述三维环形网络包括沿第一维度平行设置的多个环形面，每个环形面包括沿第二维度以及第三维度设置的节点；其中沿所述第二维度设置的首尾节点环结，沿所述第三维度设置的首尾节点环结；
沿所述第一维度设置且处于首尾环形面中的节点环结；所述首尾环形面为所述多个环形面中沿所述第一维度设置的首个环形面以及尾部环形面。
进一步地，所述三维环形网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
进一步地，所述多维网格网络为三维网格网络；
所述三维网格网络包括沿第一维度平行设置的多个网格面，每个网格面包括沿第二维度以及第三维度设置的节点。
进一步地，所述三维网格网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
进一步地，所述功能节点包括数据交换组件；
每个功能节点通过所述每个功能节点的数据交换组件，与其他功能节点的数据交换组件进行连接，形成所述多维环形网络；
在当前功能节点不是首尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点；
在所述当前功能节点是首节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的尾节点；
在所述当前功能节点是尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的首节点。
进一步地，所述类脑系统包括总线接口；
所述类脑系统通过所述总线接口与主机进行通信。
另一方面，本申请还提供了一种数据处理方法，基于上述的类脑系统实现，所述方法包括：
响应于数据处理请求；所述数据处理请求中包括待处理数据；
基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向；
控制所述所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
另一方面，本申请提供了一种数据处理装置，基于上述的类脑系统实现，包括：
请求响应模块，用于响应于数据处理请求；所述数据处理请求中包括待处理数据；
信息确定模块，用于基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向；
数据处理模块，用于控制所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
另一方面，本申请提供了一种电子设备，所述设备包括处理器和存储器，所述存储器中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由所述处理器加载并执行以实现如上述的数据处理方法。
另一方面，本申请提供了一种计算机存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行如上述的数据处理方法。
实施本申请实施例，具有如下有益效果：
本申请类脑系统中的类脑智能体包括多个类脑功能单元，这多个类脑功能单元即为与人脑功能单元对应的单元，进一步每个类脑功能单元包括至少一个功能节点，这样多个类脑功能单元就包括多个功能节点，多个功能节点可形成多维环形网络；每个功能节点包括多个类脑核单元，多个类脑核单元形成多维网格网络，每个类脑核单元包括至少一个核处理单元，从而本申请实现了从核处理单元到类脑核单元，从类脑核单元到功能节点，从功能节点到类脑功能单元，从类脑功能单元到类脑智能体的层级构建使得构建的类脑系统与人脑结构相适配，进而提高类脑系统构建的准确性；并且基于核处理单元进行类脑系统构建，能够实现基于核处理单元的横向扩展，不需要依赖于交换工具且扩展不受限制，提高类脑系统构建的灵活性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是本申请实施例提供的实施环境示意图；
图2是本申请实施例提供的基于众核处理单元的类脑系统示意图；
图3是本申请实施例提供的三维网格网络中节点连接示意图；
图4是本申请实施例提供的三维网格网络的接口示意图；
图5是本申请实施例提供的三维环形网络示意图；
图6是本申请实施例提供的类脑智能体与主机之间的通信示意图；
图7是本申请实施例提供的基于核处理单元形成功能节点的拓扑示意图；
图8是本申请实施例提供的核处理单元的六维互连示意图；
图9是本申请实施例提供的一种数据处理方法流程图；
图10是本申请实施例提供的一种数据处理装置示意图；
图11是本申请实施例提供的一种电子设备结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
请参阅图1，其示出了本申请实施例提供的实施环境示意图，该实施环境可包括：类脑系统110以及主机120，类脑系统110与主机120可通过数据总线进行数据通信。
具体地，类脑系统110可对应类脑集群，类脑系统110中的不同类脑智能体可部署在类脑集群的不同计算节点上；类脑智能体中的多个类脑功能单元形成多维环形网络，每个类脑功能单元包括至少一个功能节点，每个功能节点包括的多个类脑核单元形成多位网格网络；每个类脑核单元包括至少一个核处理单元，一个核处理单元可以是指一个处理器。
类脑系统110与主机120可通过数据总线实现文件传输以及消息通信；在具体进行数据处理时，主机120可通过数据总线向类脑系统110发送待处理数据，类脑系统110对接收的待处理数据进行处理，得到处理后的目标数据；类脑系统110通过数据总线将目标数据发送给主机120。
本实施例中，主机120具体可以为笔记本电脑、个人计算机、服务器等x86主机。类脑系统110对应的类脑集群可以是由多个服务器组成的服务器集群，其中服务器可以是物理服务器，也可以是云端服务器。
为了解决现有技术中在构建类脑系统时，需要依赖于额外的交换工具，且存在扩展限制的问题，本申请实施例提供了一种基于众核处理单元的类脑系统，具体地，该类脑系统可包括至少一个类脑智能体；每个类脑智能体包括多个类脑功能单元，每个类脑功能单元包括至少一个功能节点，所述多个类脑功能单元包括的多个功能节点形成多维环形网络，所述多维环形网络中的多个节点与所述多个功能节点一一对应；所述多维环形网络中每一维上的首尾节点环结，所述多维环形网络中相邻节点相连接。
本实施例中每个类脑智能体可类似于单个大脑，每个类脑智能体能够模拟单个大脑的数据处理方式，类脑系统中可包括一个或者多个类脑智能体，从而在基于类脑系统进行数据处理以及类脑系统中包括多个类脑智能体时，可同时基于多个类脑智能体进行并行数据处理。
由于大脑可包括大脑、小脑、脑干等功能结构，相应地，类脑智能体可包括与大脑、小脑、脑干等功能结构分别对应的类脑功能单元，具体地，每个类脑智能体的类脑功能单元可包括与大脑对应的类脑功能单元、与小脑对应的类脑功能单元、与脑干对应的类脑功能单元等。每个类脑功能单元中可包括至少一个功能节点，由于不同类脑功能单元所能实现的功能不同，从而不同类脑功能单元所包含的功能节点的数量可能不同，例如与大脑对应的类脑功能单元所包含的功能节点的数量可大于与小脑对应的类脑功能单元所包含的功能节点的数量，从而使得与大脑对应的类脑功能单元的数据处理能力大于与小脑对应的类脑功能单元；各类脑功能单元所包含的功能节点的数量可基于具体实施情况而定，在此不做限定。
多个类脑功能单元包括的多个功能节点形成多维环形网络，多维环形网络中的每个节点与每个功能节点一一对应，即功能节点是类脑功能单元的基本组成单元；在多维环形网络中，处于相同维上的首尾节点环结，且相邻节点相互连接，即每一维度上的各个节点相互连接形成了一个环，也即将每一维度上的功能节点相互连接形成一个环，使得基于功能节点所形成的各个类脑功能单元之间相互连接，各类脑功能单元之间的连接方式与大脑中大脑、小脑、脑干等功能结构的连接方式相对应，从而基于多个类脑功能单元形成的多维环形网络能够更好地模拟大脑的结构。本实施例中的多维环形网络可以为二维环形网络，也可以为三维环形网络。根据上述内容可知，一个类脑功能单元可能包括多个功能节点，从而在基于功能节点形成多维环形网络时，属于同一类脑功能单元的多个功能节点可相邻设置。
进一步地，每个功能节点包括多个类脑核单元，所述多个类脑核单元形成多维网格网络，所述多维网格网络中的多个节点与所述多个类脑核单元一一对应，所述多维网格网络中相邻节点相连接，即类脑核单元是功能节点的基本组成单元；每个功能节点中所包含的类脑核单元的数量可以是相同的，具体数量可基于实施情况确定。本实施例中的多维网格网络可以为二维网格网络，也可以为三维网格网络。其中，每个类脑核单元包括至少一个核处理单元；在每个类脑核单元包括多个核处理单元的情况下，多个核处理单元可形成多维网格网络，多个类脑核单元形成的多维网格网络中节点的数量与多个核处理单元形成的多维网格网络中节点的数量可以相同，也可以不同。核处理单元具体可以为类脑处理器，类脑处理器是一种从架构上模仿人脑神经结构的处理器，类脑处理器能够模拟生物大脑神经网络的高能效、低功耗、实时性等特点，具备模拟超大规模脉冲实时通信和计算的功能。众核处理单元可以是指基于类脑处理器所形成的大规模并行处理器阵列。
请参阅图2，其示出了基于众核处理单元的类脑系统示意图，首先，基于核处理单元形成类脑核单元，再基于类脑核单元形成功能节点，然后基于功能节点形成类脑功能单元，最后再基于类脑功能单元形成类脑智能体；从而实现了对类脑智能体的层级构建。
众核和多核控制之间的关键区别与其说是处理器核心的数量，不如说是实际的处理器结构。众核以高性能计算原理为基础，使用了针对更大并行性和吞吐量进行优化的嵌入式处理器；大规模并行数据流处理意味着由于任务的空间布局，可以降低同时完成任务的功耗；众核还能通过增强的线程同步，来解决大多数低端CPU 中出现的数据瓶颈问题。
本申请类脑系统中的类脑智能体包括多个类脑功能单元，这多个类脑功能单元即为与人脑功能单元对应的单元，进一步每个类脑功能单元包括至少一个功能节点，这样多个类脑功能单元就包括多个功能节点，多个功能节点可形成多维环形网络；每个功能节点包括多个类脑核单元，多个类脑核单元形成多维网格网络，每个类脑核单元包括至少一个核处理单元，从而本申请实现了从核处理单元到类脑核单元，从类脑核单元到功能节点，从功能节点到类脑功能单元，从类脑功能单元到类脑智能体的层级构建使得构建的类脑系统与人脑结构相适配，进而提高类脑系统构建的准确性；并且基于核处理单元进行类脑系统构建，能够实现基于核处理单元的横向扩展，不需要依赖于交换工具且扩展不受限制，提高类脑系统构建的灵活性。
在基于多个核处理单元构建类脑核单元时，可基于多个核处理单元形成多维网格网络，从而形成具有多维网格网络形式的类脑核单元，这里的多维网格网络的具体结构可与多个类脑核单元形成多维网格网络的结构相同或者类似。
在一个具体实施例中，多维网格网络可以为三维网格网络，三维可对应x轴、y轴以及z轴所形成的三维空间；所述三维网格网络包括沿第一维度平行设置的多个网格面，每个网格面包括沿第二维度以及第三维度设置的节点。
其中第一维度可以为z轴所对应的维度，第二维度可以为x轴对应的维度，第三维度可以为y轴对应的维度，从而沿着z轴方向，可平行设置多个网格面，每个网格面中均包括沿x轴以及y轴设置的节点，每个网格面中包含的节点数量以及节点的排列方式均相同。相邻网格面中处于相同位置的节点的连线与z轴平行。
请参阅图3，其示出了4×2×2三维网格网络中节点连接示意图，即该三维网格网络包含2个网格面，每个网格面中包含4×2=8个节点；其中沿z轴方向设置了2个网格面，这两个网格面平行设置，每个网格面中沿着x轴以及y轴设置4×2个节点。三维网格网络中的每个节点包括资源节点core以及通信节点R，三维网格网络中的每个节点可通过自身的通信节点R与相邻节点的通信节点R进行数据通信；资源节点可以是通用处理器、数字信号处理器、高速外设等，通信节点负责完成网络中信息的接收和转发。
从而通过将多个类脑核单元设置在多个网格面上，并且将多个网格面平行叠加设置，形成三维的网格网络，能够降低网络直径和各节点之间的平均距离，提高数据交换效率。
进一步地，所述三维网格网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
对于三维网格网络中的每个节点，其相邻节点可包括三个维度的相邻节点，具体可以是x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点，三维网格网络中的每个节点至少具有三个相邻节点，且这三个相邻节点处于不同维度。其中，对于平行设置的多个网格面中的首个网格面以及末尾网格面，处于首个网格面以及末尾网格面顶点处的节点具有三个相邻节点，且这三个相邻节点分别为x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点。对于三维网格网络中除处于首个网格面以及末尾网格面顶点处的节点以外的节点，其具有的相邻节点数量大于三个。
具体请参阅图3，其中第一网格面为首个网格面，第二网格面为末尾网格面；对于首个网格面中的节点1，其具有的相邻节点包括节点2、节点3以及节点4，可以看出，节点2、节点3以及节点4分别处于不同的维度。
从而对于三维网格网络中的每个节点，其至少可具有x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点，从而通过将每个节点与位于不同维度的相邻节点相连接，能够实现三维网格网络每个节点与其他不同维度节点的全面连接，确保连接的全面性，进而能够实现在三维网格网络中进行数据通信时，各节点能够及时接收到到相关信息，提高三维网格网络中各节点之间的通信效率。
通过上述基于多个类脑核单元形成多维网格网络形式的功能节点，对于多维网格网络形式的功能节点可设置在板卡上，具体地，该板卡上可包括多维网格网络形式的功能节点以及数据交换组件，通过每个板卡上的数据交换组件即可与其他板卡的数据交换组件进行数据交换，数据交换组件具体可以为外接接口，可通过逻辑可编程阵列器件实现；具体请参阅图4，其示出了一种4×2×2三维网格网络的接口示意图，本实施例中，一个多维网格网络可对应一个功能节点，一个功能节点可具有多个外接接口，从而这里的4×2×2三维网格网络可对应一个功能节点，其中4×2×2三维网格网络包括首个网格面以及末尾网格面2个网格面，首个网格面包括节点B00，B01，B02，B03，B10，B11，B12，B13，末尾网格面2包括节点T00，T01，T02，T03，T10，T11，T12，T13；处于每个网格面顶点处的节点可具有两个外接接口，例如节点B00、节点B03、节点B10以及节点B13为处于网格面顶点处的节点，可分别具有两个外接接口，即节点B00具有接口0和接口11两个外接接口，节点B03具有接口3和接口4两个外接接口，节点B10具有接口9和接口10两个外接接口，节点B13具有接口5和接口6两个外接接口。三维网格网络中除了处于网格面顶点处的其他节点具有一个外接接口，例如首个网格面中的节点B01，B02，B11，B12均具有一个外接接口，节点B01具有接口1，节点B02具有接口2，节点B11具有接口8，节点B12具有接口7。对于末尾网格面中各节点的外接接口连接情况与首个网格面类似，处于网格面顶点处的节点T00，T03，T10，T13分别具有两个外接接口，即节点T00具有接口12和接口23，节点T03具有接口15和接口16，节点T10具有节点21和节点22，节点T13具有接口17和接口18；不处于网格面顶点处的节点T01，T02，T11，T12分别具有一个外接接口，例如节点T01具有接口13，节点T02具有接口14，节点T11具有接口20，节点T12具有接口19。从而对于4×2×2三维网格网络可一共具有24个外接接口，即一个功能节点可具有24个外接接口，这24个外接接口可用于连接其他功能节点的外接接口，以实现和其他组件的数据交换。
在构建得到了多维网格网络形式的功能节点的基础上，即可基于功能节点构建多维环形网络的类脑智能体；其中首先基于功能节点生成多个类脑功能单元，每个类脑功能单元可基于一个或者多个功能节点形成；再基于多个类脑功能单元对应的多个功能节点，即可形成多维环形网络形式的类脑智能体。具体地，所述多维环形网络为三维环形网络；
所述三维环形网络包括沿第一维度平行设置的多个环形面，每个环形面包括沿第二维度以及第三维度设置的节点；其中沿所述第二维度设置的首尾节点环结，沿所述第三维度设置的首尾节点环结；
沿所述第一维度设置且处于首尾环形面中的节点环结；所述首尾环形面为所述多个环形面中沿所述第一维度设置的首个环形面以及尾部环形面。
三维环形网络可以为三维环形网络，三维可对应x轴、y轴以及z轴所形成的三维空间；所述三维环形网络包括沿第一维度平行设置的多个环形面，每个环形面包括沿第二维度以及第三维度设置的节点。
其中第一维度可以为z轴所对应的维度，第二维度可以为x轴对应的维度，第三维度可以为y轴对应的维度，从而沿着z轴方向，可平行设置多个环形面，每个环形面中均包括沿x轴以及y轴设置的节点，每个环形面中包含的节点数量以及节点的排列方式均相同。相邻环形面中处于相同位置的节点的连线与z轴平行。
请参阅图5，其示出了4×4×4的三维环形网络示意图，其中4×4×4的三维环形网络是基于4×4×4的三维网格网络形成的，具体可以是在4×4×4的三维网格网络的基础上，通过长线连接每一行、列、纵向的首尾节点使其形成环状结构；其中各节点排列成一立方体结构，每个节点与其相邻节点相连。具体地，4×4×4的三维环形网络可包括沿z轴方向设置的第一环形面、第二环形面、第三环形面和第四环形面，其中，第一环形面可以为首个环形面，第二环形面和第三环形面可以为中间环形面，第四环形面可以为末尾环形面。首个环形面中边节点与末尾环形面中相应边节点通过长线连接，例如首个环形面中节点1，与末尾环形面中相应节点2通过长线连接；每个环形面中边节点首尾环结，例如，首个环形面中节点1，节点3，节点4，节点5环结。其中，图中的黑点表示网络中的节点，每个节点由一个路由器与一个处理元件构成，处理元件可以是处理器或存储器中的任意一种，通过本地端口与路由器相连。
在基于功能节点形成多维环形网络时，属于同一类脑功能单元的多个功能节点可相邻设置，在三维场景中，属于同一类脑单元的多个功能节点可在同一环形面相邻，也即在x轴以及y轴方向形成的环形面相邻；属于同一类脑单元的多个功能节点也可基于第一维度，也即z轴方向相邻；也可即在环形面相邻，又在z轴方向相邻，在此不作限定。
从而通过将多个功能节点设置在多个环形面上，并且将多个环形面平行叠加设置，形成三维的环形网络，能够降低网络直径和各节点之间的平均距离，提高数据交换效率；在多维环形网络中，处于相同维上的首尾节点环结，且相邻节点相互连接，即每一维度上的各个节点相互连接形成了一个环，也即将每一维度上的功能节点相互连接形成一个环，使得基于功能节点所形成的各个类脑功能单元之间相互连接，各类脑功能单元之间的连接方式与大脑中大脑、小脑、脑干等功能结构的连接方式相对应，从而基于多个类脑功能单元形成的多维环形网络能够更好地模拟大脑的结构。
所述三维环形网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
对于三维环形网络中的每个节点，其相邻节点可包括三个维度的相邻节点，具体可以是x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点，三维环形网络中的每个节点至少具有三个相邻节点，且这三个相邻节点处于不同维度。其中，对于平行设置的多个环形面中的首个环形面以及末尾环形面，处于首个环形面以及末尾环形面顶点处的节点具有三个相邻节点，且这三个相邻节点分别为x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点。对于三维环形网络中除处于首个环形面以及末尾环形面顶点处的节点以外的节点，其具有的相邻节点数量大于三个。
从而对于三维环形网络中的每个节点，其至少可具有x轴方向相邻的节点、y轴方向相邻的节点以及z轴方向相邻的节点，从而通过将每个节点与位于不同维度的相邻节点相连接，能够实现三维环形网络每个节点与其他不同维度节点的全面连接，确保连接的全面性，进而能够实现在三维环形网络中进行数据通信时，各节点能够及时接收到到相关信息，提高三维环形网络中各节点之间的通信效率。
在一个示例中，所述功能节点包括数据交换组件，可通过逻辑可编程阵列器件实现；每个功能节点通过所述每个功能节点的数据交换组件，与其他功能节点的数据交换组件进行连接，形成所述多维环形网络；
在当前功能节点不是首尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点；
在所述当前功能节点是首节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的尾节点；
在所述当前功能节点是尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的首节点。
参阅图4所示的三维网格网络的接口示意图，每个三维网格网络形式的功能节点均具有数据交换组件，用于与其他功能节点的数据交换组件进行连接，以形成多维环形网络。
首尾节点包括首节点和尾节点，首节点可以是指处于三维环形网络中首个环形面中的各节点，尾节点可以是指处于三维环形网络中末尾环形面中的各节点，从而在当前节点为首节点或尾节点的情况下，除了需要将当前节点与相邻节点相连接，还需要将与当前节点对应的首节点/尾节点相连接。
从而通过功能节点中包含的数据交换组件对各功能节点进行连接，能够提高各功能节点之间的连接效率以及通信效率。
进一步地，所述类脑系统包括总线接口；所述类脑系统通过所述总线接口与主机进行通信。总线接口具体可以为功能节点上的数据交换组件，总线接口可用于连接到总线上，以实现与主机之间的数据通信。具体请参与图6，其示出了类脑智能体与主机之间的通信示意图。
从而基于类脑智能体以及传统计算机体系架构形成超大型类脑智能体，两类处理器各自有擅长解决的不同问题类型，能够扬长避短将异构处理器架构融合到同一个系统中，是组建当前超大型类脑智能体的关键，进而提高数据处理效率。
本实施例中的各网络内部使用NOC（Network-on-Chip，片上网络技术）立体互联进行通信；NOC一般由资源节点、通信节点和通信链路构成，通信节点负责完成网络中信息的接收和转发；资源节点可以是通用处理器、数字信号处理器、高速外设等，通过网络接口与网络相连；路由器与路由器、路由器与网络接口之间通过通信链路连接。
请参阅图7，其示出了本申请中基于核处理单元形成功能节点的拓扑示意图，每个核处理单元可具有多个端口，每个核处理单元可通过任一端口与相邻核处理单元相连接；具体地，每个核处理单元可包括4个端口，每个端口可连接一个核处理单元，通过这4个端口可与相邻的核处理单元相连，以实现拓扑扩展形成功能节点，这里的拓扑可以是二维拓扑结构。
请参阅图8，其示出了本申请中功能节点的六维互连示意图，根据图4所示，每个功能节点可具有多个外接接口，多个外接接口可用于连接其他功能节点的外接接口；在具体实施过程中，可从多个外接接口中抽取出六个端口，这六个端口分别位于功能节点所形成的六个面上，从而通过六维互连实现功能节点之间的三维连接。
基于上述的类脑系统可进行数据处理，具体请参阅图9，其示出了一种数据处理方法，该方法的执行主体可以为类脑系统中的控制模块，该方法可包括：
S910. 响应于数据处理请求；所述数据处理请求中包括待处理数据。
数据处理请求可以是主机通过总线发送给类脑系统的，类脑系统中的控制模块可响应该数据处理请求，并基于数据处理请求进行进一步处理。
S920. 基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向。
控制模块可基于待处理数据确定对待处理数据的处理策略，具体可以为控制模块可基于待处理数据的数据量或者待处理数据的数据类型等，确定所需的类脑功能单元、类脑功能的配置参数以及在多个类脑功能单元之间的数据流向；数据流向可以指数据流入类脑功能单元A，经过类脑功能单元A处理之后，流入类脑功能单元B……。
S930. 控制所述所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
各个类脑功能单元可根据各自对应的配置参数对流入本单元的数据进行处理，并得到相应的处理结果；进而可得到相应的目标数据。
从而在构建完成类脑系统之后，可基于类脑系统对待处理数据进行处理，通过类脑系统中各类脑单元进行处理之后，即可得到相应的目标数据；由于类脑系统模拟的大脑的结构以及大脑的数据处理方式，大脑对数据处理具有高精准性的特性，从而基于类脑系统对待处理数据进行处理之后，也能够提高数据处理的准确性。
相应地，请参阅图10，其示出了一种数据处理装置，基于上述的类脑系统实现，包括：
请求响应模块1010，用于响应于数据处理请求；所述数据处理请求中包括待处理数据；
信息确定模块1020，用于基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向；
数据处理模块1030，用于控制所述所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
上述实施例中提供的装置可执行本申请任意实施例所提供方法，具备执行该方法相应的功能模块和有益效果。未在上述实施例中详尽描述的技术细节，可参见本申请任意实施例所提供的方法。
本申请中类脑系统的实现方法包括层级的组建模块、层级的互联网络等，利于横向扩展，可以基于此方案方案构建更大规模的类脑系统；该方案解决了类脑单元和传统控制单元（如X86）的融合方案，将两者能够有机的结合；层级分组的实现方案，能够对应到人脑的大脑、小脑、脑干等脑区域结构，配合相应的类脑算法，可以实现规模化的对人脑的模拟。
本申请中各网络拓扑结构不需要使用许多昂贵的以太网交换机，因为芯片上私有互联网络本身是一个交换机；如果需要与外部互联，则每个类脑结构的服务器顶部交换链路用于将这些类脑服务器连接到外部类脑服务器。核处理单元组成的大型同构片上网络可以透明地扩展到许多服务器机架，而无需任何软件编写，灵活的网状网络理论上可以扩展到无限大且具有完整和统一的带宽，能够用于超大类脑智能体的实现；能够更大服务于大模型网络用，可以指定和组合跨类脑服务器集群的模型、多类脑任务的并行，脑算法将跨节点拆分到网络各个层级，允许类脑模型保持缩放。
本实施例还提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行如本实施例上述任一方法。
根据本申请的一个方面，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述任一方法。
图11是根据一示例性实施例示出的一种用于数据处理的电子设备的框图，该电子设备可以是服务器，其内部结构图可以如图11所示。该电子设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该电子设备的处理器用于提供计算和控制能力。该电子设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该电子设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种数据处理方法。
本领域技术人员可以理解，图11中示出的结构，仅仅是与本公开方案相关的部分结构的框图，并不构成对本公开方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
本说明书提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤和顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的系统或中断产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行（例如并行处理器或者多线程处理的环境）。
本实施例中所示出的结构，仅仅是与本申请方案相关的部分结构，并不构成对本申请方案所应用于其上的设备限定，具体的设备可以包括比示出的更多或更少的部件，或者组合某些部件，或者具有不同的部件的布置。应当理解到，本实施例中所揭露的方法、装置等，可以通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分仅仅为一种逻辑功能的划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元模块的间接耦合或通信连接。
基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，RandomAccess Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员还可以进一步意识到，结合本说明书所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但这种实现不应认为超出本申请的范围。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (11)
1.一种基于众核处理单元的类脑系统，其特征在于，包括：
至少一个类脑智能体；每个类脑智能体包括多个类脑功能单元，每个类脑功能单元包括至少一个功能节点，所述多个类脑功能单元包括的多个功能节点形成多维环形网络，所述多维环形网络中的多个节点与所述多个功能节点一一对应；所述多维环形网络中每一维上的首尾节点环结，所述多维环形网络中相邻节点相连接；
每个功能节点包括多个类脑核单元，所述多个类脑核单元形成多维网格网络，所述多维网格网络中的多个节点与所述多个类脑核单元一一对应，所述多维网格网络中相邻节点相连接；
每个类脑核单元包括至少一个核处理单元。
2.根据权利要求1所述的类脑系统，其特征在于，所述多维环形网络为三维环形网络；
所述三维环形网络包括沿第一维度平行设置的多个环形面，每个环形面包括沿第二维度以及第三维度设置的节点；其中沿所述第二维度设置的首尾节点环结，沿所述第三维度设置的首尾节点环结；
沿所述第一维度设置且处于首尾环形面中的节点环结；所述首尾环形面为所述多个环形面中沿所述第一维度设置的首个环形面以及尾部环形面。
3.根据权利要求2所述的类脑系统，其特征在于，所述三维环形网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
4.根据权利要求1所述的类脑系统，其特征在于，所述多维网格网络为三维网格网络；
所述三维网格网络包括沿第一维度平行设置的多个网格面，每个网格面包括沿第二维度以及第三维度设置的节点。
5.根据权利要求4所述的类脑系统，其特征在于，所述三维网格网络中的每个节点的相邻节点包括所述第一维度的相邻节点、所述第二维度的相邻节点以及所述第三维度的相邻节点；
所述每个节点与所述第一维度的相邻节点相连接，所述每个节点与所述第二维度的相邻节点相连接，所述每个节点与所述第三维度的相邻节点相连接。
6.根据权利要求1所述的类脑系统，其特征在于，所述功能节点包括数据交换组件；
每个功能节点通过所述每个功能节点的数据交换组件，与其他功能节点的数据交换组件进行连接，形成所述多维环形网络；
在当前功能节点不是首尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点；
在所述当前功能节点是首节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的尾节点；
在所述当前功能节点是尾节点的情况下，所述其他功能节点包括所述多维环形网络中与所述当前功能节点相邻的节点，以及与所述当前功能节点对应的首节点。
7.根据权利要求1所述的类脑系统，其特征在于，所述类脑系统包括总线接口；
所述类脑系统通过所述总线接口与主机进行通信。
8.一种数据处理方法，其特征在于，基于权利要求1-7任一项所述的类脑系统实现，所述方法包括：
响应于数据处理请求；所述数据处理请求中包括待处理数据；
基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向；
控制所述所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
9.一种数据处理装置，其特征在于，基于权利要求1-7任一项所述的类脑系统实现，包括：
请求响应模块，用于响应于数据处理请求；所述数据处理请求中包括待处理数据；
信息确定模块，用于基于所述待处理数据确定所述多个类脑功能单元各自对应的配置参数，以及确定待处理数据在所述多个类脑功能单元之间的数据流向；
数据处理模块，用于控制所述所述多个类脑功能单元基于各自对应的配置参数以及所述数据流向对所述待处理数据进行处理，得到目标数据。
10.一种电子设备，其特征在于，所述设备包括处理器和存储器，所述存储器中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由所述处理器加载并执行以实现如权利要求8所述的数据处理方法。
11.一种计算机存储介质，其特征在于，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行如权利要求8所述的数据处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310857582.4A CN116720560B (zh) | 2023-07-13 | 2023-07-13 | 基于众核处理单元的类脑系统及数据处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310857582.4A CN116720560B (zh) | 2023-07-13 | 2023-07-13 | 基于众核处理单元的类脑系统及数据处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116720560A true CN116720560A (zh) | 2023-09-08 |
| CN116720560B CN116720560B (zh) | 2023-12-01 |
Family
ID=87869821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310857582.4A Active CN116720560B (zh) | 2023-07-13 | 2023-07-13 | 基于众核处理单元的类脑系统及数据处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116720560B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130239121A1 (en) * | 2010-11-19 | 2013-09-12 | Eurotech Spa | Unified network architecture for scalable super-calculus systems |
| CN106339350A (zh) * | 2016-08-23 | 2017-01-18 | 中国科学院计算技术研究所 | 众核处理器片上访存距离优化的方法及其装置 |
| US10169048B1 (en) * | 2017-06-28 | 2019-01-01 | International Business Machines Corporation | Preparing computer nodes to boot in a multidimensional torus fabric network |
| US20190080229A1 (en) * | 2012-01-27 | 2019-03-14 | International Business Machines Corporation | Hierarchical scalable neuromorphic synaptronic system for synaptic and structural plasticity |
| CN111565152A (zh) * | 2020-03-27 | 2020-08-21 | 中国人民解放军国防科技大学 | 一种基于路由域划分的类脑芯片路由系统数据通信方法 |
| CN112001141A (zh) * | 2020-08-24 | 2020-11-27 | 中国科学技术大学 | 脑网络启发的中大规模片上互连系统综合方法 |
| CN112260866A (zh) * | 2020-10-20 | 2021-01-22 | 广东工业大学 | 一种类脑计算机专用网络拓扑结构设计方法和装置 |
| CN112270407A (zh) * | 2020-11-11 | 2021-01-26 | 浙江大学 | 支持亿级神经元的类脑计算机 |
| CN112364988A (zh) * | 2020-11-12 | 2021-02-12 | 天津大学 | 一种基于fpga的分层异构类脑计算系统 |
| US20210160097A1 (en) * | 2019-11-21 | 2021-05-27 | Oracle International Corporation | System and method for providing a multi-dimensional ring-lattice network topology |
| CN113254936A (zh) * | 2021-07-12 | 2021-08-13 | 深圳市永达电子信息股份有限公司 | 一种基于类脑计算的终端安全管理与控制平台 |
| CN113407479A (zh) * | 2020-03-16 | 2021-09-17 | 北京灵汐科技有限公司 | 一种内嵌fpga的众核架构及其数据处理方法 |
| WO2022130133A1 (en) * | 2020-12-14 | 2022-06-23 | Universidade Do Algarve | Computer implemented method for the indexing of two-dimensional spaces, robot location system, computer program, and computer-readable data carrier thereof |
| CN115080496A (zh) * | 2022-06-14 | 2022-09-20 | 北京灵汐科技有限公司 | 网络映射方法、数据处理方法及装置、设备、系统和介质 |
| CN115098262A (zh) * | 2022-06-27 | 2022-09-23 | 清华大学 | 一种多神经网络任务处理方法及装置 |
-
2023
- 2023-07-13 CN CN202310857582.4A patent/CN116720560B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130239121A1 (en) * | 2010-11-19 | 2013-09-12 | Eurotech Spa | Unified network architecture for scalable super-calculus systems |
| US20190080229A1 (en) * | 2012-01-27 | 2019-03-14 | International Business Machines Corporation | Hierarchical scalable neuromorphic synaptronic system for synaptic and structural plasticity |
| CN106339350A (zh) * | 2016-08-23 | 2017-01-18 | 中国科学院计算技术研究所 | 众核处理器片上访存距离优化的方法及其装置 |
| US10169048B1 (en) * | 2017-06-28 | 2019-01-01 | International Business Machines Corporation | Preparing computer nodes to boot in a multidimensional torus fabric network |
| US20210160097A1 (en) * | 2019-11-21 | 2021-05-27 | Oracle International Corporation | System and method for providing a multi-dimensional ring-lattice network topology |
| CN113407479A (zh) * | 2020-03-16 | 2021-09-17 | 北京灵汐科技有限公司 | 一种内嵌fpga的众核架构及其数据处理方法 |
| CN111565152A (zh) * | 2020-03-27 | 2020-08-21 | 中国人民解放军国防科技大学 | 一种基于路由域划分的类脑芯片路由系统数据通信方法 |
| CN112001141A (zh) * | 2020-08-24 | 2020-11-27 | 中国科学技术大学 | 脑网络启发的中大规模片上互连系统综合方法 |
| CN112260866A (zh) * | 2020-10-20 | 2021-01-22 | 广东工业大学 | 一种类脑计算机专用网络拓扑结构设计方法和装置 |
| WO2022099559A1 (zh) * | 2020-11-11 | 2022-05-19 | 浙江大学 | 支持亿级神经元的类脑计算机 |
| CN112270407A (zh) * | 2020-11-11 | 2021-01-26 | 浙江大学 | 支持亿级神经元的类脑计算机 |
| CN112364988A (zh) * | 2020-11-12 | 2021-02-12 | 天津大学 | 一种基于fpga的分层异构类脑计算系统 |
| WO2022130133A1 (en) * | 2020-12-14 | 2022-06-23 | Universidade Do Algarve | Computer implemented method for the indexing of two-dimensional spaces, robot location system, computer program, and computer-readable data carrier thereof |
| CN113254936A (zh) * | 2021-07-12 | 2021-08-13 | 深圳市永达电子信息股份有限公司 | 一种基于类脑计算的终端安全管理与控制平台 |
| CN115080496A (zh) * | 2022-06-14 | 2022-09-20 | 北京灵汐科技有限公司 | 网络映射方法、数据处理方法及装置、设备、系统和介质 |
| CN115098262A (zh) * | 2022-06-27 | 2022-09-23 | 清华大学 | 一种多神经网络任务处理方法及装置 |
Non-Patent Citations (3)
| Title |
|---|
| FRANCESCO CONTI 等: "A ultra-low-energy convolution engine for fast brain-inspired vision in multicore clusters", 《2015 DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION (DATE)》, vol. 2015 * |
| 邓磊: "异构融合类脑计算平台的计算模型与关键技术研究", 《知网》, vol. 2019, no. 2 * |
| 陈逸飞;李宏亮;刘骁;高红光;: "一种阵列众核处理器的多级指令缓存结构", 计算机工程与科学, no. 04 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116720560B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8443287B2 (en) | Interactive tool for visualizing performance data in real-time to enable adaptive performance optimization and feedback | |
| Butler et al. | Distributed planning and control for modular robots with unit-compressible modules | |
| Rashidi et al. | Astra-sim: Enabling sw/hw co-design exploration for distributed dl training platforms | |
| US8874722B2 (en) | Interactive tool for visualizing performance data in real-time to enable adaptive performance optimization and feedback | |
| Butler et al. | Distributed motion planning for 3D modular robots with unit-compressible modules | |
| CN112561043B (zh) | 一种类脑计算机操作系统的神经模型拆分方法 | |
| DE102010044531A1 (de) | Autonome Speicherarchitektur | |
| CN113407479A (zh) | 一种内嵌fpga的众核架构及其数据处理方法 | |
| CN112835844B (zh) | 一种脉冲神经网络计算负载的通信稀疏化方法 | |
| CN116720560B (zh) | 基于众核处理单元的类脑系统及数据处理方法 | |
| Hofmann | Multi-Chip Dataflow Architecture for Massive Scale Biophyscially Accurate Neuron Simulation | |
| Barrameda et al. | Deployment of asynchronous robotic sensors in unknown orthogonal environments | |
| Liszka et al. | Problems with comparing interconnection networks: Is an alligator better than an armadillo? | |
| Yang et al. | An improved mesh topology and its routing algorithm for NoC | |
| CN112099850A (zh) | 一种多核Hourglass网络加速方法 | |
| Solar et al. | Improving communication patterns for distributed cluster-based individual-oriented fish school simulations | |
| CN109871353A (zh) | 电子设备及其应用于人工智能的fpga | |
| CN113986813B (zh) | 片上网络结构构建及使用的方法、系统、设备和存储介质 | |
| Gerlein et al. | Network on chip architecture for multi-agent systems in FPGA | |
| Shen et al. | PN-TMS: Pruned Node-fusion Tree-based Multicast Scheme for Efficient Neuromorphic Systems | |
| Gupta et al. | NetSim—a tool for modeling the performance of circuit switched multicomputer networks | |
| CN111095202A (zh) | 基于注入节点带宽的并行处理 | |
| Xie et al. | SpikeNC: An Accurate and Scalable Simulator for Spiking Neural Network on Multi-Core Neuromorphic Hardware | |
| CN111630505B (zh) | 深度学习加速器系统及其方法 | |
| Andujar et al. | Analyzing topology parameters for achieving energy-efficient k-ary n-cubes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |