CN116708114A - 概率成型的映射方法及概率解成型的接收处理方法 - Google Patents

概率成型的映射方法及概率解成型的接收处理方法 Download PDF

Info

Publication number
CN116708114A
CN116708114A CN202210190613.0A CN202210190613A CN116708114A CN 116708114 A CN116708114 A CN 116708114A CN 202210190613 A CN202210190613 A CN 202210190613A CN 116708114 A CN116708114 A CN 116708114A
Authority
CN
China
Prior art keywords
bit
bits
amplitude
target
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210190613.0A
Other languages
English (en)
Inventor
金立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN202210190613.0A priority Critical patent/CN116708114A/zh
Priority to PCT/CN2022/134093 priority patent/WO2023160053A1/zh
Publication of CN116708114A publication Critical patent/CN116708114A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请实施例提供一种概率成型的映射方法及概率解成型的接收处理方法，所述方法包括：基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；将所述成型幅度比特映射为调制星座点。本申请实施例通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现较小的速率损失和较低的成型复杂度。

Description

概率成型的映射方法及概率解成型的接收处理方法
技术领域
本申请涉及无线通信技术领域，尤其涉及一种概率成型的映射方法及概率解成型的接收处理方法。
背景技术
随着新频段、超大规模和分布式天线、以及智能反射面等新技术的出现，未来通信系统中接收信噪比有望进一步提高，需要设计更高调制阶数的星座图以实现比特速率增强。然而，在高信噪比和高谱效下，基于等概率的矩形正交幅度调制(QuadratureAmplitude Modulation，QAM)星座调制存在较大成型损失，需要引入星座成型技术以避免这部分损失。
当星座成型的成型码码块较短时，基于恒定组合分布匹配(constantcomposition distribution matching，CCDM)的星座概率成型方案存在较大的速率损失问题，而基于枚举球成型(enumerative sphere shaping，ESS)的星座概率成型方案存储复杂度较高。
发明内容
本申请实施例提供一种概率成型的映射方法及概率解成型的接收处理方法，用以解决现有技术中星座概率成型存在较大的速率损失或存储复杂度较高的缺陷，实现较小的速率损失和较低的成型复杂度。
第一方面，本申请实施例提供一种概率成型的映射方法，应用于发送端，包括：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
可选地，根据本申请一个实施例的概率成型的映射方法，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
可选地，根据本申请一个实施例的概率成型的映射方法，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
可选地，根据本申请一个实施例的概率成型的映射方法，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
可选地，根据本申请一个实施例的概率成型的映射方法，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
可选地，根据本申请一个实施例的概率成型的映射方法，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
可选地，根据本申请一个实施例的概率成型的映射方法，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
可选地，根据本申请一个实施例的概率成型的映射方法，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
可选地，根据本申请一个实施例的概率成型的映射方法，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
可选地，根据本申请一个实施例的概率成型的映射方法，在所述将所述成型幅度比特映射为调制星座点之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
可选地，根据本申请一个实施例的概率成型的映射方法，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
可选地，根据本申请一个实施例的概率成型的映射方法，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
第二方面，本申请实施例还提供一种概率解成型的接收处理方法，应用于接收端，包括：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取所述目标发送比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
可选地，根据本申请一个实施例的概率解成型的接收处理方法，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
第三方面，本申请实施例还提供一种发送端，包括存储器，收发机，处理器：
存储器，用于存储计算机程序；收发机，用于在所述处理器的控制下收发数据；处理器，用于读取所述存储器中的计算机程序并实现如上所述第一方面所述的概率成型的映射方法的步骤。
第四方面，本申请实施例还提供一种接收端，包括存储器，收发机，处理器：
存储器，用于存储计算机程序；收发机，用于在所述处理器的控制下收发数据；处理器，用于读取所述存储器中的计算机程序并实现如上所述第二方面所述的概率解成型的接收处理方法的步骤。
第五方面，本申请实施例还提供一种概率成型的映射装置，应用于发送端，包括：
第一获取单元，用于基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
第二获取单元，用于将所述成型幅度比特映射为调制星座点。
第六方面，本申请实施例还提供一种概率解成型的接收处理装置，应用于接收端，包括：
第五获取单元，用于对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的，所述成型器包括第一译码器，所述第一译码器对应的信道码的校验子是基于所述待成型比特确定的。
第七方面，本申请实施例还提供一种处理器可读存储介质，所述处理器可读存储介质存储有计算机程序，所述计算机程序用于使所述处理器执行如上所述第一方面所述的概率成型的映射方法的步骤，或执行如上所述第二方面所述的概率解成型的接收处理方法的步骤。
本申请实施例提供的概率成型的映射方法及概率解成型的接收处理方法，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的后置解成型PAS架构的示意图；
图2是相关技术提供的8-ASK二进制索引标号的示意图；
图3是本申请实施例提供的概率成型的映射方法的流程示意图之一；
图4是本申请实施例提供的概率成型的映射方法的流程示意图之二；
图5是本申请实施例提供的概率成型的映射方法的流程示意图之三；
图6是本申请实施例提供的前置解成型PAS架构的示意图；
图7是本申请实施例提供的概率解成型的接收处理方法的流程示意图之一；
图8是本申请实施例提供的概率解成型的接收处理方法的流程示意图之二；
图9是本申请实施例提供的基于Tanner图的置信传播译码器的示意图；
图10是本申请实施例提供的网络侧设备的结构示意图之一；
图11是本申请实施例提供的终端的结构示意图之一；
图12是本申请实施例提供的网络侧设备的结构示意图之二；
图13是本申请实施例提供的终端的结构示意图之二；
图14是本申请实施例提供的概率成型的映射装置的结构示意图；
图15是本申请实施例提供的概率解成型的接收处理装置的结构示意图。
具体实施方式
为了便于更加清晰地理解本申请各实施例，首先对一些相关的背景知识进行如下介绍。
在带宽受限的高阶调制系统中，相较于等概率的矩形QAM调制，系统的总增益可以通过编码增益和成型增益两部分获得。编码增益主要由信道编码的距离谱特性决定，成型增益取决于调制星座图的设计。通过设计最优的星座图，通信系统在高谱效、高信噪比下，可以获得大约1.53dB渐进增益。
星座成型技术是一种通过调节星座点距离或出现概率使得信号逼近信道最佳输入分布的技术。基于星座成型技术，带宽受限的高阶调制系统可以获得成型增益。信号星座成形基本上可以划分为：
(1)几何成型(Geometry Shaping，GS)；
几何成型认为每个星座点等概率使用，通过寻找最佳星座点的位置，或者设计星座点之间的不等间隔距离，使得信号星座的几何形状类似于超球体；
(2)概率成型(Probability Shaping，PS)；
概率成型(Probability Shaping，PS)认为每个星座点间等距离，通过采用信号叠加以及成型器(Shaper)来改变这些矩形QAM等距离的星座点使用概率，从而实现发送信号与信道最佳输入分布逼近。
按照维度划分，GS成型和PS成型可以进一步划分为一维成型和多维成型：
(1)一维成型；
一维成型仅考虑一个资源块(Resource Element，RE)上的星座点，所以仅需调节一个复数平面上星座点的坐标距离，或者一个复数平面上矩形QAM星座点的使用概率；
(2)多维成型；
多维成型把多个RE上星座点看作一个复向量/序列，联合调节复向量/序列星座点在高维空间中的几何形状，或者高维空间中的矩形QAM星座点使用概率。
图1是相关技术提供的后置解成型PAS架构的示意图，如图1所示，解成型器位于信道译码器后面。在后置解成型概率幅度成型(Probability Amplitude Shaping，PAS)架构的方案中，通过把复数QAM星座看作两路实数的ASK(Amplitude Shift Keying，ASK)调制，并且把ASK星座点的正负极性与幅度解耦合，只需要调节ASK幅度出现的概率，而正负极性独立等概率不需要调节。
以64QAM调制为例，星座调制被分解为两路8-ASK，8-ASK的二进制索引(BinaryReflected Gray Code，BRGC)采用三比特进行标号。
图2是相关技术提供的8-ASK二进制索引标号的示意图，如图2所示，从二进制标号可以看出，最高位比特表示正负极性，低两位表示幅度并且左右对称。
在PAS成型方案中，发送端将待传输的二进制比特流经过串并转换后，划分为Ua和Us两部分，其中Ua通过成型器获得成型幅度比特A，Us和A作为系统前向纠错码(SystematicForward Error-correction Code，SFEC)的系统位输入，编码得到SFEC纠错码的校验比特P，Us与P合并为极性比特S。最终，A和S唯一确定ASK星座点。特殊地，当Us为空集时，校验比特P直接由幅度比特A经过SFEC编码获得。
接收端根据接收信号先经过解调获得解调信息，然后经SFEC译码以及解成型获得发送比特。该方案采用后置解成型模块，因此不要求成型码支持软检测。在整个PAS系统中，SFEC可以基于任意的系统信道纠错码设计，成型器是整个系统设计的关键，通常基于CCDM或ESS成型码实现。下面介绍基于CCDM的成型器和基于ESS的成型器：
(1)基于CCDM的成型器；
给定目标幅度概率分布PA，基于CCDM的成型器将二进制比特流映射为一个长度为n的序列C＝C1C2…Cn，例如基于算术编码。序列C的经验分布为其中nx(c)表示序列C中x出现的次数，/>或者/>具体上下取整方式可以通过求解最小化差熵D(Pc||PA)来确定。例如，n＝4，那么满足分布的序列C总共有/>种(C＝a3a3a1a2，C＝a3a3a2a1，C＝a1a3a3a2，C＝a2a3a3a1…)，序列C可以加载/>比特信息，此时速率损失为/>H(.)表示计算信息熵。当n比较小时，满足经验分布的序列C数量远小于n·H(A)，因此基于CCDM的成型器会导致速率损失RLoss值较大。
(2)基于ESS的成型器；
基于ESS的成型器将二进制比特流映射为一个长度为n的序列C＝C1C2…Cn，序列满足能量约束条件即可。满足ESS约束条件的序列C远多于满足CCDM约束条件的序列C，并且更接近n·H(A)种，因此基于ESS的成型器速率损失值RLoss较小。对于所有满足能量约束的序列C(高维球体内点)，可以通过查表(Look Up Table，LUT)或者能量受限格(Bounded Energy Trellis，BET)来描述索引号，从而实现概率成型。基于ESS的Shaper具体成型过程为：
确定Emax和n，建立LUT或者BET；
根据输入的二进制比特流计算索引值i；
通过LUT查表或者BET路径回溯，查找索引值为i的序列C获得成型输出。
该算法的空间/存储复杂度为O(L(n+1)nR)，计算复杂度为O(|A|nR)。可以看到，基于ESS的成型器计算复杂度关于n线性增长复杂度较低，但是存储复杂度关于n二次方增长，当n较大时，复杂度较高。
需要注意的是，基于CCDM或ESS的成型器通常不支持软输入软输出，因此需要结合后置解成型PAS架构。
当成型码码块较短时，传统基于CCDM的成型器存在较大的速率损失，而基于ESS的成型器虽然克服了速率损失缺点，但是成型码码块较大时，其存储复杂度较高，不利于通信系统实际部署。
为了克服上述缺陷，本申请各实施例提供一种概率成型的映射方法及概率解成型的接收处理方法，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度。
本申请实施例中术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请实施例中术语“多个”是指两个或两个以上，其它量词与之类似。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供的技术方案可以适用于多种系统，尤其是5G系统。例如适用的系统可以是全球移动通讯(global system of mobile communication，GSM)系统、码分多址(code division multiple access，CDMA)系统、宽带码分多址(Wideband CodeDivision Multiple Access，WCDMA)通用分组无线业务(general packet radio service，GPRS)系统、长期演进(long term evolution，LTE)系统、LTE频分双工(frequencydivision duplex，FDD)系统、LTE时分双工(time division duplex，TDD)系统、高级长期演进(long term evolution advanced，LTE-A)系统、通用移动系统(universal mobiletelecommunication system，UMTS)、全球互联微波接入(worldwide interoperabilityfor microwave access，WiMAX)系统、5G新空口(New Radio，NR)系统等。这多种系统中均包括终端设备和网络设备。系统中还可以包括核心网部分，例如演进的分组系统(EvlovedPacket System，EPS)、5G系统(5GS)等。
本申请实施例涉及的终端设备，可以是指向用户提供语音和/或数据连通性的设备，具有无线连接功能的手持式设备、或连接到无线调制解调器的其他处理设备等。在不同的系统中，终端设备的名称可能也不相同，例如在5G系统中，终端设备可以称为用户设备(User Equipment，UE)。无线终端设备可以经无线接入网(Radio Access Network，RAN)与一个或多个核心网(Core Network，CN)进行通信，无线终端设备可以是移动终端设备，如移动电话(或称为“蜂窝”电话)和具有移动终端设备的计算机，例如，可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置，它们与无线接入网交换语言和/或数据。例如，个人通信业务(Personal Communication Service，PCS)电话、无绳电话、会话发起协议(Session Initiated Protocol，SIP)话机、无线本地环路(Wireless Local Loop，WLL)站、个人数字助理(Personal Digital Assistant，PDA)等设备。无线终端设备也可以称为系统、订户单元(subscriber unit)、订户站(subscriber station)，移动站(mobilestation)、移动台(mobile)、远程站(remote station)、接入点(access point)、远程终端设备(remote terminal)、接入终端设备(access terminal)、用户终端设备(userterminal)、用户代理(user agent)、用户装置(user device)，本申请实施例中并不限定。
本申请实施例涉及的网络设备，可以是基站，该基站可以包括多个为终端提供服务的小区。根据具体应用场合不同，基站又可以称为接入点，或者可以是接入网中在空中接口上通过一个或多个扇区与无线终端设备通信的设备，或者其它名称。网络设备可用于将收到的空中帧与网际协议(Internet Protocol，IP)分组进行相互更换，作为无线终端设备与接入网的其余部分之间的路由器，其中接入网的其余部分可包括网际协议(IP)通信网络。网络设备还可协调对空中接口的属性管理。例如，本申请实施例涉及的网络设备可以是全球移动通信系统(Global System for Mobile communications，GSM)或码分多址接入(Code Division Multiple Access，CDMA)中的网络设备(Base Transceiver Station，BTS)，也可以是带宽码分多址接入(Wide-band Code Division Multiple Access，WCDMA)中的网络设备(NodeB)，还可以是长期演进(long term evolution，LTE)系统中的演进型网络设备(evolutional Node B，eNB或e-NodeB)、5G网络架构(next generation system)中的5G基站(gNB)，也可以是家庭演进基站(Home evolved Node B，HeNB)、中继节点(relaynode)、家庭基站(femto)、微微基站(pico)等，本申请实施例中并不限定。在一些网络结构中，网络设备可以包括集中单元(centralized unit，CU)节点和分布单元(distributedunit，DU)节点，集中单元和分布单元也可以地理上分开布置。
网络设备与终端设备之间可以各自使用一或多根天线进行多输入多输出(MultiInput Multi Output，MIMO)传输，MIMO传输可以是单用户MIMO(Single User MIMO，SU-MIMO)或多用户MIMO(Multiple User MIMO，MU-MIMO)。根据根天线组合的形态和数量，MIMO传输可以是2D-MIMO、3D-MIMO、FD-MIMO或massive-MIMO，也可以是分集传输或预编码传输或波束赋形传输等。
图3是本申请实施例提供的概率成型的映射方法的流程示意图之一，如图3所示，本申请实施例提供一种概率成型的映射方法，其执行主体可以为发送端。该方法包括：
步骤301，基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
具体地，发送端可以获取目标发送比特，进而基于目标发送比特可以确定待成型比特，进而可以通过信道码的第一译码器对待成型比特进行概率成型，获取待成型比特对应的成型幅度比特。
可以理解的是，目标发送比特可以是待进行星座调制的信息，经过星座调制后，可以获取目标发送比特对应的调制星座点。
步骤302，将所述成型幅度比特映射为调制星座点。
具体地，在获取到目标发送比特之后，发送端基于目标发送比特可以确定目标极性比特，进而基于目标极性比特和成型幅度比特，可以进行映射，唯一确定调制星座点。
可选地，在下行场景中，发送端可以是网络侧设备，例如基站，相应地，接收端可以是终端。
可选地，在上行场景中，发送端可以是终端，例如手机相应地，接收端可以是网络侧设备。
可选地，发送端可以包括成型器，成型器可以包括信道码的第一译码器，第一译码器可以将与第一译码器对应的校验子作为输入，进行译码计算，可以获取译码码字，基于译码码字可以获取成型幅度比特。
例如，信道码可以是二进制极化码，成型器可以包括二进制极化码的第一译码器。
例如，信道码可以是多进制极化码，成型器可以包括多进制极化码的第一译码器。
例如，信道码可以是二进制低密度奇偶校验(Low Density Parity Check，简称为LDPC)码，成型器可以包括二进制LDPC码的第一译码器。
例如，信道码可以是多进制LDPC码，成型器可以包括多进制LDPC码的第一译码器。
例如，发送端可以是基于后置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，进而可以基于成型幅度比特和目标极性比特，获取调制星座点。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
为了克服成型器不支持软输入软输出导致只能结合后置解成型PAS架构的缺陷，本申请实施例通过信道码构造的成型码可以支持软输入软输出解成型，适用于多种解成型PAS架构。
本申请实施例提供的概率成型的映射方法，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
具体地，信道码可以是二进制信道码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个第一译码器。
具体地，发送端可以基于目标发送比特确定待成型比特，进而可以将待成型比特输入到成型器，进而基于目标幅度概率分布和待成型比特，通过多个比特层分别对应的第一译码器，可以获取多个比特层分别对应的译码码字，进而基于多个比特层分别对应的译码码字，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
可选地，可以基于星座调制符号的二进制标号确定多个比特层。
例如，64QAM调制可以先分为2路8-ASK调制，每一个8-ASK调制符号都可以有一个3比特序列A1A2A3相对应，这3个比特中可以有一个是目标极性比特(例如可以是A1)，进而多个比特层可以是A2比特层，A3比特层。
因此，信道码可以是二进制信道码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个第一译码器，可以通过成型器中的第一译码器根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
具体地，信道码可以是二进制信道码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个第一译码器。
具体地，发送端可以基于目标发送比特确定待成型比特，进而可以将待成型比特输入到成型器，进而基于目标幅度概率分布，可以确定多个比特层分别对应的码率，进而基于待成型比特和多个比特层分别对应的码率，可以确定多个比特层分别对应的校验子，进而基于多个比特层分别对应的第一译码器和多个比特层分别对应的校验子，可以获取多个比特层分别对应的译码码字，进而基于多个比特层分别对应的译码码字，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
例如，信道码可以是二进制极化码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个二进制极化码的第一译码器。
例如，信道码可以是二进制LDPC码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个二进制LDPC码的第一译码器。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
可以理解的是，通过调节每个比特层的码率可以降低成型速率损失，且发送端的成型器可以采用支持低译码复杂度的信道码(例如，极化码，LDPC码)时，进而可以降低成型复杂度。因此，信道码可以是二进制信道码，发送端的成型器可以包括多个比特层，每一个比特层可以对应一个第一译码器，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
具体地，发送端可以基于目标发送比特确定待成型比特，进而可以将待成型比特输入到成型器，进而基于目标幅度概率分布，可以确定多个比特层分别对应的码率；进而基于待成型比特和多个比特层分别对应的码率，可以确定多个比特层分别对应的校验子；
具体地，在确定多个比特层分别对应的校验子之后，发送端可以将多个比特层中的第一个比特层对应的校验子输入第一个比特层对应的第一译码器，进而可以获取第一个比特层对应的译码码字，进而对于多个比特层中的每一个目标比特层，可以将目标比特层对应的校验子和第一译码码字输入目标比特层对应的第一译码器，可以获取目标比特层对应的译码码字；
具体地，在获取多个比特层分别对应的译码码字之后，可以基于多个比特层分别对应的译码码字，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
可选地，图4是本申请实施例提供的概率成型的映射方法的流程示意图之二，图4为本申请的一个可选的示例，但不作为对本申请的限定；如图4所示：
在信道码为二进制信道码的情况下，成型器可以将成型幅度比特A按照二进制比特划分为A＝A1A2…Am-1，基于某种准则(比如，信息熵)为每个比特层划分一个码率Ri，每个比特层都分配一个码率为Ri的信道码和相应的译码器。
成型器输入比特Ua按照每个比特层所能承载的比特数进行层映射，被划分为Ua1、Ua2以及Ua3，以此类推。对于第i个比特层，Uai作为校验子，输入层i的信道码译码器，并且层i译码器的软比特根据目标幅度条件概率分布计算，其中A1A2…Ai-1是前i-1层译码结果。成型器采取逐层译码的方式获得每一层译码码字，例如层1的译码码字可以是层2的译码码字可以是/>层3的译码码字可以是/>以此类推，最后把所有比特层码字并串转换作为成型幅度比特A输出。
可以理解的是，在成型器的成型过程中，信息比特被加载到信道码的校验子上，由于译码器的软比特根据目标幅度概率分布PA逐层计算，最终每次获得的码字都会接近目标幅度条件概率分布成型幅度比特A也会接近目标幅度概率分布PA。
因此，信道码可以是二进制信道码，发送端的成型器可以包括多个比特层，每一个比特层可以对应第一译码器，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
具体地，基于目标幅度概率分布可以确定每一个比特层的幅度比特对应的熵，进而可以基于多个比特层分别对应的熵，确定多个比特层分别对应的码率，进而基于待成型比特和多个比特层分别对应的码率，可以确定多个比特层分别对应的校验子，进而基于多个比特层分别对应的第一译码器和多个比特层分别对应的校验子，可以获取多个比特层分别对应的译码码字，进而基于多个比特层分别对应的译码码字，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
因此，发送端的成型器可以基于多个比特层分别对应的熵，确定多个比特层分别对应的码率，进而可以确定多个比特层分别对应的校验子，进而可以通过成型器中的第一译码器根据目标幅度概率分布和校验子进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
具体地，信道码可以是多进制信道码，发送端的成型器可以包括多进制信道码的第一译码器。
具体地，发送端可以基于目标发送比特确定待成型比特，进而基于目标幅度概率分布，可以确定多进制信道码的码率，进而基于待成型比特和多进制信道码的码率，可以获取待成型比特对应的多进制待成型比特，进而基于多进制待成型比特和目标幅度概率分布，可以获取多进制待成型比特对应的多进制译码码字，进而将多进制译码码字转为二进制，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
例如，信道码可以是多进制极化码，发送端的成型器可以包括多进制极化码的第一译码器。
例如，信道码可以是多进制LDPC码，发送端的成型器可以包括多进制LDPC码的第一译码器。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
可选地，图5是本申请实施例提供的概率成型的映射方法的流程示意图之三，图5为本申请的一个可选的示例，但不作为对本申请的限定；如图5所示：
在信道码为多进制信道码的情况下，多进制信道码的码率R可以根据某种准则确定(例如，信息熵)，根据码率R可以进一步确定能够加载的信息符号数和信息比特数。该成型器不再需要进行层映射，而是将二进制比特流转换为多进制符号Va加载到多进制校验子上，译码器在多进制上译码获得多进制的译码码字V。译码器的软比特输出，可以根据目标幅度概率分布PA计算，最终的译码码字通过多进制转二进制操作，获得成型幅度比特A。
可以理解的是，由软比特输入根据PA计算，译码获得的码字符号也会接近PA分布，从而可以实现概率成型。基于多进制码的成型器不需要逐层串行译码，成型时延更低，适用于未来高吞吐业务场景。
可以理解的是，通过调节多进制信道码的码率可以降低成型速率损失，且发送端的成型器可以采用支持低译码复杂度的信道码(例如，极化码，LDPC码)时，进而可以降低成型复杂度。
因此，信道码可以是多进制信道码，发送端的成型器可以包括多进制信道码的第一译码器，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，基于多进制码的成型器不需要逐层串行译码，成型时延更低，适用于未来高吞吐业务场景。
可选地，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
具体地，基于目标幅度概率分布可以确定所有幅度比特对应的熵，进而可以基于所有幅度比特对应的熵，确定多进制信道码的码率，进而基于待成型比特和多进制信道码的码率，可以获取待成型比特对应的多进制待成型比特，进而基于多进制待成型比特和目标幅度概率分布，可以获取多进制待成型比特对应的多进制译码码字，进而将多进制译码码字转为二进制，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
因此，发送端的成型器可以基于所有幅度比特对应的熵，确定多进制信道码的码率，进而可以确定多进制待成型比特，进而可以通过成型器中的第一译码器根据目标幅度概率分布和多进制待成型比特进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，基于多进制码的成型器不需要逐层串行译码，成型时延更低，适用于未来高吞吐业务场景。
可选地，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
可选地，在第一译码器可以是支持软输入软输出的译码器。
例如，第一译码器可以是BP置信传播译码器，BP置信传播译码器可以将与BP置信传播译码器对应的校验子作为输入，进行译码计算，可以获取译码码字，基于译码码字可以获取成型幅度比特。
可选地，在第一译码器可以是支持软输入硬输出的译码器。
例如，第一译码器可以是列表译码器，列表译码器可以将与列表译码器对应的校验子作为输入，进行译码计算，可以获取译码码字，基于译码码字可以获取成型幅度比特。
可选地，在第一译码器可以是基于神经网络训练获得的译码器。
例如，第一译码器可以是，基于深度神经网络(Deep Neural Networks，DNN)训练获得的BP译码器，也即DNN-BP译码器，DNN-BP译码器可以将与DNN-BP译码器对应的校验子作为输入，进行译码计算，可以获取译码码字，基于译码码字可以获取成型幅度比特。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
因此，第一译码器可以是多种类型的译码器中的任一项，第一译码器可以将与第一译码器对应的校验子作为输入，进行译码计算，可以获取译码码字，基于译码码字可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
具体地，在接收到目标发送比特之后，发送端基于目标发送比特可以确定目标极性比特，进而基于目标极性比特和成型幅度比特，可以进行映射，唯一确定调制星座点。
因此，通过成型幅度比特和目标极性比特可以唯一确定调制星座点，由于成型幅度比特是通过成型器中的第一译码器根据目标幅度概率分布进行译码获取的，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在所述将所述成型幅度比特映射为调制星座点之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
具体地，发送端对目标发送比特进行串并转换，可以获取待成型比特和第一极性比特；
具体地，发送端可以基于目标发送比特确定待成型比特，进而可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入到发送端的成型器，可以获取成型幅度比特；
具体地，在获取到第一极性比特和成型幅度比特之后，发送端可以基于第一极性比特和成型幅度比特，确定目标极性比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
可选地，发送端可以是基于后置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，进而可以基于成型幅度比特和目标极性比特，获取调制星座点。
可选地，在后置解成型PAS架构下，发送端可以将M-QAM复数星座调制转换为两路实数的调制，根据信噪比(Signal-to-Noise Ratio，SNR)计算/>调制的目标概率分布PΩ，/>PΩ可以是/>调制的最优概率分布，/>可以采用BRGC二进制标号，概率分布PΩ可以进一步解耦为目标幅度概率分布PA和目标极性概率分布PS，/>
因此，发送端可以是基于后置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
具体地，发送端对目标发送比特进行串并转换，可以获取待成型比特和第一极性比特；
具体地，发送端可以基于目标发送比特确定待成型比特，进而可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入到发送端的成型器，可以获取成型幅度比特；
具体地，在获取到第一极性比特和成型幅度比特之后，发送端可以对第一极性比特和成型幅度比特进行前向纠错编码，获取第一校验比特，进而对第一校验比特和第一极性比特进行串并转换，可以获取目标极性比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
因此，发送端可以是基于后置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
具体地，发送端可以对目标发送比特进行前向纠错编码，可以获取第一编码码字，进而对第一编码码字进行串并转换，可以获取待成型比特和目标极性比特；
具体地，在获取到待成型比特之后，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入到发送端的成型器，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
可选地，图6是本申请实施例提供的前置解成型PAS架构的示意图，图6为本申请的一个可选的示例，但不作为对本申请的限定；如图6所示，发送端可以是基于前置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，进而可以基于成型幅度比特和目标极性比特，获取调制星座点。
可以理解的是，在前置解成型PAS架构下，发送端先做前向纠错编码，然后对纠错码的码字进行概率成型。
可选地，在前置解成型PAS架构下，发送端可以先对目标发送比特做前向纠错编码，然后将纠错编码的码字划分为Ua和Us＝S两部分，进而成型器可以对Ua成型获得成型幅度比特A并与目标极性比特S合并唯一确定ASK调制星座点。
可选地，在前置解成型PAS架构下，发送端可以将M-QAM复数星座调制转换为两路实数的调制，根据信噪比(Signal-to-Noise Ratio，SNR)计算/>调制的目标概率分布PΩ，/>PΩ可以是/>调制的最优概率分布，/>可以采用BRGC二进制标号，概率分布PΩ可以进一步解耦为目标幅度概率分布PA和目标极性概率分布PS，/>
因此，发送端可以是基于前置解成型PAS架构实现的，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述方法还包括：
基于目标信噪比SNR和目标调制阶数，确定所述目标幅度概率分布。
具体地，发送端可以基于目标发送比特确定待成型比特，基于目标信噪比SNR和目标调制阶数，可以确定目标幅度概率分布；
具体地，在确定待成型比特和目标幅度概率分布之后，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入到发送端的成型器，可以获取成型幅度比特，进而基于成型幅度比特和目标极性比特，可以唯一确定调制星座点。
可选地，发送端可以将M-QAM复数星座调制转换为两路实数的调制，目标调制阶数可以是/>基于目标信噪比SNR和目标调制阶数，确定目标幅度概率分布的过程可以包括：
ASK调制星座点服从MB(Maxwell-Boltzmann)分布且二进制标号为BRGC，星座点在加性高斯白噪声(Additive White Gaussian Noise，AWGN)信道传输模型为Y＝Δ·X+N，其中，Y可以是发送星座X的有噪版本，Δ为ASK的功率缩放系数，N为加性高斯白噪声；
将星座点分解为1个极性比特S和(m-1)个幅度比特A，/>幅度A的概率分布为/>星座点极性分布为/>ASK星座点概率为/>
遍历Δ＝Δ1，Δ2，…，对每一个Δi取值通过二分法寻找使得熵H(X)最大且发送功率不大于1的λi并计算对应的SNR下信道容量Ci，确定最大容量索引imax＝argmaxCi，获得/>和最优分布(目标幅度概率分布)/>
因此，基于目标信噪比SNR和目标调制阶数，可以确定目标幅度概率分布，发送端可以基于目标幅度概率分布，将待成型比特作为信道码的校验子输入成型器，获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度。
本申请实施例提供的概率成型的映射方法，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
图7是本申请实施例提供的概率解成型的接收处理方法的流程示意图之一，如图7所示，本申请实施例提供一种概率解成型的接收处理方法，其执行主体可以为接收端。该方法包括：
步骤701，对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
具体地，接收端可以基于接收信号，对接收信号进行解成型，可以获取接收信号对应的目标发送比特，其中，接收信号对应的成型幅度比特可以是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
可以理解的是，发送端可以包括成型器，成型器可以包括信道码的第一译码器，成型器的输入可以包括待成型比特，待成型比特可以用于作为信道码的校验子，目标幅度概率分布可以为成型幅度的目标概率分布，待成型比特可以是基于目标发送比特确定的。
可选地，在下行场景中，接收端可以是终端，例如手机。
可选地，在上行场景中，接收端可以是网络侧设备，例如基站。
例如，接收端可以是基于后置解成型PAS架构实现的，接收端可以基于接收信号，获取接收信号对应的目标发送比特。
例如，接收端可以是基于前置解成型PAS架构实现的，接收端可以基于接收信号，获取接收信号对应的目标发送比特。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
本申请实施例提供的概率解成型的接收处理方法，接收信号对应的成型幅度比特可以是通过信道码构造的，通过基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特。
具体地，接收端将接收信号输入到解调器，可以获取解调信息，进而将解调信息输入到前向纠错译码器，可以获取成型幅度比特和第一极性比特，进而将成型幅度比特输入到解成型器，可以获取待成型比特，进而基于待成型比特和第一极性比特，可以确定目标发送比特。
可选地，接收端可以是基于后置解成型PAS架构实现的，接收端可以基于接收信号，获取所述接收信号对应的目标发送比特，接收信号对应的成型幅度比特是成型器基于目标幅度概率分布获取的，成型器的输入包括待成型比特，待成型比特用于作为信道码的校验子，目标幅度概率分布为成型幅度的目标概率分布，待成型比特是基于目标发送比特确定的。
因此，接收端可以是基于后置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
具体地，接收端将接收信号输入到解调器，可以获取解调信息，进而将解调信息输入到前向纠错译码器，可以获取成型幅度比特和第一极性比特；
具体地，在获取到成型幅度比特之后，在成型幅度比特为硬值比特的情况下，基于校验约束关系，可以将成型幅度比特输入到解成型器，获取待成型比特，待成型比特可以为信道码的校验子对应的硬值比特，进而基于待成型比特和第一极性比特，可以确定目标发送比特。
例如，在后置解成型PAS架构下，接收端的解成型器可以基于校验约束关系，对硬值比特输入进行计算，获取硬值比特输出，可以不参与Turbo迭代。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
因此，接收端可以是基于后置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
具体地，接收端将接收信号输入到解调器，可以获取解调信息，进而将解调信息输入到前向纠错译码器，可以获取成型幅度比特和第一极性比特；
具体地，在获取到成型幅度比特之后，在成型幅度比特为软值比特的情况下，可以将成型幅度比特输入到解成型器，可以获取待成型比特，解成型器可以包括信道码的第二译码器，待成型比特可以为信道码的校验子对应的软值比特，进而基于待成型比特和第一极性比特，可以确定目标发送比特。
例如，在后置解成型PAS架构下，接收端的解成型器可以基于信道码的译码器对软值比特输入进行计算，获取软值比特输出，可以参与Turbo迭代。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
因此，接收端可以是基于后置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取所述目标发送比特。
具体地，接收端对接收信号可以进行解调解成型，获取第二编码码字，进而可以将第二编码码字输入到前向纠错译码器，获取目标发送比特。
可选地，接收端可以是基于前置解成型PAS架构实现的，接收端可以基于接收信号，获取所述接收信号对应的目标发送比特，接收信号对应的成型幅度比特是成型器基于目标幅度概率分布获取的，成型器的输入包括待成型比特，待成型比特用于作为信道码的校验子，目标幅度概率分布为成型幅度的目标概率分布，待成型比特是基于目标发送比特确定的。
可以理解的是，在前置解成型PAS架构下，接收端先做解成型，然后再进行前向纠错译码。
可选地，在前置解成型PAS架构下，接收端可以先进行解调然后解成型，或者联合解调解成型，然后输出软比特给前向纠错译码器，恢复出目标发送比特。
可选地，联合解调解成型过程可以包括：根据接收信号和成型校验约束关系计算后验概率，输出软比特到前向纠错译码器。
可选地，先进行解调然后解成型过程可以包括：解调器根据接收信号输出解调信息(可以为一个概率值)，进而解成型器可以基于解调信息和成型校验约束关系进行概率修正，输出软比特到前向纠错译码器。
可以理解的是，基于CCDM和ESS的成型码无法支持软输入软输出检测，不适用于前置解成型的PAS架构和性能更优的Turbo接收机，而基于信道码构造的成型码可以支持软输入软输出检测，可以适用于前置解成型的PAS架构和性能更优的Turbo接收机。
因此，接收端可以是基于前置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
具体地，接收端可以将接收信号输入到解调器，获取解调信息；
具体地，在获取到解调信息之后，在解调信息为软值比特的情况下，可以将解调信息输入到解成型器，获取第二编码码字，解成型器可以包括信道码的第二译码器，第二编码码字可以为信道码的校验子对应的软值比特，进而可以将第二编码码字输入到前向纠错译码器，获取目标发送比特。
例如，在前置解成型PAS架构下，接收端的解成型器可以基于信道码的译码器对软值比特输入进行计算，获取软值比特输出，可以参与Turbo迭代。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
因此，接收端可以是基于前置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
具体地，接收端可以将接收信号输入到解调器，获取解调信息；
具体地，在获取到解调信息之后，在解调信息为软值比特的情况下，可以将解调信息输入到解成型器，获取第二编码码字，解成型器可以包括信道码的第三译码器，第二编码码字可以为信道码的校验子对应的硬值比特，进而可以将第二编码码字输入到前向纠错译码器，获取目标发送比特。
例如，在前置解成型PAS架构下，接收端的解成型器可以基于信道码的译码器对软值比特输入进行计算，获取硬值比特输出，可以不参与Turbo迭代。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
因此，接收端可以是基于前置解成型PAS架构实现的，接收信号对应的成型幅度比特可以是通过信道码构造的，接收端可以基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
可选地，对于支持软输入软输出的解成型器，可以采用Turbo迭代接收机(解调、解成型、以及译码器之间的交互迭代)，也可以采用非Turbo迭代的串行接收机；而仅支持硬输出的解成型器可以采用非Turbo迭代的串行接收机。
例如，接收端可以是基于后置解成型PAS架构实现的，接收端可以基于解调器、解成型器和前向纠错译码器之间的Turbo迭代过程，获取接收信号对应的目标发送比特。
例如，接收端可以是基于前置解成型PAS架构实现的，接收端可以基于解调器、解成型器和前向纠错译码器之间的Turbo迭代过程，获取接收信号对应的目标发送比特。
需要说明的是，以上例子仅作为对本申请实施例的举例说明，不作为对本申请实施例的限定。
可选地，图8是本申请实施例提供的概率解成型的接收处理方法的流程示意图之二，图8为本申请的一个可选的示例，但不作为对本申请的限定；如图8所示：
通过信道码构造的成型码可以支持软输入软输出解成型(例如，基于LDPC码)，因此采用后置解成型PAS架构也可以支持Turbo接收机。接收端可以根据调制的最优概率分布PΩ和接收信号解调计算软比特值，进而送入SFEC译码器译码获得第一极性比特Us和成型幅度比特A，A的软值被送入解成型器获得待成型比特Ua。解成型器关于A的软值输入给SFEC译码器参与Turbo迭代，可以获得额外性能增益。
因此，为了获得更好的性能，接收端可以采用复杂度更高的Turbo迭代接收机进行解调、解成型和前向纠错译码之间的交互迭代。
本申请实施例提供的概率解成型的接收处理方法，接收信号对应的成型幅度比特可以是通过信道码构造的，通过基于接收信号，获取接收信号对应的目标发送比特，可以实现对概率成型码的解成型，PAS架构在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在后置解成型PAS架构(比如图1所示的架构)下，发送端的成型器的信道码可以采用二进制极化码，极化码的极化核为码长n＝128，1024-QAM调制转换为2个独立的32-ASK调制，工作在SNR＝25dB下，计算目标幅度概率分布/>其中，λ＝0.0033，功率缩放系数Δ＝0.0842，二进制标号和概率分布的示例可以如表1所示。
其中，比特层还可以称为幅度比特层，对于每一个幅度比特层，极化码的封冻索引集F和信息索引集Fc，可以根据5G表中的Sequence或者密度演进确定一个码率为Ri、码长为n＝128的极化码，根据表1中概率分布计算PAS每一层概率幅度比特的条件熵得到Ri＝1-H(Ai|A1A2…Ai-1)+∈，∈＝0.08。每一层加载ki＝128·(1-Ri)个信息比特到极化码的校验子上(也即封冻索引集F)，通过串行抵消(Successive Cancellation，SC)译码得到码字作为第i层幅度比特。
SFEC可以是一个LDPC码，接受端可以根据接收信号y，表1中的先验概率计算后验概率得到SFEC译码的软比特输入，然后译码获取Us和A。加载到校验子上的信息比特通过计算Ua＝T＝G(F，:)·A得到，其中是极化(Polar)码的生成矩阵，Ua可以是待成型比特，T可以是校验子。
表1 32-ASK调制的二进制标号与概率分布
可选地，在后置解成型PAS架构(如图1所示的架构)下，发送端的成型器的信道码可以采用32进制Polar码，极化核为α＝2是GF(32)域中本原元，码长n＝128，1024-QAM调制转换为2个独立的32-ASK调制，工作在SNR＝25dB下，根据表1中的概率分布计算32进制Polar码的码率R＝1-H(A1A2…A5)+∈，∈＝0.08，通过密度演进或蒙特卡罗仿真进确定Polar码的封冻符号F，信息符号Fc。待传输的信息比特(目标发送比特)每5比特为一组映射为GF(32)上的多进制符号，并加载到封冻符号F上，通过多进制的SC译码得到多进制码字，再映射成二进制比特流。
SFEC采用LDPC码，接收端的解成型器基于Polar的BP置信传播译码器，进行迭代译码实现，并参与Turbo接收机中LDPC迭代译码。
可选地，在前置解成型PAS架构(如图6所示的架构)下，发送端的成型器的信道码可以采用二进制LDPC码，码长n＝128，256-QAM调制转换为2个独立的16-ASK调制，工作在SNR＝17dB下，计算λ＝0.0132，ASK的功率缩放系数Δ＝0.1685，16-ASK概率分布和二进制标号如表2所示。根据表2中概率分布计算PAS每一层概率幅度比特的条件熵，从而确定每一层的LDPC码的码率Ri＝1-H(Ai|A1A2…Ai-1)+∈，∈＝0.08。对于每个幅度比特层，加载ki＝128·(1-Ri)个传输比特到该层LDPC码的校验子上。
图9是本申请实施例提供的基于Tanner图的置信传播译码器的示意图，如图9所示，LDPC Tanner图可以包括变量节点C，校验节点和校验子节点，校验子满足T＝HCT，T表示校验子，H表示校验矩阵，通过BP译码可以得到满足分布的码字作为概率成型的幅度比特。
信道编码采用LDPC码，接收端可以采用Turbo接收机，进行解调、解成型和前向纠错译码之间的交互迭代。
表2 16-ASK调制的二进制标号与概率分布
Ω -15 -13 -11 -9 -7 -5 -3 -1
A1A2A3A4 1111 1110 1100 1101 1001 1000 1010 1011
PΩ 0.0046 0.01 0.022 0.04 0.066 0.096 0.122 0.1377
Ω +1 +3 +5 +7 +9 +11 +13 +15
A1A2A3A4 0011 0010 0000 0001 0101 0100 0110 0111
PΩ 0.1377 0.122 0.0956 0.0664 0.041 0.022 0.01 0.0046
可选地，在前置解成型PAS架构(如图6所示的架构)下，发送端的成型器的信道码可以采用16进制LDPC码，256-QAM调制转换为2个独立的16-ASK调制，工作在SNR＝17dB下，计算λ＝0.0132，ASK的功率缩放系数Δ＝0.1685，16-ASK概率分布和二进制标号如表2所示。根据表2中的概率分布计算16进制LDPC码的码率R＝1-H(A1A2A3A4)+∈，∈＝0.08。待传输的信息比特(目标发送比特)每4比特为一组映射为GF(16)上的多进制符号，并加载到LDPC码的校验子符号上，通过多进制LDPC码的BP译码算法得到码字符号，再转换为二进制比特流获得成型幅度比特。
信道编码可以采用LDPC码，接收端可以采用Turbo接收机，进行解调、解成型和前向纠错译码之间的交互迭代。
本申请实施例提供的概率成型的映射方法，通过专用于信道码的第一译码器可以根据目标幅度概率分布进行译码，进而可以获取成型幅度比特，使得成型幅度比特可以接近目标幅度概率分布，可以实现概率成型，且可以实现较小的速率损失和较低的成型复杂度，在高信噪比和高谱效下，可有效降低成型损失，可以提高通信系统性能。
可选地，在下行场景中，发送端可以是网络侧设备，接收端可以是终端设备。
图10是本申请实施例提供的网络侧设备的结构示意图之一，如图10所示，所述网络侧设备包括存储器1020，收发机1000，处理器1010，其中：
存储器1020，用于存储计算机程序；收发机1000，用于在所述处理器1010的控制下收发数据；处理器1010，用于读取所述存储器1020中的计算机程序并执行以下操作：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
具体地，收发机1000，用于在处理器1010的控制下接收和发送数据。
其中，在图10中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1010代表的一个或多个处理器和存储器1020代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1000可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元，这些传输介质包括无线信道、有线信道、光缆等传输介质。处理器1010负责管理总线架构和通常的处理，存储器1020可以存储处理器1010在执行操作时所使用的数据。
处理器1010可以是中央处理器(Central Processing Unit，CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)，处理器也可以采用多核架构。
可选地，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
可选地，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
可选地，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
可选地，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
可选地，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
可选地，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
可选地，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
可选地，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
可选地，在所述将所述成型幅度比特映射为调制星座点之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
可选地，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述操作还包括：
基于目标信噪比SNR和目标调制阶数，确定所述目标幅度概率分布。
在此需要说明的是，本申请实施例提供的上述网络侧设备，能够实现在下行场景中上述执行主体为网络侧设备的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
图11是本申请实施例提供的终端的结构示意图之一，如图11所示，所述终端包括存储器1120，收发机1100，处理器1110，其中：
存储器1120，用于存储计算机程序；收发机1100，用于在所述处理器1110的控制下收发数据；处理器1110，用于读取所述存储器1120中的计算机程序并执行以下操作：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
具体地，收发机1100，用于在处理器1110的控制下接收和发送数据。
其中，在图11中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1110代表的一个或多个处理器和存储器1120代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1100可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元，这些传输介质包括无线信道、有线信道、光缆等传输介质。针对不同的用户设备，用户接口1130还可以是能够外接内接需要设备的接口，连接的设备包括但不限于小键盘、显示器、扬声器、麦克风、操纵杆等。
处理器1110负责管理总线架构和通常的处理，存储器1120可以存储处理器1110在执行操作时所使用的数据。
可选地，处理器1110可以是中央处理器(Central Processing Unit，CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)，处理器也可以采用多核架构。
处理器通过调用存储器存储的计算机程序，用于按照获得的可执行指令执行本申请实施例提供的任一所述方法。处理器与存储器也可以物理上分开布置。
可选地，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特；
基于所述待成型比特和所述第一极性比特，确定所述目标发送比特。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
可选地，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取所述目标发送比特。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
可选地，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
在此需要说明的是，本发明实施例提供的上述终端，能够实现在下行场景中上述执行主体为终端的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
可选地，在上行场景中，接收端可以是网络侧设备，发送端可以是终端设备。
图12是本申请实施例提供的网络侧设备的结构示意图之二，如图12所示，所述网络侧设备包括存储器1220，收发机1200，处理器1210，其中：
存储器1220，用于存储计算机程序；收发机1200，用于在所述处理器1210的控制下收发数据；处理器1210，用于读取所述存储器1220中的计算机程序并执行以下操作：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
具体地，收发机1200，用于在处理器1210的控制下接收和发送数据。
其中，在图12中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1210代表的一个或多个处理器和存储器1220代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1200可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元，这些传输介质包括无线信道、有线信道、光缆等传输介质。处理器1210负责管理总线架构和通常的处理，存储器1220可以存储处理器1210在执行操作时所使用的数据。
处理器1210可以是中央处理器(Central Processing Unit，CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)，处理器也可以采用多核架构。
可选地，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特；
基于所述待成型比特和所述第一极性比特，确定所述目标发送比特。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
可选地，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
可选地，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取所述目标发送比特。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
可选地，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
可选地，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
在此需要说明的是，本申请实施例提供的上述网络侧设备，能够实现上行场景中上述执行主体为网络侧设备的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
图13是本申请实施例提供的终端的结构示意图之二，如图13所示，所述终端包括存储器1320，收发机1300，处理器1310，其中：
存储器1320，用于存储计算机程序；收发机1300，用于在所述处理器1310的控制下收发数据；处理器1310，用于读取所述存储器1320中的计算机程序并执行以下操作：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
具体地，收发机1300，用于在处理器1310的控制下接收和发送数据。
其中，在图13中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1310代表的一个或多个处理器和存储器1320代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1300可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元，这些传输介质包括无线信道、有线信道、光缆等传输介质。针对不同的用户设备，用户接口1330还可以是能够外接内接需要设备的接口，连接的设备包括但不限于小键盘、显示器、扬声器、麦克风、操纵杆等。
处理器1310负责管理总线架构和通常的处理，存储器1320可以存储处理器1310在执行操作时所使用的数据。
可选地，处理器1310可以是中央处理器(Central Processing Unit，CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)，处理器也可以采用多核架构。
处理器通过调用存储器存储的计算机程序，用于按照获得的可执行指令执行本申请实施例提供的任一所述方法。处理器与存储器也可以物理上分开布置。
可选地，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
可选地，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
可选地，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
可选地，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
可选地，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
可选地，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
可选地，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
可选地，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
可选地，在所述将所述成型幅度比特映射为调制星座点之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
可选地，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
可选地，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述操作还包括：
基于目标信噪比SNR和目标调制阶数，确定所述目标幅度概率分布。
在此需要说明的是，本发明实施例提供的上述终端，能够实现上行场景中上述执行主体为终端的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
图14是本申请实施例提供的概率成型的映射装置的结构示意图，如图14所示，所述装置1400应用于发送端，包括：第一获取单元1401和第二获取单元1402，其中：
第一获取单元1401，用于基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
第二获取单元1402，用于将所述成型幅度比特映射为调制星座点。
可选地，在所述信道码为二进制信道码的情况下，所述第一获取单元具体用于：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
可选地，所述第一获取单元具体用于：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
可选地，所述第一获取单元具体用于：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
可选地，所述第一获取单元具体用于：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
可选地，在所述信道码为多进制信道码的情况下，所述第一获取单元具体用于：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
可选地，所述第一获取单元具体用于：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
可选地，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
可选地，所述第二获取单元具体用于：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
可选地，所述装置还包括第三获取单元，在所述将所述成型幅度比特映射为调制星座点之前，所述第三获取单元用于：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
可选地，所述第三获取单元具体用于：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
可选地，所述装置还包括第四获取单元，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述第四获取单元用于：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
可选地，所述装置还包括确定单元，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述确定单元用于：
基于目标信噪比SNR和目标调制阶数，确定所述目标幅度概率分布。
图15是本申请实施例提供的概率解成型的接收处理装置的结构示意图，如图15所示，所述装置1500应用于接收端，包括：第五获取单元1501，其中：
第五获取单元1501，用于对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
可选地，所述第五获取单元具体用于：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特；
基于所述待成型比特和所述第一极性比特，确定所述目标发送比特。
可选地，所述第五获取单元具体用于：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
可选地，所述第五获取单元具体用于：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
可选地，所述第五获取单元具体用于：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取所述目标发送比特。
可选地，所述第五获取单元具体用于：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
可选地，所述第五获取单元具体用于：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
可选地，所述第五获取单元具体用于：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在此需要说明的是，本发明实施例提供的上述装置，能够实现上述方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
另一方面，本申请实施例还提供一种处理器可读存储介质，所述处理器可读存储介质存储有计算机程序，所述计算机程序用于使所述处理器执行上述各实施例提供的方法，例如包括：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
例如包括：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
所述处理器可读存储介质可以是处理器能够存取的任何可用介质或数据存储设备，包括但不限于磁性存储器(例如软盘、硬盘、磁带、磁光盘(MO)等)、光学存储器(例如CD、DVD、BD、HVD等)、以及半导体存储器(例如ROM、EPROM、EEPROM、非易失性存储器(NANDFLASH)、固态硬盘(SSD))等。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机可执行指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机可执行指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些处理器可执行指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的处理器可读存储器中，使得存储在该处理器可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些处理器可执行指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (43)

1.一种概率成型的映射方法，其特征在于，应用于发送端，包括：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
2.根据权利要求1所述的概率成型的映射方法，其特征在于，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
3.根据权利要求2所述的概率成型的映射方法，其特征在于，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
4.根据权利要求3所述的概率成型的映射方法，其特征在于，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
5.根据权利要求3所述的概率成型的映射方法，其特征在于，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
6.根据权利要求1所述的概率成型的映射方法，其特征在于，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
7.根据权利要求6所述的概率成型的映射方法，其特征在于，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
8.根据权利要求1-7任一项所述的概率成型的映射方法，其特征在于，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
9.根据权利要求1-7任一项所述的概率成型的映射方法，其特征在于，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
10.根据权利要求9所述的概率成型的映射方法，其特征在于，在所述将所述成型幅度比特映射为调制星座点之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
11.根据权利要求10所述的概率成型的映射方法，其特征在于，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
12.根据权利要求9所述的概率成型的映射方法，其特征在于，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述方法还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
13.一种概率解成型的接收处理方法，其特征在于，应用于接收端，包括：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
14.根据权利要求13所述的概率解成型的接收处理方法，其特征在于，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特。
15.根据权利要求14所述的概率解成型的接收处理方法，其特征在于，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
16.根据权利要求14所述的概率解成型的接收处理方法，其特征在于，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
17.根据权利要求13所述的概率解成型的接收处理方法，其特征在于，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取目标发送比特。
18.根据权利要求17所述的概率解成型的接收处理方法，其特征在于，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
19.根据权利要求17所述的概率解成型的接收处理方法，其特征在于，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
20.根据权利要求16或18所述的概率解成型的接收处理方法，其特征在于，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
21.一种发送端，其特征在于，包括存储器，收发机，处理器：
存储器，用于存储计算机程序；收发机，用于在所述处理器的控制下收发数据；处理器，用于读取所述存储器中的计算机程序并执行以下操作：
基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
将所述成型幅度比特映射为调制星座点。
22.根据权利要求21所述的发送端，其特征在于，在所述信道码为二进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
确定多个比特层，每一个比特层分别对应一个所述第一译码器；
基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字；
基于所述多个比特层分别对应的译码码字，获取所述成型幅度比特。
23.根据权利要求22所述的发送端，其特征在于，所述基于所述目标幅度概率分布以及所述待成型比特，通过所述多个比特层分别对应的第一译码器，获取所述多个比特层分别对应的译码码字，包括：
基于目标幅度概率分布，确定所述多个比特层分别对应的码率；
基于所述待成型比特和所述多个比特层分别对应的码率，确定所述多个比特层分别对应的校验子；
基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字。
24.根据权利要求23所述发送端，其特征在于，所述基于所述多个比特层分别对应的所述第一译码器和所述多个比特层分别对应的校验子，获取所述多个比特层分别对应的译码码字，包括：
将所述多个比特层中的第一个比特层对应的校验子输入所述第一个比特层对应的第一译码器，获取第一个比特层对应的译码码字；
对于多个比特层中的每一个目标比特层，将所述目标比特层对应的校验子和第一译码码字输入所述目标比特层对应的第一译码器，获取所述目标比特层对应的译码码字；
其中，所述第一译码码字包括所述目标比特层之前的全部比特层分别对应的译码码字，所述目标比特层为除所述第一个比特层之外的其他比特层。
25.根据权利要求23所述的发送端，其特征在于，所述基于目标幅度概率分布，确定所述多个比特层分别对应的码率，包括：
基于目标幅度概率分布，确定所述多个比特层中每一层的幅度比特分别对应的熵；
基于所述多个比特层分别对应的熵，确定所述多个比特层分别对应的码率。
26.根据权利要求21所述的发送端，其特征在于，在所述信道码为多进制信道码的情况下，所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特，包括：
基于所述目标幅度概率分布确定多进制信道码的码率；
基于所述待成型比特和所述多进制信道码的码率，获取所述待成型比特对应的多进制待成型比特，所述多进制待成型比特用于作为所述第一译码器的校验子；
基于所述多进制待成型比特和所述目标幅度概率分布，通过所述第一译码器，获取所述多进制待成型比特对应的多进制译码码字；
将所述多进制译码码字转为二进制，获取所述成型幅度比特。
27.根据权利要求26所述的发送端，其特征在于，所述基于所述目标幅度概率分布确定多进制信道码的码率，包括：
基于目标幅度概率分布，确定所有幅度比特对应的熵；
基于所述所有幅度比特对应的熵，确定所述多进制信道码的码率。
28.根据权利要求21-27任一项所述的发送端，其特征在于，所述第一译码器包括以下任一项：
支持软输入软输出的译码器；或
支持软输入硬输出的译码器；或
基于神经网络训练获得的译码器。
29.根据权利要求21-27任一项所述的发送端，其特征在于，所述将所述成型幅度比特映射为调制星座点，包括：
将所述成型幅度比特和目标极性比特映射为所述调制星座点。
30.根据权利要求29任一项所述的发送端，其特征在于，在所述将所述成型幅度比特映射为调制星座点之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行串并转换，获取所述待成型比特和第一极性比特；
基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特。
31.根据权利要求30所述的发送端，其特征在于，所述基于所述第一极性比特和所述成型幅度比特，确定所述目标极性比特，包括：
对所述第一极性比特和所述成型幅度比特进行前向纠错编码，获取第一校验比特；
对所述第一校验比特和所述第一极性比特进行串并转换，获取所述目标极性比特。
32.根据权利要求29所述的发送端，其特征在于，在所述基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特之前，所述操作还包括：
获取目标发送比特；
对所述目标发送比特进行前向纠错编码，获取第一编码码字；
对所述第一编码码字进行串并转换，获取所述待成型比特和所述目标极性比特。
33.一种接收端，其特征在于，包括存储器，收发机，处理器：
存储器，用于存储计算机程序；收发机，用于在所述处理器的控制下收发数据；处理器，用于读取所述存储器中的计算机程序并执行以下操作：
对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
34.根据权利要求33所述的接收端，其特征在于，所述对接收信号进行解成型，包括：
将所述接收信号输入到解调器，获取解调信息；
将所述解调信息输入到前向纠错译码器，获取所述成型幅度比特和第一极性比特；
将所述成型幅度比特输入到解成型器，获取待成型比特。
35.根据权利要求34所述的接收端，其特征在于，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为硬值比特的情况下，基于校验约束关系，将所述成型幅度比特输入到所述解成型器，获取所述待成型比特，所述待成型比特为所述信道码的校验子对应的硬值比特。
36.根据权利要求34所述的接收端，其特征在于，所述将所述成型幅度比特输入到解成型器，获取待成型比特，包括：
在所述成型幅度比特为软值比特的情况下，将所述成型幅度比特输入到所述解成型器，获取待成型比特，所述解成型器包括所述信道码的第二译码器，所述待成型比特为所述信道码的校验子对应的软值比特。
37.根据权利要求33所述的接收端，其特征在于，所述对接收信号进行解成型，包括：
对所述接收信号进行解调解成型，获取第二编码码字；
将所述第二编码码字输入到前向纠错译码器，获取目标发送比特。
38.根据权利要求37所述的接收端，其特征在于，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第二译码器，所述第二编码码字为所述信道码的校验子对应的软值比特。
39.根据权利要求37所述的接收端，其特征在于，所述对所述接收信号进行解调解成型，获取第二编码码字，包括：
将所述接收信号输入到解调器，获取解调信息；
在所述解调信息为软值比特的情况下，将所述解调信息输入到所述解成型器，获取所述第二编码码字，所述解成型器包括所述信道码的第三译码器，所述第二编码码字为所述信道码的校验子对应的硬值比特。
40.根据权利要求36或38所述的接收端，其特征在于，所述对接收信号进行解成型，包括：
基于所述解调器、所述解成型器和所述前向纠错译码器之间的Turbo迭代过程，获取所述接收信号对应的目标发送比特。
41.一种概率成型的映射装置，其特征在于，应用于发送端，包括：
第一获取单元，用于基于目标幅度概率分布以及待成型比特，通过专用于信道码的第一译码器获取成型幅度比特；
第二获取单元，用于将所述成型幅度比特映射为调制星座点。
42.一种概率解成型的接收处理装置，其特征在于，应用于接收端，包括：
第五获取单元，用于对接收信号进行解成型；
其中，接收到的所述信号对应的成型幅度比特是专用于信道码的第一译码器基于目标幅度概率分布和待成型比特获取的。
43.一种处理器可读存储介质，其特征在于，所述处理器可读存储介质存储有计算机程序，所述计算机程序用于使所述处理器执行权利要求1至12任一项所述的方法或执行权利要求13至20任一项所述的方法。
CN202210190613.0A 2022-02-28 2022-02-28 概率成型的映射方法及概率解成型的接收处理方法 Pending CN116708114A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210190613.0A CN116708114A (zh) 2022-02-28 2022-02-28 概率成型的映射方法及概率解成型的接收处理方法
PCT/CN2022/134093 WO2023160053A1 (zh) 2022-02-28 2022-11-24 概率成型的映射方法及概率解成型的接收处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210190613.0A CN116708114A (zh) 2022-02-28 2022-02-28 概率成型的映射方法及概率解成型的接收处理方法

Publications (1)

Publication Number Publication Date
CN116708114A true CN116708114A (zh) 2023-09-05

Family

ID=87764652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210190613.0A Pending CN116708114A (zh) 2022-02-28 2022-02-28 概率成型的映射方法及概率解成型的接收处理方法

Country Status (2)

Country Link
CN (1) CN116708114A (zh)
WO (1) WO2023160053A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10091046B1 (en) * 2017-11-20 2018-10-02 Nokia Technologies Oy Joint use of probabilistic signal shaping and forward error correction
US10972215B2 (en) * 2018-03-09 2021-04-06 Nokia Solutions And Networks Oy Methods and apparatus for joint use of probabilistic signal shaping and forward error correction
CN108809375B (zh) * 2018-04-27 2021-08-17 上海交通大学 基于概率整型的低精度大规模天线系统及其编码调制方法
CN112600568B (zh) * 2020-12-04 2021-08-24 天津大学 结合非标准6阶调制与ldpc码的编码调制传输方法

Also Published As

Publication number Publication date
WO2023160053A1 (zh) 2023-08-31

Similar Documents

Publication Publication Date Title
CN109314600B (zh) 用于在使用通用极化码时进行速率匹配的系统和方法
RU2663708C1 (ru) Способ и устройство для передачи данных
US11671115B2 (en) High-rate long LDPC codes
CN109314524A (zh) 使用通用极化码时通过异构内核进行速率匹配的系统和方法
EP4274129A1 (en) Methods and apparatus for coding modulation and demodulation decoding
CN116073954A (zh) 用于在通信或广播系统中对信道进行编码和解码的方法和设备
CN111953459B (zh) 通信方法和装置
Au-Yeung et al. Trellis coded line packing: Large dimensional beamforming vector quantization and feedback transmission
CN108352918B (zh) 接收器、多个发射器、从多个发射器接收用户数据的方法以及发送用户数据的方法
CN109450594B (zh) 云接入网上行链路的无速率码度数分布优化方法
EP3659259B1 (en) Enhanced information sequences for polar codes
US20240039777A1 (en) Modulation method, demodulation method, and communication apparatus
JP4939607B2 (ja) 無線通信システム、その無線通信システムの構成方法および受信機
US11159179B2 (en) Enhanced information sequences for polar codes
US11515894B2 (en) Enhanced information sequences for polar codes
CN108512580B (zh) 适用于低精度量化的大规模多用户mimo迭代检测方法
CN116708114A (zh) 概率成型的映射方法及概率解成型的接收处理方法
ES2448576T3 (es) Recepción descentralizada y cooperativa de datos a través de estaciones base
US11258554B1 (en) Method and apparatus for sequentially detecting and decoding sparse code multiple access signal for multiple users
CN115298979A (zh) 具有连续传输层检测和软干扰消除的多输入多输出检测装置和方法
CN115085857A (zh) 极化编码调制、解调译码的方法和装置
WO2019038677A1 (en) UPO-CONFORMING INFORMATION SEQUENCES FOR POLAR CODES
US11936400B2 (en) Method and apparatus for encoding and decoding polar code
CN113497776B (zh) 一种调制方法及装置
WO2024055910A1 (zh) 图样映射优化方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination