CN116680080A - 一种内存管理方法、装置、电子设备和存储介质 - Google Patents
一种内存管理方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN116680080A CN116680080A CN202310733874.7A CN202310733874A CN116680080A CN 116680080 A CN116680080 A CN 116680080A CN 202310733874 A CN202310733874 A CN 202310733874A CN 116680080 A CN116680080 A CN 116680080A
- Authority
- CN
- China
- Prior art keywords
- thread
- memory
- hash table
- global hash
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 title claims abstract description 103
- 230000006870 function Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000011217 control strategy Methods 0.000 claims abstract description 19
- 238000004590 computer program Methods 0.000 claims description 16
- 239000002699 waste material Substances 0.000 abstract description 10
- 238000004891 communication Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明公开了一种内存管理方法、装置、电子设备和存储介质。其中,该方法包括:在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时针对线程分配内存,可避免内存浪费;通过引入预设内存管理结构体和预设全局哈希表实现对线程内存信息的管理,降低了内存管理的复杂度;通过配置的访问冲突控制策略,解决预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
Description
技术领域
本发明涉及计算机技术领域,尤其涉及一种内存管理方法、装置、电子设备和存储介质。
背景技术
对于多线程架构的应用程序,当其调用第三方库提供的接口函数时,会涉及到第三方库中的内存管理模块,此时若对每个线程都添加内存上下文,将会存在内存浪费及管理复杂等问题;同时,与多进程应用程序不同,多线程应用程序对全局变量的使用会产生资源使用冲突的问题,需要在不同线程中添加线程的内存上下文架构,并使用全局哈希表对线程的内存进行统一管理,但全局哈希表的使用又会涉及到并发访问的冲突问题。
因此,如何有效地解决线程的内存管理中存在的内存浪费、管理复杂以及全局哈希表并发访问时的冲突问题是当前亟需解决的技术问题。
发明内容
本发明提供了一种内存管理方法、装置、电子设备和存储介质,通过在多线程应用程序调用第三方库中的接口函数时针对线程分配内存,可避免内存浪费;通过引入预设内存管理结构体和预设全局哈希表实现对线程内存信息的管理,降低了内存管理的复杂度;通过配置的访问冲突控制策略,解决预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
根据本发明的一方面,提供了一种内存管理方法,该方法包括:
在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息;
根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。
根据本发明的另一方面,提供了一种内存管理装置,该装置包括:
内存信息确定模块,用于在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息;
内存分配模块,用于根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。
根据本发明的另一方面,提供了一种电子设备,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行本发明任一实施例所述的内存管理方法。
根据本发明的另一方面,提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现本发明任一实施例所述的内存管理方法。
本发明实施例的技术方案,通过在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时针对线程分配内存,可避免内存浪费;通过引入预设内存管理结构体和预设全局哈希表实现对线程内存信息的管理,降低了内存管理的复杂度;通过配置的访问冲突控制策略,解决预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种内存管理方法的流程图;
图2是根据本发明实施例二提供的一种内存管理方法的流程图;
图3是根据本发明实施例三提供的一种内存管理方法的流程图;
图4是根据本发明实施例三提供的一种内存分配函数的使用流程示例图;
图5是根据本发明实施例三提供的一种内存上下文的使用流程示例图;
图6是根据本发明实施例三提供的一种预设全局哈希表的使用流程示例图;
图7是根据本发明实施例四提供的一种内存管理装置的结构示意图;
图8是实现本发明实施例的内存管理方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供了一种内存管理方法的流程图,本实施例可适用于对多线程应用程序的线程进行内存管理的情况,该方法可以由内存管理装置来执行,该内存管理装置可以采用硬件和/或软件的形式实现,并一般集成在计算机设备上。如图1所示,本实施例一提供的一种内存管理方法,具体包括如下步骤:
S110、在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息。
其中,多线程应用程序可以理解为能够同时执行多项任务的应用程序。线程标识可以是指多线程应用程序中各线程对应的线程ID。预设内存管理结构体可以理解为预先声明的一个用于内存管理以及快速创建内存上下文的结构体,预设内存管理结构体可以用于为线程的内存上下文创建提供模板,预设内存管理结构体内可以至少包括顶层内存上下文和通用内存上下文等,顶层内存上下文可以是指线程内所有内存上下文的根节点,通用内存上下文可以是指没有划分具体功能的内存上下文。预设全局哈希表可以理解为为实现线程的内存管理而配置的全局Hash表,预设全局哈希表可以用于存储分别对应于各线程ID的线程内存信息,预设全局哈希表以线程ID作为key值,以对应的线程内存信息作为value值。线程内存信息可以是指线程对应的内存信息,线程内存信息可以包括线程内的内存上下文信息、线程所占用的内存空间等。
在本发明实施例中,在多线程应用程序调用第三方库中的接口函数,即需要为多线程应用程序中的线程分配内存时,可以先通过线程ID获取指令或函数获取线程对应的线程ID,然后可以根据获取的线程ID、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,其中,线程内存信息的确定方式可以为:将线程ID作为key值在预设全局哈希表内查找对应的线程内存信息,若检测到线程ID对应的线程内存信息已存在,则无需执行其他操作,可以继续执行S120为该线程分配对应的内存;若检测到线程ID对应的线程内存信息不存在,则可以按照预设内存管理结构体为线程创建对应的线程内存信息,同时可以将线程ID保存至对应的线程内存信息中以实现线程与对应线程内存信息的绑定,以及可以将创建的线程内存信息挂载到预设全局哈希表,以实现将线程的内存信息作为预设全局哈希表的结点进行统一管理,进而方便线程的内存管理。
S120、根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。
其中,访问冲突控制策略可以是指预先配置的用于解决访问预设全局哈希表时存在的并发冲突问题的策略,访问冲突控制策略可以至少包括:在访问到预设全局哈希表内结点时,为预设全局哈希表添加读写锁等。
在本发明实施例中,可以首先将线程ID作为key值在预设全局哈希表内查找对应的线程内存信息,然后按照线程内存信息的内存上下文为线程分配对应的内存空间。进一步地,在内存分配成功后,可以返回分配的线程的内存指针,以便在需要释放掉线程的内存空间时,可以通过内存指针获取对应内存上下文的内存分片,进而完成对内存的释放。
为了避免预设全局哈希表访问时的并发问题,可以为预设全局哈希表配置相应的访问冲突控制策略,其中,访问冲突控制策略至少包括:在访问到预设全局哈希表内结点时,为预设全局哈希表添加读写锁等,示例性的,当有两个或两个以上的写任务访问预设全局哈希表时,可以在其中一个写任务执行时,为预设全局哈希表添加读写锁,中断其余写任务的执行,并在前者写任务执行完成后释放读写锁,进而解决预设全局哈希表并发访问时的冲突问题。可以理解的是,以上采用读写锁的方式解决预设全局哈希表并发访问冲突仅作为示例,在实际应用中还可以采用其他的方式解决并发访问冲突问题,本发明实施例对此不进行限制。
本发明实施例的技术方案,通过在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时针对线程分配内存,可避免内存浪费;通过引入预设内存管理结构体和预设全局哈希表实现对线程内存信息的管理,降低了内存管理的复杂度;通过配置的访问冲突控制策略,解决预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
实施例二
图2为本发明实施例二提供的一种内存管理方法的流程图,基于上述实施方式进一步进行优化与扩展,并可以与上述实施方式中各个可选技术方案结合。如图2所示,本实施例二提供的一种内存管理方法,具体包括如下步骤:
S210、确定多线程应用程序调用第三方库中的接口函数时,读取线程的线程标识,并按照线程标识在预设全局哈希表内查找对应的线程内存信息。
在本发明实施例中,在多线程应用程序调用第三方库中的接口函数,即需要为多线程应用程序中的线程分配内存时,可以调用内存分配函数获取线程对应的线程ID,并将线程ID作为key值在预设全局哈希表内查找对应的线程内存信息,其中,按照线程标识在预设全局哈希表内查找对应的线程内存信息的方式可以为:利用预先配置的哈希函数生成线程ID对应的下标索引,再根据下标索引在预设全局哈希表内查找对应的线程内存信息。
S220、若线程内存信息存在,则根据线程内存信息和预设全局哈希表为线程分配对应的内存。
在本发明实施例中,若按照线程ID在预设全局哈希表内能够查找到对应的线程内存信息,则无需为对应线程重新创建线程内存信息,后面可以根据查找到的线程内存信息和预设全局哈希表直接为该线程分配对应的内存空间。
S230、若线程内存信息不存在,则按照预设内存管理结构体为线程创建并初始化对应的内存上下文作为线程内存信息,并将线程内存信息挂载到预设全局哈希表。
其中,内存上下文可以是指线程的内存环境,线程的内存上下文可以组成一个树形结构,内存上下文中可以定义所占内存块的具体位置、大小等相关信息以及与其他内存上下文之间的关联信息等。挂载可以是指将创建的线程内存信息插入或绑定到预设全局哈希表中的操作。
在本发明实施例中,若按照线程ID在预设全局哈希表内不能查找到对应的线程内存信息,则此时需要针对该线程创建对应的线程内存信息,具体的,可以按照预先申明的预设内存管理结构体申请一个内存上下文变量,再对创建后的内存上下文进行初始化以得到对应的线程内存信息,最后将创建的线程内存信息插入到预设全局哈希表中。进一步地,在每个线程中可以创建一个顶层内存上下文,在顶层上下文下可以挂载一个或者多个用于不同特殊功能的子内存上下文,根据实际需要,在子内存上下文下还可以继续挂载它的子内存上下文,整体内存上下文架构呈现树形结构,具体线程的内存上下文架构本发明实施例不做限定。
进一步地,在上述发明实施例的基础上,S230还包括:将获取的线程标识保存至对应的线程内存信息中。
在本发明实施例中,可以将获取的线程ID保存至对应的线程内存信息中,进而实现线程与对应线程内存信息的绑定,以便实现线程管理自身的内存上下文。
进一步地,在上述发明实施例的基础上,将线程内存信息挂载到预设全局哈希表的方式,具体包括:
在线程内存信息中查找对应的线程标识,根据线程标识为线程内存信息在预设全局哈希表中分配链表结点,并将线程内存信息保存到链表结点。
在本发明实施例中,可以先在线程内存信息中查找对应的线程ID,然后根据线程ID为线程内存信息在预设全局哈希表中分配对应的链表结点,最后再将线程内存信息保存至对应的链表结点。此处将线程内存信息挂载到预设全局哈希表的目的在于:将线程的内存信息作为预设全局哈希表的结点进行统一管理,以方便线程的内存管理。
S240、确定为线程分配内存时,按照线程标识在预设全局哈希表中查找对应的线程内存信息。
在本发明实施例中,在需要对线程的内存上下文申请对应的内存空间时,可以先将线程ID作为key值在预设全局哈希表内查找对应的线程内存信息。
S250、按照线程内存信息的内存上下文为线程的变量分配对应的内存空间,并返回分配的线程的内存指针。
其中,内存指针可以是指一种用于存储内存地址的变量,内存指针也可以理解为内存地址。
在本发明实施例中,在查找到线程内存信息之后,可以按照线程内存信息的内存上下文为线程的内存上下文变量分配对应的内存空间,并在内存分配成功后,返回分配的线程的内存指针。进一步地,在需要释放掉内存上下文对应的内存空间时,可以调用内存释放函数通过内存指针获取对应内存上下文的内存分片,进而完成对内存的释放。
进一步地,在上述发明实施例的基础上,本实施例二提供的一种内存管理方法,还包括:
确定访问到预设全局哈希表内结点时,按照访问冲突控制策略为预设全局哈希表添加读写锁,其中,结点存储有线程内存信息。
其中,读写锁可以是指一种特殊的同步机制,读写锁将对资源的访问者划分为写者和读者,读写锁允许同时有多个读者对资源进行读操作,但同一时刻仅允许一个写者对资源进行写操作。
在本发明实施例中,为了避免预设全局哈希表访问时的并发问题,可以在访问到预设全局哈希表内结点时,例如当涉及到结点的插入和删除等场景时,可以为预设全局哈希表添加读写锁,进而解决并发访问的冲突问题,其中,预设全局哈希表内的结点存储有各线程对应的线程内存信息,当将创建的线程内存信息挂载到预设全局哈希表时,表示向预设全局哈希表插入对应的结点;当线程对应的内存释放时,表示删除预设全局哈希表的对应结点。
进一步地,在上述发明实施例的基础上,可以将预设全局哈希表的创建和初始化置于第三方库的加载函数之后,以及将预设全局哈希表的销毁置于第三方库的删除函数之前,进而保证预设全局哈希表在第三方库的加载过程中一直存在。
本发明实施例的技术方案,通过读取线程的线程标识,并按照线程标识在预设全局哈希表内查找对应的线程内存信息,若线程内存信息存在,则根据线程内存信息和预设全局哈希表为线程分配对应的内存,若线程内存信息不存在,则按照预设内存管理结构体为线程创建并初始化对应的内存上下文作为线程内存信息,并将线程内存信息挂载到预设全局哈希表,确定为线程分配内存时,按照线程标识在预设全局哈希表中查找对应的线程内存信息,按照线程内存信息的内存上下文为线程的变量分配对应的内存空间,并返回分配的线程的内存指针。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时,即需要进行内存相关操作时,才会为对应线程分配内存,避免了内存浪费;通过预设内存管理结构体为线程创建并初始化对应的内存上下文作为线程内存信息,并将线程内存信息挂载到预设全局哈希表,以及将线程的内存信息作为预设全局哈希表结点进行统一管理,实现了对线程的内存信息的有效管理,减小了内存管理的复杂度;此外,通过为预设全局哈希表添加读写锁,可以有效解决对预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
实施例三
图3为本发明实施例三提供的一种内存管理方法的流程图,本实施例在上述实施例的基础上,提供了一种内存管理方法的一个实施方式,能够在多线程应用程序调用第三方库中的接口函数时,实现在第三方库中的线程级内存管理方法。如图3所示,本发明实施例三提供的一种内存管理方法,具体包括如下步骤:
S310、在多线程应用程序调用第三方库中的接口函数时,根据预设内存管理结构体为线程创建对应的线程内存信息。
在本发明实施例中,为了实现对线程进行更好的内存管理,在第三方库中引入线程的预设内存管理结构体来管理和存储线程的内存上下文框架。在第三方库的内存上下文架构中可以把常用的内存上下文放入预设内存管理结构体中,预设内存管理结构体内可以至少包括顶层内存上下文和通用内存上下文等,其中,顶层内存上下文是用于管理当前线程的内存上下文的顶点。将线程的内存上下文的创建及初始化置于内存分配函数中,通过判断是否存在线程内存信息来创建线程内存上下文结构,这样一来第三方库的内存管理与多线程应用程序的线程进行了绑定,只有当使用到三方库函数时才会调用本发明实施例提出的内存管理方法,避免了内存浪费。
图4为本发明实施例三提供的一种内存分配函数的使用流程示例图。如图4所示,内存分配函数会先获取线程对应的线程ID,并按照线程ID在预设全局哈希表内查找对应的线程内存信息,若线程内存信息存在,则根据线程内存信息和预设全局哈希表为该线程分配对应的内存,并返回分配的线程的内存指针;若线程内存信息不存在,则按照预设内存管理结构体为线程创建并初始化对应的内存上下文作为线程内存信息,并将线程内存信息挂载到预设全局哈希表中,此外,之后进行内存的使用时都需要获取线程的内存上下文信息。进一步地,在需要释放掉内存上下文对应的内存空间时,可以调用内存释放函数通过内存指针获取对应内存上下文的内存分片,进而完成对内存的释放。
在本发明实施例中,可以使用内存上下文框架可以对特定的模块申请内存上下文。对于线程的内存上下文架构,每个线程中可以创建一个顶层内存上下文,在顶层上下文下可以挂载一个或者多个用于不同特殊功能的子内存上下文,根据实际需要,在子内存上下文下还可以继续挂载它的子内存上下文,整体内存上下文架构呈现树形结构。
图5为本发明实施例三提供的一种内存上下文的使用流程示例图。如图5所示,在添加子内存上下文时,首先需要创建新内存上下文,即需要指定父内存上下文,然后切换到此内存上下文,使用内存上下文进行内存的分配与释放,即malloc和free,最后再根据实际需要创建子内存上下文,子内存上下文的创建能够使内存上下文的使用更有条理。在线程执行结束时,可以通过删除线程的顶层内存上下文将整个线程的内存上下文删除掉,进而实现内存上下文的释放。
S320、根据预设全局哈希表管理线程的内存上下文。
在本发明实施例中,通过引入预设全局哈希表结构,将线程的内存信息作为预设全局哈希表结构的结点,进而实现对线程的内存上下文进行统一管理。图6为本发明实施例三提供的一种预设全局哈希表的使用流程示例图。如图6所示,预设全局哈希表的创建和初始化任务置于第三方库的加载函数之后,在线程的内存信息创建后将其挂载到预设全局哈希表中。在对线程进行内存分配时,可以首先按照线程ID在预设全局哈希表中查找对应的线程内存信息,然后按照线程内存信息的内存上下文为线程的变量分配对应的内存空间,并返回分配的线程的内存指针。同时为了避免预设全局哈希表访问时的并发问题,可以在访问到预设全局哈希表内结点时,例如当涉及到结点的插入和删除时,通过为预设全局哈希表添加读写锁以解决并发访问的冲突问题。此外,将预设全局哈希表的销毁置于第三方库的删除函数之前,进而保证预设全局哈希表在第三方库的加载过程中一直存在。
本发明实施例的技术方案,通过在多线程应用程序调用第三方库中的接口函数时,根据预设内存管理结构体为线程创建对应的线程内存信息,根据预设全局哈希表管理线程的内存上下文。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时,即需要进行内存相关操作时,才会为对应线程分配内存,避免了内存浪费;通过在第三方库中引入线程的预设内存管理结构体来管理和存储线程的内存上下文框架,以及通过引入预设全局哈希表结构,将线程的内存信息作为预设全局哈希表结构的结点,进而实现对线程的内存上下文进行统一管理,减小了线程内存管理的复杂度;可以在访问到预设全局哈希表内结点时,例如当涉及到结点的插入和删除时,通过为预设全局哈希表添加读写锁以解决并发访问的冲突问题,确保内存信息的读写安全性。
实施例四
图7为本发明实施例四提供的一种内存管理装置的结构示意图。如图7所示,该装置包括:
内存信息确定模块41,用于在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息。
内存分配模块42,用于根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。
本发明实施例的技术方案,通过内存信息确定模块在多线程应用程序调用第三方库中的接口函数时,根据多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,内存分配模块根据线程内存信息和预设全局哈希表为线程分配内存,其中,预设全局哈希表配置有访问冲突控制策略。本发明实施例通过在多线程应用程序调用第三方库中的接口函数时针对线程分配内存,可避免内存浪费;通过引入预设内存管理结构体和预设全局哈希表实现对线程内存信息的管理,降低了内存管理的复杂度;通过配置的访问冲突控制策略,解决预设全局哈希表并发访问时的冲突问题,确保内存信息的读写安全性。
进一步地,在上述发明实施例的基础上,内存信息确定模块41包括:
第一线程内存信息查找单元,用于确定多线程应用程序调用第三方库中的接口函数时,读取线程的线程标识,并按照线程标识在预设全局哈希表内查找对应的线程内存信息。
内存分配单元,用于若线程内存信息存在,则根据线程内存信息和预设全局哈希表为线程分配对应的内存。
线程内存信息创建单元,用于若线程内存信息不存在,则按照预设内存管理结构体为线程创建并初始化对应的内存上下文作为线程内存信息,并将线程内存信息挂载到预设全局哈希表。
进一步地,在上述发明实施例的基础上,线程内存信息创建单元,还用于:
在线程内存信息中查找对应的线程标识,根据线程标识为线程内存信息在预设全局哈希表中分配链表结点,并将线程内存信息保存到链表结点。
进一步地,在上述发明实施例的基础上,内存信息确定模块41,还包括:
线程标识绑定单元,用于将获取的线程标识保存至对应的线程内存信息中。
进一步地,在上述发明实施例的基础上,内存分配模块42包括:
第二线程内存信息查找单元,用于确定为线程分配内存时,按照线程标识在预设全局哈希表中查找对应的线程内存信息;
内存空间分配单元,用于按照线程内存信息的内存上下文为线程的变量分配对应的内存空间,并返回分配的线程的内存指针。
进一步地,在上述发明实施例的基础上,预设内存管理结构体内至少包括顶层内存上下文和通用内存上下文。
进一步地,在上述发明实施例的基础上,内存管理装置还包括:
读写锁添加模块,用于确定访问到预设全局哈希表内结点时,按照访问冲突控制策略为预设全局哈希表添加读写锁,其中,结点存储有线程内存信息。
本发明实施例所提供的内存管理装置可执行本发明任意实施例所提供的内存管理方法,具备执行方法相应的功能模块和有益效果。
实施例五
图8示出了可以用来实施本发明的实施例的电子设备50的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图8所示,电子设备50包括至少一个处理器51,以及与至少一个处理器51通信连接的存储器,如只读存储器(ROM)52、随机访问存储器(RAM)53等,其中,存储器存储有可被至少一个处理器执行的计算机程序,处理器51可以根据存储在只读存储器(ROM)52中的计算机程序或者从存储单元58加载到随机访问存储器(RAM)53中的计算机程序,来执行各种适当的动作和处理。在RAM 53中,还可存储电子设备50操作所需的各种程序和数据。处理器51、ROM 52以及RAM 53通过总线54彼此相连。输入/输出(I/O)接口55也连接至总线54。
电子设备50中的多个部件连接至I/O接口55,包括:输入单元56,例如键盘、鼠标等;输出单元57,例如各种类型的显示器、扬声器等;存储单元58,例如磁盘、光盘等;以及通信单元59,例如网卡、调制解调器、无线通信收发机等。通信单元59允许电子设备50通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器51可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器51的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器51执行上文所描述的各个方法和处理,例如内存管理方法。
在一些实施例中,内存管理方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元58。在一些实施例中,计算机程序的部分或者全部可以经由ROM 52和/或通信单元59而被载入和/或安装到电子设备50上。当计算机程序加载到RAM 53并由处理器51执行时,可以执行上文描述的内存管理方法的一个或多个步骤。备选地,在其他实施例中,处理器51可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行内存管理方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在电子设备上实施此处描述的系统和技术,该电子设备具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种内存管理方法,其特征在于,所述方法包括:
在多线程应用程序调用第三方库中的接口函数时,根据所述多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息;
根据所述线程内存信息和所述预设全局哈希表为所述线程分配内存,其中,所述预设全局哈希表配置有访问冲突控制策略。
2.根据权利要求1所述的方法,其特征在于,所述在多线程应用程序调用第三方库中的接口函数时,根据所述多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息,包括:
确定所述多线程应用程序调用所述第三方库中的接口函数时,读取所述线程的所述线程标识,并按照所述线程标识在所述预设全局哈希表内查找对应的所述线程内存信息;
若所述线程内存信息存在,则根据所述线程内存信息和所述预设全局哈希表为所述线程分配对应的所述内存;
若所述线程内存信息不存在,则按照预设内存管理结构体为所述线程创建并初始化对应的内存上下文作为所述线程内存信息,并将所述线程内存信息挂载到所述预设全局哈希表。
3.根据权利要求2所述的方法,其特征在于,所述将所述线程内存信息挂载到所述预设全局哈希表,包括:
在所述线程内存信息中查找对应的所述线程标识,根据所述线程标识为所述线程内存信息在所述预设全局哈希表中分配链表结点,并将所述线程内存信息保存到所述链表结点。
4.根据权利要求2所述的方法,其特征在于,还包括:
将获取的所述线程标识保存至对应的所述线程内存信息中。
5.根据权利要求1所述的方法,其特征在于,所述根据所述线程内存信息和所述预设全局哈希表为所述线程分配内存,包括:
确定为所述线程分配所述内存时,按照所述线程标识在所述预设全局哈希表中查找对应的所述线程内存信息;
按照所述线程内存信息的内存上下文为所述线程的变量分配对应的内存空间,并返回分配的所述线程的内存指针。
6.根据权利要求1所述的方法,其特征在于,所述预设内存管理结构体内至少包括顶层内存上下文和通用内存上下文。
7.根据权利要求1所述的方法,其特征在于,还包括:
确定访问到所述预设全局哈希表内结点时,按照所述访问冲突控制策略为所述预设全局哈希表添加读写锁,其中,所述结点存储有所述线程内存信息。
8.一种内存管理装置,其特征在于,所述装置包括:
内存信息确定模块,用于在多线程应用程序调用第三方库中的接口函数时,根据所述多线程应用程序的线程标识、预设内存管理结构体以及预设全局哈希表确定对应线程的线程内存信息;
内存分配模块,用于根据所述线程内存信息和所述预设全局哈希表为所述线程分配内存,其中,所述预设全局哈希表配置有访问冲突控制策略。
9.一种电子设备,其特征在于,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-7中任一项所述的内存管理方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的内存管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310733874.7A CN116680080A (zh) | 2023-06-19 | 2023-06-19 | 一种内存管理方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310733874.7A CN116680080A (zh) | 2023-06-19 | 2023-06-19 | 一种内存管理方法、装置、电子设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116680080A true CN116680080A (zh) | 2023-09-01 |
Family
ID=87782022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310733874.7A Pending CN116680080A (zh) | 2023-06-19 | 2023-06-19 | 一种内存管理方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116680080A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118502972A (zh) * | 2024-07-19 | 2024-08-16 | 厦门星纵数字科技有限公司 | 基于TCMalloc内存分配器动态调整缓存的方法、装置及程序产品 |
-
2023
- 2023-06-19 CN CN202310733874.7A patent/CN116680080A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118502972A (zh) * | 2024-07-19 | 2024-08-16 | 厦门星纵数字科技有限公司 | 基于TCMalloc内存分配器动态调整缓存的方法、装置及程序产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9430388B2 (en) | Scheduler, multi-core processor system, and scheduling method | |
US20120254885A1 (en) | Running a plurality of instances of an application | |
CN110209493B (zh) | 内存管理方法、装置、电子设备及存储介质 | |
US20230120580A1 (en) | Access control method and apparatus for shared memory, electronic device and autonomous vehicle | |
CN113835887B (zh) | 显存的分配方法、装置、电子设备及可读存储介质 | |
CN113010325B (zh) | 一种读写锁的实现方法、装置及电子设备 | |
EP4318211A1 (en) | Method for inspecting code under weak memory order architecture, and corresponding device | |
CN111459882B (zh) | 分布式文件系统的命名空间事务处理方法和装置 | |
CN113535087A (zh) | 数据迁移过程中的数据处理方法、服务器及存储系统 | |
CN117234582A (zh) | 一种项目代码处理方法、装置、电子设备及存储介质 | |
CN110908644B (zh) | 状态节点的配置方法、装置、计算机设备和存储介质 | |
CN116680080A (zh) | 一种内存管理方法、装置、电子设备和存储介质 | |
CN112346879B (zh) | 进程管理方法、装置、计算机设备及存储介质 | |
CN115964166A (zh) | 一种资源分配方法、装置、设备及存储介质 | |
CN116069497A (zh) | 执行分布式任务的方法、装置、设备以及存储介质 | |
CN113760524A (zh) | 任务执行方法和装置 | |
US8762776B2 (en) | Recovering from a thread hang | |
CN113419871B (zh) | 基于同步槽的对象处理方法及相关产品 | |
CN117742979B (zh) | 一种面向时空数据处理的分布式锁方法及电子设备 | |
CN114064301A (zh) | 单写入者多读取者的数据存储和读取方法、装置及设备 | |
CN114356589B (zh) | 多写入者多读取者的数据存储和读取方法、装置及设备 | |
CN113742091B (zh) | 一种线程运行方法、装置、计算机设备和存储介质 | |
US11432303B2 (en) | Method and apparatus for maximizing a number of connections that can be executed from a mobile application | |
CN112084297B (zh) | 数据处理方法、装置、电子设备及存储介质 | |
CN115309568A (zh) | 一种实现多进程文件共享的方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |