CN116669427A - 包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法 - Google Patents

包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法 Download PDF

Info

Publication number
CN116669427A
CN116669427A CN202310157245.4A CN202310157245A CN116669427A CN 116669427 A CN116669427 A CN 116669427A CN 202310157245 A CN202310157245 A CN 202310157245A CN 116669427 A CN116669427 A CN 116669427A
Authority
CN
China
Prior art keywords
insulating
memory
charge storage
stack
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310157245.4A
Other languages
English (en)
Inventor
P·夏尔马
N·考希克
S·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116669427A publication Critical patent/CN116669427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法。所述电子装置包括堆叠，所述堆叠包括交替的导电结构及绝缘结构的层级；及支柱，所述支柱竖直地延伸穿过所述堆叠。所述支柱包括隧道介电材料、沟道材料及基本上由所述沟道材料围绕的绝缘材料。所述电子装置包括水平邻近于所述导电结构，而不水平邻近于所述绝缘结构的存储器材料。

Description

包含含有存储器材料的支柱的电子装置，及相关存储器装置、 系统及方法
优先权要求
本申请要求2022年2月28日提交的对于“包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法(Electronic Devices Including Pillars Including aMemory Material,and Related Memory Devices,Systems,and Methods)”的美国专利申请序列号17/682,514的申请日的权益，所述专利申请的公开内容特此以全文引用的方式并入本文中。
技术领域
本文所公开的实施例涉及微电子装置设计及制造领域。更具体来说，本公开的实施例涉及包含支柱(例如，存储器支柱)的电荷存储结构的存储器材料(例如，电荷存储材料)的电子装置，及形成电子装置的相关存储器装置、系统及方法。
背景技术
电子装置(例如，半导体装置、存储器装置)设计者通常希望通过减小个别特征的尺寸并且通过减小相邻特征之间的分隔距离来增加电子装置内的特征(例如，组件)的集成度或密度。电子装置设计者还希望设计不仅紧凑而且提供性能优势以及简化设计的架构。减小特征的尺寸及间距增加对用于形成电子装置的方法的需求。一种解决方案是形成三维(3D)电子装置，例如3D NAND装置，其中存储器单元竖直地堆叠在衬底上。
在一些3D NAND装置中，竖直结构可包含电荷存储结构(例如，“电荷捕获”结构，其还可称为“存储节点”)。电荷捕获结构可包含电荷存储材料(例如，介电材料)，其可操作以在电子装置的写入期间有效地“捕获”并存储电荷。擦除电子装置有效地从电荷捕获结构中去除电荷。
然而，随着存储器单元形成得更靠近并且尺寸更小，相邻存储器单元(例如，NAND存储器单元)之间的单元间耦合及干扰增加，横向电荷迁移增加，并且出现编程擦除及数据保持问题。
发明内容
本文描述的实施例包含电子装置，所述电子装置包含支柱(例如，存储器支柱)的电荷存储结构的存储器材料(例如，电荷存储材料)。根据本文所描述的实施例，电子装置包括堆叠，所述堆叠包括交替的导电结构及绝缘结构的层级；及竖直地延伸穿过所述堆叠的支柱。支柱包括隧道介电材料、沟道材料及基本上由沟道材料围绕的绝缘材料。电子装置包括水平邻近于导电结构，而不水平邻近于绝缘结构的存储器材料。
根据本文所描述的额外实施例，电子装置包括堆叠，所述堆叠包括交替的导电结构及绝缘结构的层级；及竖直地延伸穿过所述堆叠的支柱。所述支柱包括紧邻堆叠的绝缘结构的隧道介电材料。电子装置包括水平邻近于堆叠的导电结构的电荷存储材料。电荷存储材料包括多堆叠结构，所述多堆叠结构包括第一绝缘材料、水平邻近于第一绝缘材料的第二绝缘材料，及水平邻近于第二绝缘材料的第三绝缘材料的一或多个区。第二绝缘材料的材料组成不同于第一绝缘材料及第三绝缘材料中的每一个的材料组成。
根据本文所描述的另外实施例，存储器装置包括堆叠，所述堆叠包括布置成层级的交替的导电结构及绝缘结构。每个层级个别地包括导电结构及绝缘结构。存储器装置包括竖直地延伸穿过所述堆叠的存储器单元串。存储器单元串包括竖直地延伸穿过堆叠的沟道材料及竖直地延伸穿过堆叠的隧道材料。存储器装置包括分离竖直相邻的导电结构的存储器材料。存储器材料的个别部分横向邻近于隧道材料及相应导电结构。存储器装置包括横向邻近于堆叠的导电结构的介电阻挡材料。
此外，根据本文描述的额外实施例，形成设备的方法包括形成包括竖直交替的绝缘结构及额外绝缘结构的堆叠，及形成支柱，所述支柱包括延伸穿过堆叠的沟道材料及隧道介电材料。隧道介电材料直接接触竖直交替的绝缘结构及额外绝缘结构。所述方法包括移除额外绝缘结构以形成单元开口；在单元开口的部分内形成电荷存储材料；及在单元开口的中心部分内形成导电材料。
根据本文所描述的另外实施例，系统包括：处理器，其可操作地耦合到输入装置及输出装置；及电子装置，其可操作地耦合到所述处理器。电子装置包括竖直地延伸穿过堆叠的存储器单元串，所述堆叠包括布置成层级的绝缘结构及导电结构的竖直交替序列，及周向地围绕存储器单元串中的至少一些的电荷存储结构。电荷存储结构包括竖直地延伸穿过堆叠的隧道介电材料，及与隧道介电材料及堆叠的相应导电结构水平对准的电荷存储材料的不连续部分。
附图说明
图1A到1K是根据本公开的实施例的说明形成电子装置的方法的简化的部分截面图(图1A到1I)及简化的部分俯视图(图1J及1K)，其中图1J及1K的俯视图分别沿着图1E中的J-J线及K-K线截取；
图2A到2J是根据本公开的额外实施例的说明形成电子装置的方法的简化的部分截面图(图2A到2H)及简化的部分俯视图(图2I及2J)，其中图2I及2J的俯视图分别沿着图2E中的I-I线及J-J线截取；
图3是根据本公开的实施例的电子装置的部分剖切透视图；
图4是根据本公开的实施例的电子系统的框图；及
图5是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
公开一种电子装置(例如，设备、半导体装置、存储器装置)，所述电子装置包含电荷存储结构，所述电荷存储结构包含电荷存储材料。电子装置的支柱竖直地延伸穿过堆叠，所述堆叠包括交替的介电材料及导电材料的层级。包含隧道介电材料、沟道材料及基本上由沟道材料围绕的绝缘材料(例如，填充材料、中心绝缘材料)的支柱材料可在竖直方向上连续地延伸。电子装置包括水平邻近于导电结构，而不水平邻近于堆叠的绝缘结构的存储器材料(例如，电荷存储材料、电荷捕获材料)。介电阻挡材料(例如，电荷阻挡材料)可水平邻近于存储器材料。在一些实施例中，存储器材料的部分竖直邻近于堆叠的绝缘结构，并且介电阻挡材料的部分竖直邻近于存储器材料。举例来说，存储器材料及介电阻挡材料可形成(例如，保形地形成)于在堆叠的竖直相邻绝缘结构之间的单元开口内。
在一些实施例中，存储器材料包括嵌入高k介电材料内的导电纳米颗粒(例如，晶体纳米颗粒)，包括氧化铪(HfOx)、氧化铪锆(HfZrOx)及氧化锆(ZrOx)中的一或多个。存储器材料的分段部分可存在于堆叠的导电结构的层(例如，高度)处，以在电子装置内提供与传统电子装置相比相对较高密度(例如，每个存储器裸片的存储器单元的数目)的存储器阵列。举例来说，导电纳米颗粒可展现费米能级周围相对较高的功函数(例如，大于约4.5eV)及相对较高的态密度。因此，当沟道材料及隧道介电材料在竖直方向上连续地延伸时，可在存储器材料的分段部分内实现所谓的“深电荷捕获阱”。导电纳米颗粒的相对较高的功函数可使得隧道介电材料及介电阻挡材料中的一或多个的厚度减小，这使得电子装置能够在相对较低的电压(例如，约5V)下操作。
在额外实施例中，电荷存储材料包括多堆叠结构，所述多堆叠结构包括第一绝缘材料、水平邻近于第一绝缘材料的第二绝缘材料，及水平邻近于第二绝缘材料的第三绝缘材料的一或多个区。第二绝缘材料的材料组成不同于第一绝缘材料及第三绝缘材料中的每一个的材料组成。电荷存储材料可表征为在插入额外(例如不同)材料之间的切换材料的个别部分中使用界面偶极调制(IDM)的界面偶极材料。举例来说，第二绝缘材料的切换材料(例如，氧化硅材料)可插入第一绝缘材料及第三绝缘材料的额外材料(例如，额外氧化物材料)之间。当在各种存储器操作(例如，编程操作、擦除操作)期间电流流过电荷存储材料时，由于相邻材料之间每单位面积的氧原子数目(例如，数量)的差异，可沿着电荷存储材料的不同材料之间的界面产生界面偶极。因此，可通过沿着电荷存储材料的材料的个别部分之间的界面切换界面偶极的方向来进行各种存储器操作，这使得电子装置能够在相对较低的电压(例如，约5V)下操作。此外，支柱的沟道材料以及电荷存储材料的一或多种(例如，每种)材料可包括非晶材料。因此，不使用高温退火工艺，这可有助于提高电子装置的性能、可靠性及耐久性。
此外，支柱的存储器单元串中的至少一些存储器单元可经配置为多层单元(MLC)(例如，每单元存储两个或更多个位)。存储器材料(例如，电荷捕获材料)或替代地邻近于隧道介电材料且在单元开口内的导电材料的凹入区内的电荷存储材料(例如，IDM材料)的存在不会不利地影响电气性能特性。举例来说，存储器材料及电荷存储材料的存在不会不利地影响电子装置的字线电阻、由竖直相邻字线控制的存储器单元之间的单元间耦合、编程及擦除性能、数据保持等产生。
以下描述提供具体细节，例如材料组成、形状及大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的完整过程流程。下文所描述的结构并不形成完整的电子装置。下文仅详细地描述理解本公开的实施例所必要的那些过程动作及结构。可通过常规制造技术来执行用于从结构形成完整电子装置的额外动作。
除非另有指示，否则本文中所描述的材料可通过包含但不限于以下各项的常规技术形成：旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD、物理气相沉积(PVD)(包含溅镀、蒸镀、电离PVD及/或等离子体增强CVD)，或外延生长。替代地，材料可原位生长。取决于将要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的技术人员选择。除非上下文另有指示，否则可通过包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平坦化(例如，化学-机械平坦化)或其它已知方法的任何合适的技术实现材料移除。
本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、电子装置或电子系统的实际视图。预期图中所描绘的形状将因例如制造技术及/或公差而有变化。因此，本文中所描述的实施例不应被理解为限于如所说明的特定形状或区，而是应包含例如由制造引起的形状偏差。举例来说，说明或描述为箱形的区可具有粗糙及/或非线性特征，并且说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，所说明的锐角可为圆形的，且反之亦然。因此，图中所说明的区在性质上是示意性的，且其形状并不意图说明区的精确形状且不限制本权利要求书的范围。图式未必按比例绘制。另外，图之间的共同元件可保持相同数字标号。
除非上下文另外明确指示，否则如本文所用，单数形式“一”、“一个”及“所述”意图也包含复数形式。
如本文中所使用，“和/或”包含相关联的所列项中的一或多者的任何以及所有组合。
如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所说明。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图中的材料反转，则描述为在其它元件或特征“下方”或“之下”或“下面”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可能以其它方式定向(例如旋转90度、倒置、翻转)，且本文中所用的空间相对描述词相应地进行解释。
如本文中所使用，术语“竖直”、“纵向”、“水平”及“橫向”是参考结构的主平面且未必由地球重力场限定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于所述结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大面积的结构表面限定。
如本文中所使用，将一元件称为在另一元件“上”或“上方”是指并包含所述元件直接在另一元件的顶部上、直接邻近于(例如，直接横向邻近于、直接竖直邻近于)另一元件、直接在另一元件下方，或与另一元件直接接触。它还包含所述元件间接在另一元件的顶部上、间接邻近于(例如，间接横向邻近于、间接竖直邻近于)另一元件、间接在另一元件下方或附近，且之间存在其它元件。相比之下，当元件称为“直接在另一个元件上”或“紧邻另一个元件”时，不存在中间元件。
如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所说明。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图中的材料反转，则描述为在其它元件或特征“下方”或“之下”或“下面”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可能以其它方式定向(例如旋转90度、倒置、翻转)，且本文中所用的空间相对描述词相应地进行解释。
如本文所使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多个的大小、形状、材料组成及布置，其以预定方式有助于所述结构及设备中的一或多个的操作。
如本文中所使用，描述为彼此“相邻”的特征(例如，区、材料、结构、装置)是指并包含位于彼此最接近(例如，最靠近)处的具有所公开标识(或多个标识)的特征。与“相邻”特征的所公开标识(或多个标识)不匹配的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征是指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开身份(或多个身份)的特征。此外，描述为彼此“水平相邻”的特征是指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开标识(或多个标识)的特征。
如本文中所使用，关于给定参数、特性或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合偏差度(例如，在可接受的公差内)的程度。借助于实例，根据基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且所属领域的一般技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。举例来说，参考数值的“约”或“大约”可包含额外数值，所述额外数值在所述数值的90.0％到108.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
如本文中所使用，术语“存储器装置”意指并包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，且仅借助于实例，术语“存储器装置”意指且不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、组合逻辑及存储器的电子装置，或并入有存储器的图形处理单元(GPU)。
如本文中所使用，术语“电子装置”包含但不限于存储器装置，以及可并入有也可不并入有存储器的半导体装置，例如逻辑装置、处理器装置或射频(RF)装置。此外，电子装置可并入有存储器以及其它功能，例如包含处理器及存储器的所谓的“芯片上系统”(SoC)，或包含逻辑及存储器的电子装置。电子装置可为例如3D电子装置，例如3D NAND快闪存储器装置。
如本文中所使用，术语“导电材料(conductive material)”意指并包含导电材料(electrically conductive material)。导电材料可包含以下各者中的一或多个：掺杂多晶硅、未掺杂多晶硅、金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物及导电掺杂的半导体材料。仅借助于实例，导电材料可为以下中的一或多种：钨(W)、氮化钨(WNy)、镍(Ni)、钽(Ta)、氮化钽(TaNy)、硅化钽(TaSix)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNy)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOz)、钌(Ru)、氧化钌(RuOz)、n掺杂多晶硅、p掺杂多晶硅、未掺杂多晶硅及导电掺杂硅。
如本文中所使用，“导电结构”意指并包含由一或多种导电材料形成并且包含一或多种导电材料的结构。
如本文所使用，“绝缘材料”意指并包含电绝缘材料，例如至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、掺杂铪的氧化硅(HfSiOx)、氧化铪铝(HfAlOx)、氧化铪锆(HfZrOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(SiNy))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))及至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))中的一或多种。本文中包含“x”、“y”及“z”中的一或多个的化学式(例如，SiOx，AlOx，HfOx，NbOx，TiOx，SiNy，SiOxNy，SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比率的材料。由于化学式表示相对原子比而非严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且“x”、“y”及“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指并包含具有无法由定义明确的自然数的比率表示且违反定比定律的某一元素组成的化合物。
如本文中所使用，“绝缘结构”意指并包含由绝缘材料形成且包含缘材料的结构。
如本文中所使用，术语“非晶”在指代材料时意指并是指具有基本上非结晶结构的材料。
如本文中所使用，术语“高k介电材料”意指并包含具有比二氧化硅(SiO2)的介电常数大的介电常数的介电氧化物材料。高k介电材料可包含高k氧化物材料、高k金属氧化物材料或其组合。仅借助于实例，高k介电材料可为氧化铝、氧化钆、氧化铪、氧化铌、氧化钽、氧化钛、氧化锆、氧化铪锆、硅酸铪、其组合，或列出的具有氧化硅的高k介电材料中的一或多种的组合。
如本文中所使用，术语“均质”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分(例如，不同水平部分、不同竖直部分)中不发生变化。相反地，如本文中所使用，术语“异质”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分中发生变化。如果特征是异质的，则包含在特征中的一或多个元素的量可逐步地变化(例如，突然地改变)，或可在特征的整个不同部分中连续地变化(例如，逐渐地改变，例如线性地、抛物线性地改变)。特征可例如由至少两种不同材料的堆叠形成并且包含所述至少两种不同材料的堆叠。
如本文中所使用，术语“气隙”意味着延伸到另一区或材料中或延伸穿过另一区或材料或延伸于另一区或材料之间的体积，从而在所述另一区或材料中或在所述另一区或材料之间留下空隙，所述空隙没有固体及/或液体材料。“气隙”不必没有气态材料(例如，空气、氧、氮、氩、氦或其组合)且不必含有“空气”。“气隙”可为但不必为空隙(例如，未填充的体积、真空)。
图1A到1K说明根据本公开的实施例的形成电子装置(例如，存储器装置，例如3DNAND快闪存储器装置)的方法，其中图1F到1I是图1E的放大部分。图1J及1K是分别沿着图1E中的J-J线及K-K线截取的简化的部分俯视图。参考图1A，电子装置100可形成为包含堆叠101，所述堆叠包含布置成层级102的绝缘结构104及额外绝缘结构106的竖直(例如，在Z方向上)交替序列。层级102中的每一个可包含直接竖直邻近于额外绝缘结构106中的至少一个的绝缘结构104中的至少一个。
堆叠101的层级102的数目(例如，数量)可在约32个层级102到约256个层级102的范围内。在一些实施例中，堆叠101包含约128个层级102。然而，本公开不限于此，并且堆叠101可包含不同数目的层级102。堆叠101可包括竖直上覆于源极108的至少一个(例如，一个、两个、多于两个)叠组结构。举例来说，堆叠101可包括用于3D存储器装置(例如，3D NAND快闪存储器装置)的单个叠组结构或双叠组结构(未展示)。
绝缘结构104可由例如至少一种介电材料形成且包含例如至少一种介电材料，所述至少一种介电材料例如至少一种介电氧化物材料(如，SiOx、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多个)在一些实施例中，绝缘结构104由SiO2形成并且包含SiO2。
额外绝缘结构106可由不同于绝缘结构104且展现关于绝缘结构104的蚀刻选择性的绝缘材料形成且包含所述绝缘材料。额外绝缘结构106可由至少一种介电氮化物材料(例如，SiNy)或至少一种氮氧化物材料(例如，SiOxNy)形成且包含所述至少一种介电氮化物材料或所述至少一种氮氧化物材料。在一些实施例中，额外绝缘结构106包括Si3N4。
堆叠101可形成于源极108(例如，源极层、源极板)上或上方。源极108可由导电材料形成且包含导电材料，所述导电材料例如掺杂有至少一种p型掺杂剂(例如，硼、铝及镓中的一或多个)或至少一种n型掺杂剂(例如，砷、磷、锑)的半导体材料(例如，多晶硅)。虽然在图1A中未说明，但是互补金属氧化物半导体(CMOS)电路系统可以例如存在于源极108下方，如下文参考图3所描述。
如图1A中所示，开口110可穿过堆叠101形成以例如暴露源极108的部分。开口110随后可用一种或多种材料填充以形成电子装置100的支柱，如下文进一步详细地描述。开口110可具有在约60nm到约120nm范围内的水平尺寸(例如，直径)，例如在约60nm到约80nm、约80nm到约100nm或约100nm到约120nm范围内。在一些实施例中，水平尺寸为约100nm。然而，本公开不限于此，且水平尺寸可不同于所描述的那些。
参考图1B，材料的支柱130可形成为竖直地延伸(例如，在Z方向上)穿过堆叠101。在电子装置100的后续处理之后，支柱130的材料可用于形成存储器装置的存储器单元。支柱130可各自包括绝缘材料112、水平邻近于绝缘材料112的沟道材料114，及水平邻近于沟道材料114的隧道介电材料116(还称为“隧穿介电材料”)。沟道材料114可水平地插入绝缘材料112与隧道介电材料116之间。隧道介电材料116可水平邻近于(例如，紧邻)堆叠101的层级102的绝缘结构104及额外绝缘结构106。换句话说，隧道介电材料116可直接形成(例如，保形地形成)于开口110(图1A)内的绝缘结构104及额外绝缘结构106的暴露侧表面上，而不在它们之间形成额外材料。隧道介电材料116可沿着支柱130的高度基本上是连续的。如本文将描述，随后可水平邻近于隧道介电材料116(例如，在开口110外部)的部分形成额外材料(例如，存储器材料、介电阻挡材料)，以用于形成存储器装置的存储器单元(参见图1D)。
绝缘材料112(例如，填充材料、中心绝缘材料)可由至少一种绝缘材料形成且包含至少一种绝缘材料。在一些实施例中，绝缘材料112由例如SiO2的介电氧化物材料形成且包含所述介电氧化物材料。另外，可以用气隙替代(例如，基本上完全替代)或替代地用气隙补充绝缘材料112的部分，如下文进一步详细描述。
沟道材料114可由以下中的一或多种形成且包含以下中的一或多种：至少一种半导体材料(至少一种元素半导体材料，例如多晶硅；至少一种III-V合成半导体材料、至少一种II-VI合成半导体材料、至少一种有机半导体材料、GaAs、InP、GaP、GaN、其它半导体材料)及至少一种氧化物半导体材料。在一些实施例中，沟道材料114可包含非晶硅或多晶硅。在其它实施例中，沟道材料114可包含掺杂半导体材料。
在额外实施例中，沟道材料114可包括氧化物半导体材料，例如氧化锌锡(ZnxSnyO，通常称为“ZTO”)、氧化铟锌(InxZnyO，通常称为“IZO”)、氧化铟锡(InxSnyOz，通常称为“ITO”)、氧化锌(ZnxO)、氧化铟镓锌(InxGayZnzO，通常称为“IGZO”)(例如，非晶体IGZO)、氧化铟镓硅(InxGaySizOa，通常称为“IGSO”)、氧化铟(InxO)、氧化锡(SnxO)、氧化钛(TixO)、氮氧化锌(ZnxONz)、氧化镁锌(MgxZnyO)、氧化铟锌(InxZnyO)、氧化铟镓锌(InxGayZnzO)、氧化锆铟锌(ZrxInyZnzO)、氧化铪铟锌(HfxInyZnzO)、氧化锡铟锌(SnxInyZnzO)、氧化铝锡铟锌(AlxSnyInzZnaO)、氧化铟铝镓(InxAlyGazOa)、氮化铟铝镓(InxAlyGazN)、氧化硅铟锌(SixInyZnzO)、氧化锌锡(ZnxSnyO)、氧化铝锌锡(AlxZnySnzO)、氧化镓锌锡(GaxZnySnzO)、氧化锆锌锡(ZrxZnySnzO)、氧化铟镓硅(InxGaySizO)，或类似材料。包含以上“x”、“y”、“z”及“a”中的至少一者的化学式(例如，ZnxSnyO、InxZnyO、InxGayZnzO、InxGaySizO、AlxSnyInzZnaO)表示针对氧(O)的每一个原子含有一种元素的“x”个原子、另一种元素(若存在)的“y”个原子、额外元素(若存在)的“z”个原子及另一种元素(若存在)的“a”个原子的平均比率的复合材料。由于化学式表示相对原子比和不严格的化学结构，因此沟道材料114可包括化学计量化合物或非化学计量化合物，且“x”、“y”、“z”及“a”的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指并包含具有无法由定义明确的自然数的比率表示且违反定比定律的某一元素组成的化合物。沟道材料114可包含列出的材料的化学计量变化，及/或材料的组合(例如，InGaZnO3、In2Zn3O6等)。在一些实施例中，沟道材料114包含非晶材料(例如，非晶IGZO)。沟道材料114可为基本上均质的，或沟道材料114可为异质的。举例来说，沟道材料114可包含第一沟道材料及向内水平邻近于第一沟道材料的第二不同沟道材料。
隧道介电材料116可由介电材料形成且包含介电材料，通过所述介电材料可在合适的电偏压条件下执行电荷隧穿，例如通过热载流子注入或通过福勒-诺得海姆(Fowler-Nordheim)隧穿诱导电荷转移。借助于非限制性实例，隧道介电材料116可由介电氧化物材料、介电氮化物材料及介电氮氧化物材料中的一或多个形成且包含介电氧化物材料、介电氮化物材料及介电氮氧化物材料中的一或多个。在一些实施例中，隧道介电材料116包括SiO2。在其它实施例中，隧道介电材料116包括SiOxNy，其中“x”及“y”表示含有一个元素的“x”个原子及另一元素的“y”个原子针对另一元素的每一个原子的平均比率的材料。在又其它实施例中，隧道介电材料116包括HfSiOx。
继续参考图1B，导电接触结构135(例如，导电插塞结构)可形成为与支柱130的沟道材料114电连通。举例来说，在一些实施例中，可选择性地移除支柱130内的绝缘材料112的部分以在支柱130中的每一个中形成凹入部分。在选择性地移除绝缘材料112之后，导电接触结构135的导电材料可形成于每个支柱130的凹口内并且与沟道材料114电连通。
在其它实施例中，每个支柱130的绝缘材料112可能不凹入。在一些此类实施例中，例如介电材料的掩模材料可形成于电子装置100的堆叠101上方。开口可在对应于支柱130位置的位置处形成于介电材料中，以暴露沟道材料114的上部(例如，在Z方向上)部分。导电接触结构135可形成于开口中并且与沟道材料114电连通。在一些实施例中，额外沟道材料(例如，内衬)形成于开口内并且与沟道材料114电连通，并且导电接触结构135形成于开口的其余部分中并且与额外沟道材料电连通。导电接触结构135可与例如导电线电连通，以提供对由支柱130形成的存储器单元串的存取。
参考图1C，也可称为“狭缝”或“替换栅极狭槽”的狭槽122可穿过堆叠101形成。狭槽122可形成为完全竖直地延伸穿过堆叠101并且暴露源极108的表面。狭槽122可通过例如将电子装置100暴露于一或多个蚀刻剂以移除堆叠101的绝缘结构104及额外绝缘结构106(图1B)的部分来形成。狭槽122可将电子装置100分成单独块，例如第一块124及第二块126。如图1C中所示，第一块124及第二块126可各自包含多个(例如，多个、多于一个)支柱130。
在形成狭槽122之后，堆叠101的额外绝缘结构106(图1B)可通过所谓的“替换栅极”或“后栅极”工艺通过狭槽122至少部分地(例如，基本上)移除以形成单元开口128。借助于非限制性实例，额外绝缘结构106可通过将额外绝缘结构106暴露于至少一个湿式蚀刻剂来至少部分地移除，所述湿式蚀刻剂包括磷酸、硫酸、盐酸、硝酸或另一蚀刻化学物质中的一或多个。额外绝缘结构106可通过将额外绝缘结构106暴露于包括磷酸的所谓的“湿氮化物带”来至少部分地移除。
参考图1D，在形成单元开口128之后，可在与额外绝缘结构106(图1B)的先前位置相对应的位置处，在竖直相邻的绝缘结构104之间形成存储器材料118(例如，电荷存储材料、电荷捕获材料)。介电阻挡材料120(也称为“电荷阻挡材料”)可在单元开口128内邻近于存储器材料118形成。
存储器材料118可在单元开口128内且在狭槽122的部分内邻近于(例如，竖直邻近于)绝缘结构104且邻近于(例如，水平邻近于)隧道介电材料116形成。存储器材料118可使用一或多个保形沉积工艺形成，所述保形沉积工艺例如常规保形CVD工艺或常规ALD工艺中的一或多个。由于保形地形成存储器材料118，因此堆叠101内的单元开口128的部分可保持基本上不含存储器材料118。因此，存储器材料118形成于单元开口128中，而不完全填充堆叠101的单元开口128。存储器材料118可邻近于(例如，紧邻)绝缘结构104的暴露表面(例如，上表面、下表面)及邻近于(例如，紧邻)支柱130的隧道介电材料116的暴露表面(例如，侧表面)形成。
介电阻挡材料120可邻近于(例如，竖直邻近于、水平邻近于)单元开口128内及狭槽122的部分内的存储器材料118形成。介电阻挡材料120可使用一或多个保形沉积工艺形成，所述保形沉积工艺例如常规保形CVD工艺或常规ALD工艺中的一或多个。由于保形地形成介电阻挡材料120，因此堆叠101内的单元开口128的部分(例如，中心部分)可保持基本上不含介电阻挡材料120。因此，介电阻挡材料120形成于单元开口128中，而不完全填充堆叠101的单元开口128。介电阻挡材料120可邻近于(例如，紧邻)存储器材料118的暴露表面(例如，上表面、下表面、侧表面)形成。介电阻挡材料120可与绝缘结构104隔离，而不与其接触。换句话说，存储器材料118将介电阻挡材料120与绝缘结构104分离，使得介电阻挡材料120不直接接触绝缘结构104。
可例如通过蚀刻选择性地移除狭槽122内的存储器材料118及介电阻挡材料120中的一或多个的部分，以从限定狭槽122的绝缘结构104的侧表面移除存储器材料118及介电阻挡材料120。存储器材料118及介电阻挡材料120的其余部分沿着单元开口128内的隧道介电材料116的暴露侧表面垂直地延伸。如图1D中所示，存储器材料118及介电阻挡材料120的其余部分还可沿着单元开口128内的绝缘结构104的上表面及下表面水平地延伸。
存储器材料118可包括电荷存储材料(例如，电荷捕获材料、导电材料)的一或多种材料，所述电荷存储材料经配制且经配置以在电子装置100的操作期间存储从沟道材料114接收的电荷。借助于非限制性实例，存储器材料118可由以下中的一或多个形成并且包含以下中的一或多个：氮化硅、氮氧化硅多晶硅(掺杂多晶硅)、导电材料(例如，钨、钼、钽、钛、铂、钌，及其合金，或例如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴，或其组合的金属硅化物)，及半导电材料(例如，多晶半导电材料、非晶半导体材料)。在一些实施例中，存储器材料118包括Si3N4。在其它实施例中，存储器材料118包括嵌入绝缘材料(例如，氧化铪(HfOx)、氧化铪锆(HfZrOx)、氧化锆(ZrOx))内的导电纳米颗粒(例如，钌纳米颗粒、晶体纳米颗粒、金属点)，如参考图1I更详细地描述。
介电阻挡材料120可由例如介电氧化物(例如，SiOx)、介电氮化物(例如，SiNy)及介电氮氧化物(例如，SiOxNy)的介电材料或另一介电材料形成并且包含由例如介电氧化物(例如，SiOx)、介电氮化物(例如，SiNy)及介电氮氧化物(例如，SiOxNy)的介电材料或另一介电材料。在一些实施例中，介电阻挡材料120包括Al2O3。在其它实施例中，介电阻挡材料120包括HfAlO3。在又其它实施例中，介电阻挡材料120包括AlSiOx。
参考图1E，在形成存储器材料118及介电阻挡材料120之后，导电内衬材料134可任选地形成于单元开口128(图1D)内。举例来说，导电内衬材料134可邻近于(例如，紧邻)绝缘结构104及介电阻挡材料120中的一或多个形成。在其它实施例中，介电阻隔材料(例如，介电阻隔材料132(图1F))可任选地邻近于单元开口128内的导电内衬材料134形成，如下文更详细地描述。导电内衬材料134可由晶种材料形成且包含所述晶种材料，导电层的导电材料随后可由所述晶种材料形成。导电内衬材料134可由以下形成且包含以下：例如金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)或另一材料。在一些实施例中，导电内衬材料134包括氮化钛。
导电结构136可在对应于额外绝缘结构106(图1B)的先前位置的位置处形成于竖直相邻的绝缘结构104之间。举例来说，导电结构136的导电材料可邻近于导电内衬材料134(如果存在)且在单元开口128(图1D)的中心部分内形成。导电结构136可由任何导电材料形成且包含任何导电材料，所述导电材料包含但不限于n掺杂多晶硅、p掺杂多晶硅、未掺杂多晶硅或金属。在一些实施例中，导电结构136由n掺杂多晶硅形成且包含n掺杂多晶硅。在其它实施例中，导电结构136由钨形成且包含钨。在又其它实施例中，导电结构136由钛、钌、铝及钼中的一或多个形成且包含钛、钌、铝及钼中的一或多个。
继续参考图1E，导电结构136的导电材料可形成于在狭槽122(图1D)近侧的单元开口128(图1D)中、支柱130之间及狭槽122的部分内。举例来说，导电结构136可邻近于(例如，竖直邻近于、水平邻近于)单元开口128内的存储器材料118及介电阻挡材料120形成。导电结构136可基本上完全填充单元开口128，以便基本上完全在介电阻挡材料120的暴露的上表面及下表面之间，或替代地，在导电内衬材料134(如果存在)的暴露的上表面及下表面之间延伸。导电结构136的导电材料可使用一或多种常规非保形沉积工艺，例如常规PVD工艺(例如，常规射频PVD(RFPVD)工艺)或常规非保形CVD工艺中的一或多个形成。
因此，存储器材料118可水平地插入支柱130的隧道介电材料116与介电阻挡材料120之间，并且介电阻挡材料120可水平地插入存储器材料118与导电结构136之间。换句话说，存储器材料118及介电阻挡材料120中的一或多个(例如，每个)可个别地水平邻近于导电结构136，而不水平邻近于绝缘结构104。因此，存储器材料118及介电阻挡材料120的竖直部分可水平邻近于在支柱130近侧且在狭槽122(图1D)远侧的导电结构136，而存储器材料118及介电阻挡材料120的竖直部分不水平邻近于在狭槽122近侧的导电结构136。
在一些实施例中，存储器材料118可竖直地插入绝缘结构104与介电阻挡材料120之间，并且介电阻挡材料120可竖直地插入存储器材料118与导电结构136之间。存储器材料118可包含由导电结构136彼此分离的上部部分及下部部分，并且介电阻挡材料120可包含由导电结构136彼此分离的上部部分及下部部分。一或多种额外材料(例如，介电阻隔材料132(图1F)、导电内衬材料134)可插入(例如，水平地插入、竖直地插入)介电阻挡材料120与导电结构136之间。或者，导电结构136可邻近于(例如，紧邻)绝缘结构104的暴露表面形成。可例如通过蚀刻选择性地移除狭槽122(图1D)内的导电结构136的导电材料的部分，以将导电结构136彼此隔离。
导电结构136的形成可形成竖直地插入竖直相邻的绝缘结构104之间的导电层138。导电层138包括导电结构136、存储器材料118、介电阻挡材料120，及介电阻隔材料132(图1F)及导电内衬材料134中的一或多个(例如，每一个)。在一些实施例中，导电层138位于由竖直相邻的绝缘结构104限定的竖直边界内。导电结构136的形成导致导电层138的绝缘结构104及导电结构136的层级142，及竖直地延伸穿过堆叠141(例如，导电堆叠)的存储器单元146串144的形成。电子装置100可经配置为单层单元(SLC)存储器装置。在额外实施例中，电子装置100可经配置以通过包含多层单元(MLC)、三层单元(TLC)、四层单元(QLC)等或其组合来实现更高水平的存储容量，其中存储器单元具有能够存储更多位(例如，数据值)的多个层。举例来说，在单层单元(SLC)中，可存在两个状态，使得每单元可存储仅一个位。MLC可经配置以每单元存储两个位，TLC可经配置以每单元存储三个位，QLC可经配置以每单元存储四个位等。
继续参考图1E，导电结构136可充当存储器单元146串144的字线(例如，局部字线)。在一些实施例中，一或多个(例如，从一个到五个)竖直下部层级142(例如，竖直最下部层级142)的导电结构136可用作选择栅极结构(例如，选择栅极源极(SGS)结构)。此外，一或多个(例如，从一个到五个)竖直上部层级142(例如，竖直最高层级142)的导电结构136可用作选择栅极结构(例如，选择栅极漏极(SGD)结构)。在其它实施例中，堆叠101包含下部部分，所述下部部分包含横向邻近于支柱130的导电结构136；及上部部分，所述上部部分包含导电结构136，所述导电结构横向邻近于位于导电线(例如，数据线)与支柱130的导电接触结构135之间的接触结构，并且所述上部部分通过另一种材料(例如，阻挡材料)与堆叠101的下部部分分离。因此，上部部分内的导电结构136可充当选择栅极结构(例如，去集成的SGD)。
在形成导电结构136之后，狭槽122(图1D)可基本上填充有绝缘材料140(例如，介电材料)。绝缘材料140可延伸穿过堆叠141且邻近于(例如，直接在)源极108的暴露上表面上。另外，绝缘材料140可在对应于狭槽122的位置处位于相邻块(例如，第一块124及第二块126)之间。绝缘材料140的材料组成可与堆叠141的绝缘结构104的材料组成基本上相同，或绝缘材料140的材料组成可不同于绝缘结构104的材料组成。在一些实施例中，绝缘材料140由SiO2形成且包含SiO2。
如图1E中所示，一或多个气隙150(例如，空隙、未填充体积)可任选地存在于支柱130的绝缘材料112中。举例来说，气隙150可形成于支柱130的中心部分内并且基本上由绝缘材料112围绕。或者，代替绝缘材料112，气隙150可形成于支柱130的中心部分内，使得气隙150邻近于沟道材料114。因此，气隙150中的至少一些水平地插入支柱130的沟道材料114的部分之间。气隙150可与导电接触结构135直接竖直对准。为了简单起见且为了易于理解本公开，在图1E中描绘的处理阶段说明气隙150。然而，气隙150可在图1B中描绘的处理阶段(例如，在形成支柱130期间及在形成导电接触结构135之前)形成。如果不存在气隙150，则绝缘材料112可基本上填充其中形成支柱130的开口110(图1A)。
导电结构136、存储器材料118、介电阻挡材料120及支柱130的相交点可形成存储器单元146串144的个别存储器单元146。图1F说明图1E的框F的放大部分并且说明根据本公开的实施例的存储器单元146。参考图1F，存储器单元146可各自包含水平邻近绝缘材料112的沟道材料114、水平邻近沟道材料114的隧道介电材料116、水平邻近隧道介电材料116的存储器材料118、水平邻近存储器材料118的介电阻挡材料120，及水平邻近介电阻挡材料120的导电层138的导电结构136。
隧道介电材料116、存储器材料118及介电阻挡材料120一起可包括经配置以捕获电荷的电荷存储结构148，例如氧化物-氮化物-氧化物(ONO)结构。在图1A到1K的实施例中，电荷存储结构148可表征为所谓的“电荷捕获结构”。在一些实施例中，隧道介电材料116包括SiO2，存储器材料118包括Si3N4并且介电阻挡材料120包括SiO2。在其它实施例中，隧道介电材料116包括HfSiO2，存储器材料118包括嵌入HfOx内的钌纳米颗粒，并且介电阻挡材料120包括Al2O3。然而，本公开不限于此，并且电荷存储结构148可包含列出的材料的任何组合。
介电阻隔材料132(例如，高k介电材料)可任选地邻近于(例如，紧邻)单元开口128(图1D)内的介电阻挡材料120形成，如图1F中所说明。介电阻隔材料132可通过常规技术保形地形成。介电阻隔材料132包括Al2O3。或者，介电阻隔材料132由掺杂铪的二氧化硅(HfSiO2)形成，其中调整铪与硅的比率以实现介电阻隔材料132的所要蚀刻选择性。可选择介电阻隔材料132以展现相对于层级142的绝缘结构104的绝缘材料的高蚀刻选择性。
导电内衬材料134可邻近于(例如，紧邻)单元开口128(图1D)内的介电阻隔材料132(如果存在)形成。在其它实施例中，介电阻隔材料132与导电结构136直接接触，并且电子装置100基本上(例如，完全)不含介电阻隔材料132与导电结构136之间的导电内衬材料134。换句话说，层级142中的每一个可缺乏在绝缘结构104与导电结构136之间的导电内衬材料134。在额外实施例中，介电阻隔材料132不存在于单元开口128中，并且导电内衬材料134邻近于(例如，紧邻)导电结构136及介电阻挡材料120及绝缘结构104中的一或多个。为方便起见，介电阻隔材料132在附图的额外视图(图1J)中不存在，但是应理解，电子装置100可包含介电阻隔材料132。
继续参考图1F，隧道介电材料116可展现相对大于或替代地基本上类似于介电阻挡材料120的厚度Th3的厚度Th1(例如，在X方向上)。存储器材料118可展现相对大于隧道介电材料116的厚度Th1及介电阻挡材料120的厚度Th3中的每一个的厚度Th2。举例来说，隧道介电材料116的厚度Th1可与介电阻挡材料120的厚度Th3基本上相同，其中每一个小于存储器材料118的厚度Th2。在一些实施例中，介电阻挡材料120的厚度Th3可相对小于隧道介电材料116的厚度Th1及存储器材料118的厚度Th2中的每一个。此外，电荷存储结构148的厚度Th4表示隧道介电材料116的厚度Th1、存储器材料118的厚度Th2及介电阻挡材料120的厚度Th3中的每一个的组合厚度。
借助于非限制性实例，隧道介电材料116的厚度Th1及介电阻挡材料120的厚度Th3中的每一个可个别地在约0.5nm到约2nm的范围内，例如在约0.5nm到约1nm、约1nm到约1.5nm，或约1.5nm到约2nm的范围内。存储器材料118的厚度Th2在约2nm到约6nm的范围内，例如在约2nm到约3nm、约3nm到约4nm、约4nm到约5nm，或约5nm到约6nm的范围内。因此，电荷存储结构148的厚度Th4可在约3nm到约10nm的范围内，例如在约3nm到约4nm、约4nm到约6nm、约6nm到约8nm或约8nm到约10nm的范围内。在一些实施例中，电荷存储结构148的厚度Th4在约5nm与约7nm之间(例如，约6nm)。
图1G展示在与图1E中的框F类似的位置中的存储器单元146的放大部分。然而，图1G说明存储器单元146的与图1F中所描绘的配置不同的配置。参考图1G，存储器单元146可各自包含水平邻近绝缘材料112的沟道材料114及水平邻近沟道材料114的隧道介电材料116。在图1G的实施例中，然而，可从单元开口128(图1D)内的绝缘结构104的上表面及下表面选择性地移除存储器材料118及介电阻挡材料120的额外部分，使得存储器材料118及介电阻挡材料120的仅竖直定向部分保持水平邻近于隧道介电材料116。换句话说，存储器材料118及介电阻挡材料120的不连续(例如，分段)部分可沿着隧道介电材料116的暴露侧表面竖直地延伸，而不沿着绝缘结构104的上表面及下表面水平地延伸。在一些此类实施例中，介电阻挡材料120的部分可邻近于(例如，紧邻)绝缘结构104。在包含存储器材料118及介电阻挡材料120的竖直部分而不包含其水平部分的实施例中，介电阻隔材料132可邻近于(例如，紧邻)绝缘结构104形成。
在仅包含水平邻近于隧道介电材料116的存储器材料118及介电阻挡材料120的竖直定向部分的图1G的实施例中，可任选地采用不同处理技术。举例来说，在开口110(图1A)内形成支柱130的隧道介电材料116之前，额外绝缘结构106(图1B)的末端部分可相对于绝缘结构104的对应侧表面横向地凹入。此后，在形成隧道介电材料116之前，存储器材料118及介电阻挡材料120中的一或多个(例如，每个)可形成于由额外绝缘结构106的末端部分空出的凹入部分内。
图1H展示在与图1E中的框F类似的位置中的存储器单元146的放大部分。然而，图1H说明存储器单元146的与图1F及1G中所描绘的配置不同的配置。参考图1H，存储器单元146可各自包含水平邻近绝缘材料112的沟道材料114及水平邻近沟道材料114的隧道介电材料116。然而，图1H的实施例的存储器单元146可各自包含水平邻近隧道介电材料116的介电阻挡材料120及水平邻近介电阻挡材料120的存储器材料118的不连续(例如，分段)部分。
如图1H中所示，介电阻挡材料120可水平地插入隧道介电材料116与堆叠141的层级142的存储器材料118及绝缘结构104中的每一个之间。举例来说，在形成隧道介电材料116之前，介电阻挡材料120可形成于开口110(图1A)内。因此，在单元开口128(图1D)内形成存储器材料118之前，介电阻挡材料120可水平邻近于(例如，紧邻)初级堆叠(例如，堆叠101(图1A))的层级102(图1A)的绝缘结构104及额外绝缘结构106(图1A)。换句话说，介电阻挡材料120可直接形成(例如，保形地形成)于开口110内的绝缘结构104及额外绝缘结构106的暴露侧表面上，而不在其间形成额外材料。因此，图1H的实施例的介电阻挡材料120可基本上沿着支柱130(图1E)的高度连续。
在一些实施例中，存储器材料118的仅竖直(例如，竖直定向)部分保持水平邻近于介电阻挡材料120，如图1H中所示。在其它实施例中，由于在单元开口128(图1D)内保形地形成存储器材料118，因此存储器材料118的额外部分可类似于图1F中所说明沿着绝缘结构104的上表面及下表面水平地延伸。在开口110(图1A)内形成支柱130的介电阻挡材料120之前，在仅包含水平邻近于介电阻挡材料120的存储器材料118的竖直定向部分的实施例中，存储器材料118可任选地形成于由额外绝缘结构106(图1B)的末端部分空出的凹入部分内。
如在先前实施例中，隧道介电材料116、存储器材料118及介电阻挡材料120一起可包括插入沟道材料114与导电结构136之间的电荷存储结构148。介电阻隔材料132可任选地邻近于(例如，紧邻)存储器材料118形成，并且导电内衬材料134可任选地邻近于(例如，紧邻)介电阻隔材料132(如果存在)形成，如图1H中所说明。在支柱130的开口110(图1A)内形成介电阻挡材料120可提供用于在单元开口128(图1D)内形成导电结构136的更多截面面积，这又可提供其导电材料的减小的电阻率(例如，电阻电平)，而不会显著地影响电导率。
图1I说明图1E的存储器材料118的。如图1I中所示，存储器材料118可由电荷存储材料152形成并且包含电荷存储材料152。出于说明性目的，电荷存储材料152的相对部分可通过电荷存储材料152的额外部分(例如，中心部分)彼此分离，所述额外部分包含分散在其中的嵌入材料154的个别颗粒。因此，嵌入材料154可形成于电荷存储材料152的中心部分内，所述电荷存储材料水平地插入电荷存储材料152的两个相对部分之间。换句话说，嵌入材料154居中地位于存储器材料118内，并且电荷存储材料152的相对部分基本上不含(例如，基本上不存在)嵌入材料154。嵌入材料154可通过电荷存储材料152与隧道介电材料116分离，而不与其接触。
电荷存储材料152可由至少一种绝缘材料(例如，高k介电材料)形成并且包含至少一种绝缘材料。在一些实施例中，电荷存储材料152包括HfZrOx。在其它实施例中，电荷存储材料152包括AlOx、HfOx、HfSiO2、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多个。在包含HfZrOx的实施例中，电荷存储材料152可包含比锆原子多的铪原子。举例来说，可通过选择电荷存储材料152中的铪原子与锆原子的比率来调整电特性。借助于非限制性实例，电荷存储材料152可包含每个锆原子至少约3个铪原子、每个锆原子至少约4个铪原子，或每个锆原子至少约5个铪原子。举例来说，锆原子的比率可在约0.1与约0.5之间，例如在约0.1与约0.3之间，或在约0.3与约0.5之间，并且铪原子的比率可在约0.4与约1之间，例如在约0.4与约0.6之间、在约0.8与约0.8之间，或在约0.8与约1之间。在其它实施例中，电荷存储材料152可包含比铪原子多的锆原子，使得电荷存储材料152包含每个铪原子至少约3个锆原子、每个铪原子至少约4个锆原子，或每个铪原子至少约5个锆原子。此外，氧原子的比率可例如在约1与约3之间，例如在约1与约2之间，或在约2与约3之间。
电荷存储材料152可任选地包含一或多个额外元素，例如铋、锑、砷、钽、锶、铌、钛、铝及镧，或其组合。电荷存储材料152还可包含至少一种掺杂剂(例如，铋、铝)，所述掺杂剂可经选择以调整电荷存储材料152的介电常数。在一些实施例中，电荷存储材料152的相对部分及中心部分的材料组成可基本上彼此相同。在其它实施例中，电荷存储材料152的相对部分及中心部分中的一或多个的材料组成可彼此不同，只要相应材料的功函数基本上相似。
嵌入材料154可由相对较高功函数(例如，大于约4.5eV)的导电材料形成并且包含所述导电材料，例如Ni、Pt、Au、Co、Ru、W、Mo、Ta、TaN，或其组合。在一些实施例中，嵌入材料154可包括导电纳米颗粒(例如，钌纳米颗粒、晶体纳米颗粒、金属点)。在一些实施例中，存储器材料118的嵌入材料154的个别颗粒可彼此间隔开。换句话说，电荷存储材料152内的嵌入材料154的个别颗粒可包含离散(例如，不连续)部分。如本文所使用，术语“离散”是指并包含由一或多种不同材料或结构限定的材料或结构。举例来说，电荷存储材料152可将嵌入材料154的个别颗粒彼此分段。替代地或另外，嵌入材料154的至少一些颗粒可彼此直接接触，如图1I中所示。在一些此类实施例中，嵌入材料154可在电荷存储材料152的部分(例如，中心部分)内形成基本上连续材料(例如，单层、双层、多层)，只要存储器材料118内不存在不连续性(例如，间隙)。换句话说，嵌入材料154的一或多个部分可插入(例如，夹在)电荷存储材料152的相对部分之间。
借助于非限制性实例，存储器材料118的充电存储材料152的相对部分中的每一个(例如，缺乏嵌入材料154的部分)可展现基本上彼此相似的厚度，其中的每一个可个别地在约0.5nm到约2nm的范围内，例如在约0.5nm到约1nm，约1nm到约1.5nm，或约1.5nm到约2nm的范围内。包含嵌入材料154的电荷存储材料152的中心部分可展现的厚度相对大于或替代地基本上类似于电荷存储材料152的相对部分中的每一个的厚度。举例来说，包含嵌入材料154的电荷存储材料152的中心部分的厚度可在约1nm到约3nm的范围内，例如在约1nm到约1.5nm、约1.5nm到约2nm、约2nm到约2.5nm，或约2.5nm到约3nm的范围内。在一些实施例中，包含电荷存储材料152及嵌入材料154的存储器材料118的厚度Th2(图1F)为约3.5nm。换句话说，电荷存储材料152的相对部分中的每一个的厚度及其包含嵌入材料154的中心部分的厚度包含在存储器材料118的厚度Th2内。
图1J说明图1E的电子装置100在导电层138(图1E)的导电结构136中的一个的水平中心线处沿着J-J线截取的简化的部分俯视图。为了清晰起见，在图1J的俯视图中已省略介电阻隔材料132。支柱130可包含基本上圆形(例如，基本上圆环状)水平截面区域。或者，支柱130的水平截面形状可具有另一形状(例如，基本上方形截面形状)。如在图1J的俯视图中最佳地展示，导电内衬材料134(如果存在)水平邻近于导电结构136，介电阻挡材料120水平邻近于导电内衬材料134，存储器材料118水平邻近于介电阻挡材料120，并且隧道介电材料116水平邻近于存储器材料118。另外，沟道材料114水平邻近于隧道介电材料116并且绝缘材料112水平邻近于沟道材料114且基本上由沟道材料114围绕。气隙150(例如，空隙、未填充体积)中的一或多个可任选地由绝缘材料112的部分部分地限定。
参考图1E，结合图1J，存储器材料118可在包含导电结构136的导电层138处与个别支柱130的隧道介电材料116直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述隧道介电材料，而不在绝缘结构104的个别层处围绕隧道介电材料116，如图1E中所示。介电阻挡材料120可在包含导电结构136的导电层138处与存储器材料118直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述存储器材料，而不形成于绝缘结构104的个别层处。因此，存储器材料118及介电阻挡材料120中的一或多个(例如，两个)可在至少一个水平方向(例如，X方向、Y方向)上基本上围绕支柱130。在额外实施例中，例如在其中支柱130包含介电阻挡材料120的图1H的实施例中，存储器材料118可在导电层138的个别层处与个别支柱130的介电阻挡材料120直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述介电阻挡材料。
图1K说明图IE的电子装置100在堆叠141(图1E)的绝缘结构104中的一个的水平中心线处沿着K-K线截取的简化的部分俯视图。如在图1K的俯视图中最佳地展示，隧道介电材料116水平邻近于绝缘结构104，沟道材料114水平邻近于隧道介电材料116，并且绝缘材料112水平邻近于沟道材料114。气隙150中的一或多个可任选地部分地由绝缘材料112的部分限定。然而，相比于图1J中的俯视图，没有存储器材料118或介电阻挡材料120水平邻近于绝缘结构104。
参考图1E，结合图1K，隧道介电材料116可在绝缘结构104的层处与沟道材料114直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述沟道材料，如图1E中所示。绝缘结构104可在绝缘结构104的层处与隧道介电材料116直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述隧道介电材料，而不在其间形成额外材料(例如，存储器材料118、介电阻挡材料120)。
如上文所述，使用两个或更多个(例如，两个)单独过程动作形成电子装置100的堆叠141以在导电层138内包含存储器材料118及介电阻挡材料120可有助于改进电子装置100的性能。举例来说，与包含邻近于在支柱开口内形成的隧道介电材料的此类材料(例如，存储器材料、介电阻挡材料)的常规支柱相比，在堆叠141的层级142的导电层138内形成存储器材料118及介电阻挡材料120中的一或多个有效地减少支柱130的水平尺寸(例如，直径)。因此，可形成包含存储器材料118的电荷存储结构148，而无需增加层级142或块(例如，第一块124、第二块126)的水平覆盖区，以与常规的电子装置相比在电子装置100内提供相对较高密度的存储器阵列。
在使用及操作中，与包含包括常规绝缘材料的存储器单元的常规电子装置相比，包含包括存储器材料118的实施例的存储器单元146的电子装置100可消耗较少功率，所述存储器材料包含本文所描述的电荷存储材料152内的嵌入材料154。举例来说，在使用及操作期间，包含包括存储器材料118的材料的存储器单元146的电子装置100可促进存储器单元146的相对较低偏置电压(例如，具有低于约5V、低于约6V、低于约7V，或低于约8V的量值)。在存储器材料118的电荷存储材料152内提供嵌入操作154可有助于增加存储器窗口(例如，编程状态的阈值状态与擦除状态之间的电压差)及较大电容对电压(C-V)滞后。展现相对较大存储器窗口(例如，高达约9V)以及减小的偏置电压(例如，约5V)的存储器材料118对于在较高密度的存储器阵列内利用降低功耗的电子装置(例如，非易失性存储器装置)可能是合乎需要的。
在存储器材料118的电荷存储材料152内存在嵌入材料154还可在各种存储器操作(例如，读取、编程、擦除等)期间提供增加的电荷保持。在不受任何理论束缚的情况下，相信电子及空穴都可在存储器材料118的嵌入材料154近侧截留，并且其空穴捕获机制有助于增加存储器材料118的电荷保持。此外，嵌入材料154可展现费米能级(例如，向材料体添加一个电子所需的热力学功)周围相对较高的功函数及相对较高的态密度。嵌入材料154的相对较高功函数可实现隧道介电材料116的厚度Th1(图1F)及介电阻挡材料120的厚度Th3(图1F)中的一或多个的厚度减小，这使得电子装置100能够在减小的偏置电压下操作。此外，存储器材料118的材料可促进多层单元(MLC)存储器装置(例如，每单元存储两个或更多个位)。
根据本文所描述的实施例形成的电子装置可通过在层级142的导电层内形成导电层138的导电结构136期间形成存储器材料118及介电阻挡材料120中的一或多个来展现改进的性能、可靠性及耐久性。可通过包括电荷存储材料152内的嵌入材料154的电荷存储结构148的存储器材料118来实现额外的性能改进，所述配置与常规电子装置相比可展现改进的性能、可靠性及耐久性。
因此，根据本公开的一些实施例，形成电子装置的方法包括形成包括竖直交替的绝缘结构及额外绝缘结构的堆叠，及形成包括延伸穿过堆叠的沟道材料及隧道介电材料的支柱。隧道介电材料直接接触竖直交替的绝缘结构及额外绝缘结构。所述方法包括移除额外绝缘结构以形成单元开口；在单元开口的部分内形成电荷存储材料；及在单元开口的中心部分内形成导电材料。
此外，根据本公开的另外实施例，电子装置包括堆叠，所述堆叠包括交替的导电结构及绝缘结构的层级；及竖直地延伸穿过所述堆叠的支柱。支柱包括隧道介电材料、沟道材料及基本上由沟道材料围绕的绝缘材料。电子装置包括水平邻近于导电结构，而不水平邻近于绝缘结构的存储器材料。
本领域的普通技术人员将了解，根据本公开的额外实施例，上文关于图1A到1K描述的特征及特征配置可适于设计不同电子装置(例如，不同存储器装置)的需求。借助于非限制性实例，根据本公开的额外实施例，图2A到2J展示形成具有与电子装置100不同的配置的电子装置的方法的简化的部分截面图(图2A到2H)及简化的部分俯视图(图2I及2J)。图2F到2H是图2E的放大部分。图2I及2J是分别沿着图2E中的I-I线及J-J线截取的简化的部分俯视图。在整个其余的描述及附图中，功能上类似的特征(例如，结构、装置)用类似的参考标号指代。为避免重复，不会在本文中详细地描述其余图式(包含图2A到2J)中所示的全部特征。相反，除非下文另外描述，否则由先前描述特征(无论所述先前描述特征是在本段落之前第一次描述还是在本段落之后第一次描述)的参考标号指定的特将应理解为基本上类似于先前描述的特征。
图2A说明电子装置100′的简化的部分截面图。在图2A中所描绘的处理阶段，电子装置100′可基本上类似于在图1A中所描绘的处理阶段的电子装置100。电子装置100′可包含堆叠101，所述堆叠包含布置成层级102的绝缘结构104及额外绝缘结构106的竖直交替序列。堆叠101可形成于源极108上或上方，并且开口110可通过堆叠101形成以暴露源极108的部分。
参考图2B，材料的支柱130可形成为竖直地延伸穿过堆叠101。支柱130可各自包括绝缘材料112、水平邻近于绝缘材料112的沟道材料114，及水平邻近于沟道材料114的隧道介电材料116。导电接触结构135可形成为与支柱130的沟道材料114电连通。支柱130的材料可包含与上文参考图1B描述的支柱130的材料基本上相同的材料及特性。
如上文关于图1A到1K所描述，隧道介电材料116可直接形成于开口110(图2A)内的绝缘结构104及额外绝缘结构106的暴露侧表面上，而不在其间形成额外材料。因此，隧道介电材料116水平邻近于(例如，紧邻)堆叠101的层级102的绝缘结构104及额外绝缘结构106。额外材料(例如，电荷存储材料)随后可水平邻近于隧道介电材料116(例如，在开口110的外部)的部分形成，以用于形成电子装置100′(例如，存储器装置)的存储器单元146。电子装置100′可经配置为单层单元(SLC)存储器装置或替代地，经配置以包含多层单元(MLC)、三层单元(TLC)、四层单元(QLC)等，或其组合。
参考图2C，狭槽122可形成为完全竖直地延伸穿过堆叠101并且暴露源极108的表面。狭槽122可将电子装置100分成单独块，例如第一块124及第二块126。在形成狭槽122之后，堆叠101的额外绝缘结构106(图2B)可通过所谓的“替换栅极”或“后栅极”工艺通过狭槽122至少部分地(例如，基本上)移除以形成单元开口128。
参考图2D，在形成单元开口128之后，在对应于额外绝缘结构106(图2B)的先前位置的位置处，可在竖直相邻的绝缘结构104之间形成(例如，保形地形成)电荷存储材料156(例如，电荷转移材料)。电荷存储材料156可包含多堆叠结构(例如，栅极堆叠)的多个(例如，多个、多于一个、一系列)多堆叠材料，如参考图2G更详细地描述。
电荷存储材料156可在单元开口128内且在狭槽122的部分内邻近于(例如，竖直邻近于)绝缘结构104及邻近于(例如，水平邻近于)隧道介电材料116形成。电荷存储材料156的个别材料可使用一或多个保形沉积工艺形成，所述保形沉积工艺例如常规保形CVD工艺或常规ALD工艺中的一或多个。由于保形地形成电荷存储材料156的材料，因此堆叠101内的单元开口128的部分(例如，中心部分)可保持基本上不含电荷存储材料156。因此，电荷存储材料156形成于单元开口128中，而不完全填充堆叠101的单元开口128。电荷存储材料156可邻近于(例如，紧邻)绝缘结构104的暴露表面(例如，上表面、下表面)及邻近于(例如，紧邻)支柱130的隧道介电材料116的暴露表面(例如，侧表面)形成。
在一些实施例中，图1A到1K的实施例的介电阻挡材料(例如，对应于介电阻挡材料120)可在电子装置100′的堆叠141的单元开口128内邻近于电荷存储材料156形成。在其它实施例中，由于包含多堆叠结构的电荷存储材料156，可形成电荷存储材料156，而不形成相邻介电阻挡材料，所述多堆叠结构包含一系列多堆叠材料(例如，介电材料)。换句话说，电子装置100′不同于先前实施例，不同之处在于，电荷存储材料156可代替先前实施例的存储器材料118(例如，电荷捕获材料)及介电阻挡材料120(例如，代替其形成)。
可例如通过蚀刻选择性地移除狭槽122内的电荷存储材料156的部分，以从限定狭槽122的绝缘结构104的侧表面移除电荷存储材料156。在一些实施例中，由于在单元开口128内保形地形成电荷存储材料156的材料，电荷存储材料156的其余部分沿着绝缘结构104的上表面及下表面(未展示)水平地延伸。
在其它实施例中，电荷存储材料156的额外部分可从单元开口128内的绝缘结构104的上表面及下表面选择性地移除，使得仅电荷存储材料156的竖直定向部分保持水平邻近于隧道介电材料116。换句话说，电荷存储材料156的不连续(例如，分段)部分可沿着隧道介电材料116的暴露侧表面竖直地延伸，而不沿着绝缘结构104的上表面及下表面水平地延伸，如图2D中所示。在一些此类实施例中，可任选地采用不同处理技术。举例来说，在开口110(图2A)内形成支柱130的隧道介电材料116之前，额外绝缘结构106(图2B)的末端部分可相对于绝缘结构104的对应侧表面横向地凹入。此后，在形成隧道介电材料116之前，电荷存储材料156的材料可形成于由额外绝缘结构106的末端部分空出的凹入部分内。
电荷存储材料156可包括一或多种材料，所述材料经配制且经配置以存储在电子装置100′的操作期间从沟道材料114接收的电荷。然而，电荷存储材料156的配置及材料不同于图1A到1K的电子装置100的存储器材料118的配置及操作。举例来说，电荷存储材料156的材料及其所得操作不同于电荷捕获材料的材料及操作。相反，图2A到2J的实施例的电荷存储材料156可表征为界面偶极材料，所述界面偶极材料使用插入额外材料(例如，额外氧化物材料)之间的切换材料(例如，氧化硅材料)的个别部分中的界面偶极调制(IDM)，如参考图2G及2H更详细地描述。
参考图2E，在形成电荷存储材料156之后，导电内衬材料134可任选地形成于单元开口128(图2D)中。举例来说，导电内衬材料134可邻近于(例如，紧邻)绝缘结构104及电荷存储材料156中的一或多个形成。在其它实施例中，介电阻隔材料132(图2F)可任选地邻近于单元开口128内的导电内衬材料134形成。
导电结构136可在对应于额外绝缘结构106(图2B)的先前位置的位置处形成于竖直相邻的绝缘结构104之间。举例来说，导电结构136可邻近于(例如，竖直邻近于、水平邻近于)单元开口128内的电荷存储材料156形成。导电结构136可基本上完全单元开口128，以便基本上完全在电荷存储材料156的暴露上表面及下表面之间，或替代地在导电内衬材料134(如果存在)的暴露上表面及下表面之间延伸。
因此，电荷存储材料156可水平地插入支柱130的隧道介电材料116与导电结构136之间。在一些实施例中，电荷存储材料156可竖直地插入绝缘结构104与导电结构136之间。一或多种额外材料(例如，介电阻隔材料132(图2F)、导电内衬材料134)可插入(例如，水平地插入、垂直地插入)电荷存储材料156与导电结构136之间。或者，导电结构136可邻近于(例如，紧邻)绝缘结构104的暴露表面形成。可例如通过蚀刻选择性地移除狭槽122(图2D)内的导电结构136的导电材料的部分，以将导电结构136彼此隔离。
电子装置100′的导电结构136的形成可形成竖直地插入竖直相邻的绝缘结构104之间的导电层138。导电层138包括导电结构136、存储器材料118、介电阻挡材料120，及介电阻隔材料132(图2F)及导电内衬材料134中的一或多个(例如，每一个)。在一些实施例中，导电层138位于由竖直相邻的绝缘结构104限定的竖直边界内。导电结构136的形成导致导电层138的绝缘结构104及导电结构136的层级142，及竖直地延伸穿过堆叠141的存储器单元146串144的形成。
如在先前实施例中，狭槽122(图2D)可基本上填充有绝缘材料140。气隙150中的一或多个可任选地存在于支柱130的绝缘材料112中。为了简单起见且为了易于理解本公开，在图2E中描绘的处理阶段说明气隙150。然而，气隙150可在图2B中描绘的处理阶段(例如，在形成支柱130期间及在形成导电接触结构135之前)形成。如果不存在气隙150，则绝缘材料112可基本上填充其中形成支柱130的开口110(图2A)。
导电结构136、电荷存储材料156及支柱130的相交点可形成存储器单元146串144的个别存储器单元146。图2F说明图2E的框F的放大部分并且说明根据本公开的实施例的存储器单元146。参考图2F，存储器单元146可各自包含水平邻近绝缘材料112的沟道材料114、水平邻近沟道材料114的隧道介电材料116、水平邻近隧道介电材料116的电荷存储材料156，及水平邻近电荷存储材料156的导电结构136。
隧道介电材料116及电荷存储材料156一起可包括经配置以存储电荷的电荷存储结构148。在图2A到2J的实施例中，电荷存储结构148的电荷存储材料156包括在切换材料的个别部分中的界面偶极材料。在一些此类实施例中，隧道介电材料116包括SiO2并且电荷存储材料156包括多堆叠结构的一系列材料，如参考图2G更详细地描述。
介电阻隔材料132可任选地在单元开口128(图2D)内邻近于(例如，紧邻)电荷存储材料156形成。在包含电荷存储材料156的竖直部分，而不包含其水平部分的实施例中，介电阻隔材料132可邻近于(例如，紧邻)绝缘结构104形成，如图2F中所说明。
继续参考图2F，隧道介电材料116可展现厚度Th1(例如，在X方向上)，并且电荷存储材料156可展现相对地大于隧道介电材料116的厚度Th1的厚度Th5。此外，电荷存储结构148的厚度Th4表示隧道介电材料116的厚度Th1及电荷存储材料156的厚度Th5中的每一个的组合厚度。
借助于非限制性实例，隧道介电材料116的厚度Th1可在约0.5nm到约2nm的范围内，例如在约0.5nm到约1nm、约1nm到约1.5nm、或约1.5nm到约2nm的范围内。电荷存储材料156的厚度Th5在约4nm到约12nm的范围内，例如在约4nm到约6nm、约6nm到约8nm、约8nm到约10nm或约10nm到约12nm的范围内。在一些实施例中，电荷存储材料156的厚度Th5在约10nm与约12nm之间(例如，约10.8nm)。在其它实施例中，电荷存储材料156的厚度Th5在约5nm与约7nm之间(例如，约6nm)。因此，电荷存储结构148的厚度Th4可在约4nm到约14nm的范围内，例如在约4nm到约6nm、约6nm到约8nm、约8nm到约10nm、约10nm到约12nm，或约12nm到约14nm的范围内。
图2G说明图2E的电荷存储材料156的放大部分。如图2G中所示，电荷存储材料156可由一或多个区157(例如，连续区)形成并且包含所述一或多个区，所述区包含第一材料158(例如，高k介电材料)、第二材料160(例如，切换材料)，及第三材料162(例如，偶极调制材料)。在一些实施例中，电荷存储材料156的第一材料158水平邻近于(例如，紧邻)支柱130(图2E)的隧道介电材料116(图2E)。如图2G中所说明，第一材料158的部分(例如，薄膜)可水平地插入第二材料160的两个相对部分之间，并且第三材料162的部分可水平地插入第二材料160的两个相对部分之间。换句话说，第一材料158及第三材料162通过第二材料160的部分彼此分离，而不彼此接触。然而，本公开不限于此，并且电荷存储材料156的材料可以不同于所描述的方式布置。举例来说，第二材料160的单个部分可水平地插入第三材料162的两个相对部分之间，并且第一材料158的两个相对部分可在其与第二材料160相对的侧面上水平邻近于第三材料162的相应相对部分。因此，可预期电荷存储材料156的材料的其它配置，只要第二材料160充当材料组成不同于第二材料160的相邻材料(例如，经配制且经配置以每单位面积展现相对更多数目的氧原子的材料)之间的切换材料。
电荷存储材料156的个别区157可由第一材料158的部分、水平邻近于第一材料158的第二材料160的部分、水平邻近于第二材料160的第三材料162的部分、水平邻近于第三材料162的第二材料160的另一部分，及水平邻近于其它第二材料160的第一材料158的另一部分。电荷存储材料156的相邻区157可共同具有材料(例如，第一材料158)的至少一个部分。因此，图2G中所说明的电荷存储材料156包含一系列多堆叠材料，所述多堆叠材料包含邻近于(例如，水平邻近于)彼此的区157中的一或多个(例如，三个)。虽然为了清晰起见在图2G中展示三个区157(例如，三层结构)，但是本公开不限于此并且电荷存储材料156可包含不同数目的区157。举例来说，电荷存储材料156可包括在电荷存储材料156内彼此相邻的区157中的一个与六个之间(例如，一个、两个、三个、四个、五个、六个)。在仅包含一个区157(例如，单层结构)的实施例中，在开口110(图2A)形成支柱130(图2E)的隧道介电材料116(图2E)之前，内电荷存储材料156可任选地形成于由额外绝缘结构106(图2B)的末端部分空出的凹入部分中，如上文所描述。
借助于非限制性实例，电荷存储材料156的第一材料158可由至少一种绝缘材料形成且包含至少一种绝缘材料。在一些实施例中，第一材料158包括HfOx。在其它实施例中，第一材料158包括AlOx、HfZrOx、HfAlOx、HfSiOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多个。第二材料160可由材料组成与第一材料158不同的至少一种绝缘材料形成且包含所述至少一种绝缘材料。举例来说，第二材料160可基本上(例如，完全)不含铪。在一些实施例中，第二材料160包括SiOx。在其它实施例中，第二材料160包括氧化铝材料(例如，AlOx、AlSiOx)。第三材料162可由材料组成与第一材料158及第二材料160中的每一个不同的至少一种绝缘材料形成且包含所述至少一种绝缘材料。在一些实施例中，第三材料162包括TiOx。在其它实施例中，第三材料162包括HfZrOx、HfAlOx、HfSiOx、HfZrSiOx、NbOx、HfOx、ZrOx、TaOx及MgOx中的一或多个。在一些实施例中，第一材料158包括HfO2，第二材料160包括SiO2，并且第三材料162包括TiO2。然而，本公开不限于此，并且电荷存储材料156的个别材料可包含列出的材料的任何组合。
电荷存储材料156的第一材料158、第二材料160及第三材料162中的一或多个(例如，每个)可包括非晶材料。在一些实施例中，支柱130(图1E)的绝缘材料112(图1E)、沟道材料114(图1E)及隧道介电材料116(图1E)中的一或多个(例如，每个)可包括非晶材料，使得电荷存储材料156及支柱130基本上(例如，完全)不含晶体材料。在一些实施例中，电荷存储材料156(例如，第二材料160)的一或多种材料包括非晶硅并且沟道材料114包括非晶IGZO。由于电荷存储材料156的材料及支柱130的材料包括非晶材料，因此不利用高温退火工艺，这可有助于改进电子装置100′的性能、可靠性及耐久性。
图2H说明图2E的电荷存储材料156的放大部分。如图2H中所示，电荷存储材料156的所说明部分包含插入(例如，夹在)第一材料158的部分与第三材料162的部分之间的第二材料160的部分。在电子装置100′的操作期间，第二材料160(例如，SiO2)可经配置为第一材料158的高k介电材料(例如，HfO2)与第三材料162的偶极调制材料(例如，TiO2)之间的所谓的“切换材料”。
如图2H中所示，第一材料158可沿着界面168(例如，单个界面)与第二材料160直接物理接触，所述界面168沿着第一材料158与第二材料160之间的边界延伸并且限定所述边界。第三材料162可沿着界面170(例如，单个界面)与第二材料160直接物理接触，所述界面170沿着第三材料162与第二材料160之间的边界延伸并且限定所述边界。界面168、170可在基本上平行于支柱130(图2E)的纵轴及基本上横向于源极108(图2E)的主表面的方向上延伸。
在一些实施例中，第一材料158(例如，高k介电材料)的介电常数可相对大于第二材料160的介电常数。借助于非限制性实例，第二材料160的介电常数可为约5，并且第一材料158的介电常数可为约25。因此，第一材料158可展现比第二材料160的介电常数大约五倍的介电常数。另外，第三材料162的介电常数可相对大于第二材料160的介电常数。因此，电荷存储材料156的材料之间的界面168、170中的每一个包括所谓的“异质结”，因为沿着相应界面168、170存在不同材料。在不受任何理论束缚的情况下，相信在电子装置100′的使用及操作期间，沿着界面168、170的材料的介电常数的差异有助于跨越相应界面168、170产生净偶极。
此外，氧面积密度(例如，每单位面积的氧原子数)可在电荷存储材料156的材料之间不同。举例来说，假设第二材料160的氧面积密度为约1，第三材料162及第一材料158的氧面积密度分布可为约1.3及约1.2。换句话说，第二材料160的氧面积密度与第三材料162的氧面积密度的比率可为约1:1.3，并且第二材料160的氧面积密度与第一材料158的氧面积密度的比率可为约1:1.2。因此，第一材料158及第三材料162中的每一个可经配制且经配置以与第二材料160相比展现每单位面积相对更多数目的氧原子。相应氧面积密度的相对差异可沿着相应界面168、170在第一材料158及第三材料162中的每一个与第二材料160的中间切换材料之间提供所谓的“氧重新定位过程”(例如，双向氧重新定位过程)。此外，当施加偏置时，由于氧原子沿着界面168、170的重新分布，可切换(例如，反转)界面偶极子的方向，使得相反的偶极调制在相反的电场下发生。因此，相信在界面168、170处发生的偶极调制可叠加以促进增加的存储器窗口(例如，编程状态的阈值状态与擦除状态之间的电压差)，以及较大电容与电压(C-V)滞后(例如，顺时针C-V滞后)。展现相对较大存储器窗口(例如，高达约4V)以及减小的偏置电压(例如，约5V)的电荷存储材料156对于在更高密度的存储器阵列内利用降低的功耗的电子装置(例如，非易失性存储器装置)来说可能是合意的。增加的存储器窗口又可促进多层单元(MLC)存储器装置(例如，每单元存储两个或更多个位)。举例来说，相对较大的存储器窗口可近似于经配置以每单元存储三个位的三层单元(TLC)或经配置以每单元存储四个位的四层单元(QLC)的电压要求。因此，电荷存储材料156可有助于改进电荷保持，从而导致改进电子装置100′的性能、可靠性及耐久性。
如图2H中所示，第一材料158的个别部分(例如，单层膜)可展现基本上类似于第二材料160的个别部分的厚度Th7及第三材料162的个别部分的厚度Th8的厚度Th6(例如，在X方向上)，每一厚度可个别地在约(埃)到约/>的范围内，例如在约/>到约/>约/>到约约/>到约/>或约/>到约/>的范围内。或者，电荷存储材料156的材料的至少一个部分可展现与材料的相邻部分的厚度不同的厚度。举例来说，第二材料160的个别部分可展现相对大于第一材料158的个别部分的厚度Th6及第三材料162的个别部分的厚度Th8的厚度Th7。在一些实施例中，第二材料160的个别部分的厚度Th7可在约/>到约/>之间(例如，约)，并且第一材料158的个别部分的厚度Th6及第三材料162的个别部分的厚度Th8可个别地在约/>到约/>之间(例如，约/>)。此外，电荷存储材料156的类似材料的个别部分的厚度可或可不基本上彼此相似。
在一些实施例中，例如当电荷存储材料156包含三个区157(图2G)时，包含一系列多堆叠材料的电荷存储材料156的厚度Th5(图2F)为约10.8nm。在其它实施例中，电荷存储材料156的厚度Th5为约6nm，例如当电荷存储材料156包含一系列多堆叠材料的单个(例如，仅一个)区157时。换句话说，包含第一材料158、第二材料160及第三材料162的个别部分的一系列多堆叠材料的组合厚度包含在电荷存储材料156的厚度Th5内。
结合图2H参考图2E，在电子装置100′的操作期间，可将电流施加到导电线(例如，数据线)，从而确立电流(例如，串电流)通过导电接触结构135的至少一部分且到达支柱130的沟道材料114的流动。如本领域普通技术人员将明白，存储器单元146的串144的个别存储器单元可通过偏置导电结构136(例如，存取线)及适合于各种存储器操作(例如，读取、编程、擦除等)的导电线来存取。对应于导电结构136中的特定者的特定存储器单元146可通过偏置导电结构136中的其它者以使支柱130的沟道材料114在导电结构136中的其它者近侧导电来存取。
在编程操作期间，可使用升压操作来偏置未选定串144的沟道材料114，以阻止在未选择用于擦除操作的存储器单元146中擦除未选定串144的电荷存储结构148。在升压操作中，可至少部分地通过将沟道材料114电容耦合到个别存储器单元146的相应栅极上的所施加电压来将电压施加到沟道材料114。举例来说，可将电压施加到栅极，并且可通过耦合将一定量的所述偏置电压(例如，约5V)传递到沟道材料114。举例来说，所施加电压可为施加到最上部导电结构136的正电压。偏置电压可相对小于在使用常规电荷存储结构(例如，电荷捕获结构)的常规电子装置中使用的偏置电压。借助于非限制性实例，偏置电压可具有低于约8V(例如，低于约4V、低于约5V、低于约6V)的量值。因此，与常规电子装置的偏置电压相比，电子装置100′的偏置电压可显著地减小。由于通过电荷存储材料156的局部电荷转移，可在界面168、170处产生偶极矩。
当如通过箭头164所说明，电流流过编程单元的栅极堆叠(例如，电荷存储材料156的一系列多堆叠材料)时，界面偶极的负电荷可累积在界面170的近侧并且其正电荷可累积在界面168的近侧。换句话说，随着将所选择电压(例如，正电压)从第三材料162的方向通过第二材料160并朝向第一材料158传递，如在图2H的左侧上的编程单元的第一部分中所示，偶极矩从界面170指向界面168。对于编程单元，当如通过箭头164所说明，跨越电荷存储材料156施加偏置时，偶极矩从第三材料162的方向指向第一材料158的方向。在不受任何理论束缚的情况下，相信当电流从导电线流动到沟道材料114时，由于第二材料160与第一材料158之间的每单位面积氧原子数目(例如，数量)的差异，沿着接口168产生界面偶极。换句话说，界面偶极可在界面168的近侧(例如，紧邻所述界面)产生，而不在整个第二材料160上产生。
在擦除操作期间，可将电压施加到栅极，并且可通过电荷存储材料156传递一定量的所述偏置电压(例如，约5V)。在一些实施例中，所施加电压可为例如施加到最上部导电结构136的负电压。如在编程操作中，擦除操作的偏置电压可相对小于在使用常规电荷存储结构的常规电子装置中使用的偏置电压，所述偏置电压可具有低于约8V(例如，低于约4V、低于约5V、低于约6V)的量值。由于通过电荷存储材料156的局部电荷转移，因此可在与编程操作的方向相反的方向上在界面168、170处产生偶极矩。
当电流流过擦除单元的栅极堆叠时，如通过箭头166所说明，界面偶极的负电荷可累积在界面168的近侧并且其正电荷可累积在界面170的近侧。换句话说，当如在图2H的右手侧上的擦除单元的第二部分中所示，将所选择电压(例如，负电压)从第一材料158的方向通过第二材料160并朝向第三材料162传递时，偶极矩从界面168指向界面170。对于擦除单元，当如通过箭头166所说明，跨越电荷存储材料156施加偏置时，偶极矩从第一材料158的方向指向第三材料162的方向。在不受任何理论束缚的情况下，相信当电流在擦除操作期间流动时，由于第二材料160与第三材料162之间的每单位面积的氧原子数目(例如，数量)的差异，沿着界面170产生界面偶极。界面偶极可在界面170的近侧(例如，紧邻所述界面)产生，而不在整个第二材料160上产生。
因此，第二材料160的切换机构不同于铁电型切换材料的切换机构，其中偶极在整个切换材料中对齐。相比于铁电材料，根据本公开的实施例的电荷存储材料156包括界面偶极材料，所述界面偶极材料在第二材料160的切换材料的个别部分中使用界面偶极调制(IDM)。此外，常规上在大于约350℃(例如，大于约550℃)的温度下形成铁电材料(例如，晶体材料)以提供结晶相。由于电荷存储材料156的一或多种(例如，每个)材料包括非晶材料，因此不利用高温退火工艺。因此，与包含此类材料的常规电子装置的铁电型切换材料相比，电子装置100′的电荷存储材料156的材料对温度变化相对较不敏感。举例来说，在给定的时间量内施加较高温度可能导致铁电材料返回到非铁电单斜晶相，这会对电子装置性能产生不利影响。
提供电荷存储材料156的材料可显著地减小此类缺陷，以允许增加多堆叠结构的阈值电压(VTH)的均匀性，同时在电子装置100′的使用及操作期间提供显著减小的功率需求。因此，各种存储器操作(例如，编程操作、擦除操作)可通过沿着电荷存储材料156的材料的界面168、170切换界面偶极的方向进行，而不从常规电荷捕获材料(例如，在常规擦除操作)传递电子并且将电子传递到常规电荷捕获材料(例如，在常规编程操作期间)上。
图2I说明在导电层138(图2E)的导电结构136中的一个的水平中心线处沿着I-I线截取的图2E的电子装置100′的简化的部分俯视图。如在图2I的俯视图中最佳地展示，导电内衬材料134(如果存在)水平邻近于导电结构136，介电阻隔材料132(如果存在)水平邻近于导电内衬材料134并且电荷存储材料156水平邻近于介电阻隔材料132。另外，隧道介电材料116水平邻近于电荷存储材料156，沟道材料114水平邻近于隧道介电材料116，并且绝缘材料112水平邻近于沟道材料114且基本上由沟道材料114围绕。气隙150中的一或多个可任选地部分地由绝缘材料112的部分限定。
结合图2I参考图2E，电荷存储材料156可在包含导电结构136的导电层138处与个别支柱130的隧道介电材料116直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述隧道介电材料，而不在绝缘结构104的个别层处围绕隧道介电材料116，如图2E中所示。因此，电荷存储材料156可在至少一个水平方向(例如，X方向、Y方向)上基本上围绕支柱130。
图2J说明在堆叠141(图2E)的绝缘结构104中的一个的水平中心线处沿着J-J线截取的图2E的电子装置100′的简化的部分俯视图。如在图2J的俯视图中最佳地展示，隧道介电材料116水平邻近于绝缘结构104，沟道材料114水平邻近于隧道介电材料116，并且绝缘材料112水平邻近于沟道材料114。气隙150中的一或多个可任选地部分地由绝缘材料112的部分限定。然而，与图2I中的俯视图相比，没有电荷存储材料156水平邻近于绝缘结构104。
结合图2J参考图2E，隧道介电材料116可在绝缘结构104的层(例如，高度)处与沟道材料114直接物理接触并且基本上围绕(例如，基本上连续地围绕)所述沟道材料，如图2E中所示。绝缘结构104可在绝缘结构104的层处与隧道介电材料116直接物理接触并且基本上围绕(例如，基本上连续地围绕)，而不在其间形成额外材料(例如，电荷存储材料156)。
因此，根据本公开的另外实施例，电子装置包括堆叠，所述堆叠包括交替的导电结构及绝缘结构的层级；及竖直地延伸穿过所述堆叠的支柱。所述支柱包括紧邻堆叠的绝缘结构的隧道介电材料。电子装置包括水平邻近于堆叠的导电结构的电荷存储材料。电荷存储材料包括多堆叠结构，所述多堆叠结构包括第一绝缘材料、水平邻近于第一绝缘材料的第二绝缘材料，及水平邻近于第二绝缘材料的第三绝缘材料的一或多个区。第二绝缘材料的材料组成不同于第一绝缘材料及第三绝缘材料中的每一个的材料组成。
借助于非限制性实例，电子装置100、100′中的一或多个可操作为快闪存储器，所述快闪存储器经配置为与非(NAND)、动态随机存取存储器(DRAM)、或非(NOR)或3DXPoint存储器装置。此类配置可促进存储器阵列相对于传统DRAM存储器的更高密度及功耗的降低，以及相对于传统3D NAND快闪存储器的操作速度(例如，编程时间)的降低。考虑到在更高密度的存储器阵列内的降低的功耗，电子装置100、100′还可经配置为用于一或多个神经网络(例如，人工神经网络(ANN)、深度神经网络(DNN)、卷积深度神经网络(CNN)、长短期记忆神经网络(LSTM))的存储器装置，所述神经网络使用经由点积运算计算输出的人工神经元。
图3说明包含一或多个电子装置结构201(例如，微电子装置结构)的电子装置200(例如，微电子装置、存储器装置，例如3D NAND快闪存储器装置)的一部分的部分剖面透视图。电子装置200可基本上类似于先前参考图1A到1K及图2A到2J描述的电子装置100、100′中的一个。如图3中所示，电子装置200的电子装置结构201可包含阶梯结构220，所述阶梯结构限定用于将互连线206连接到导电结构205(例如，对应于导电结构136(图1E及2E))的接触区。电子装置结构201可包含彼此串联连接的存储器单元203(例如，对应于存储器单元146(图1E及2E))的竖直串207(例如，对应于串144(图1E及2E))。竖直串207可竖直地(例如，在Z方向上)且正交于导电线及导电结构205，例如数据线202、源极层级204(例如，包含源极108(图1E及和2E))、互连线206、第一选择栅极208(例如，上部选择栅极、漏极选择栅极(SGD))、选择线209及第二选择栅极210(例如，下部选择栅极、源极选择栅极(SGS))延伸。选择栅极208可水平地(例如，在Y方向上)分成通过狭槽230(例如，形成于狭槽122(图1D及2D)内的绝缘材料140(图1E及2E))彼此水平地(例如，在Y方向上)分离的多个块232(例如，块124、126(图1E及2E))。
竖直导电触点211可将组件彼此电耦合，如所展示。举例来说，选择线209可电耦合到第一选择栅极208，并且互连线206可电耦合到导电结构205。电子装置200还可包含定位在存储器阵列下方的控制单元212，所述控制单元可包含以下中的至少一个：串驱动器电路系统、传送门、用于选择栅极的电路系统、用于选择导电线(例如，数据线202、互连线206)的电路系统、用于放大信号的电路系统及用于感测信号的电路系统。控制单元212可电耦合到例如数据线202、源极层级204、互连线206、第一选择栅极208及第二选择栅极210。在一些实施例中，控制单元212包含互补金属氧化物半导体(CMOS)电路系统。在此类实施例中，控制单元212的特征可为具有“阵列下CMOS”(“CuA”)配置。
第一选择栅极208可在第一方向(例如，X方向)上水平地延伸，并且可在竖直串207的第一端(例如，上端)处耦合到存储器单元203的相应第一组竖直串207。第二选择栅极210可以基本上平坦配置形成，并且可在存储器单元203的竖直串207的第二相对端(例如，下端)处耦合到竖直串207。
数据线202(例如，数字线、位线)可在与第一选择栅极208延伸的第一方向成角度(例如，垂直)的第二方向上(例如，在Y方向上)水平延伸。个别数据线202可在个别组的竖直串207的第一端(例如，上端)处耦合到在第二方向(例如，Y方向)上延伸的竖直串207的个别组。在第一方向(例如，X方向)上延伸且耦合到个别第一选择栅极208的竖直串207的额外个别组可与耦合到个别数据线202的竖直串207的个别组共享其特定竖直串207。因此，可在个别第一选择栅极208与个别数据线202的相交点处选择存储器单元203的个别竖直串207。因此，第一选择栅极208可用于选择存储器单元203的竖直串207的存储器单元203。
导电结构205(例如，字线板)可在相应水平面中延伸。导电结构205可竖直堆叠，使得每个导电结构205耦合到存储器单元203的竖直串207中的至少一些，且存储器单元203的竖直串207竖直地延伸穿过包含导电结构205的堆叠结构。导电结构205可耦合到或可形成存储器单元203的控制栅极。
第一选择栅极208及第二选择栅极210可用于选择插入于数据线202与源极层级204之间的存储器单元203的竖直串207。因此，个别存储器单元203可通过操作(例如，通过选择)耦合到特定存储器单元203的适当的第一选择栅极208、第二选择栅极210及导电结构205而被选定并电耦合到数据线202。
阶梯结构220可经配置以通过竖直导电触点211在互连线206与导电结构205之间提供电连接。换句话说，个别导电结构205可经由与相应的竖直导电触点211电连通的互连线206来选定，所述相应的竖直导电触点211与导电结构205电连通。
数据线202可通过导电接触结构234(例如，对应于导电接触结构135(图1E及2E))电耦合到竖直串207。
因此，根据本公开的额外实施例，存储器装置包括堆叠，所述堆叠包括布置成层级的交替的导电结构及绝缘结构。每个层级个别地包括导电结构及绝缘结构。存储器装置包括竖直地延伸穿过所述堆叠的存储器单元串。存储器单元串包括竖直地延伸穿过堆叠的沟道材料及竖直地延伸穿过堆叠的隧道材料。存储器装置包括分离竖直相邻的导电结构的存储器材料。存储器材料的个别部分横向邻近于隧道材料及相应导电结构。存储器装置包括横向邻近于堆叠的导电结构的介电阻挡材料。
根据本公开的实施例，可在本公开的电子系统的实施例中使用包含电子装置100、100′、200中的一或多个的电子装置，所述电子装置包含电荷存储结构的存储器材料(例如，电荷捕获材料、电荷存储材料)。举例来说，图4是根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝功能的平板计算机(例如，或/>平板计算机)、电子书、导航装置等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文先前描述的电子装置的实施例(例如，先前参考图1A到1K、图2A到2J及图3描述的电子装置100、100′、200)，所述电子装置包含电荷存储结构的存储器材料。
电子系统303可进一步包含至少一个电子信号处理器装置307(通常称为“微处理器”)。电子信号处理器装置307可任选地包含本文先前描述的电子装置的实施例(例如，先前参考图1A到1K、图2A到2J及图3描述的电子装置100、100′、200中的一或多个)。电子系统303可进一步包含用于由用户将信息输入到电子系统303的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统303可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309及输出装置311可包括单个触摸屏装置，其可用于向电子系统303输入信息及向用户输出视觉信息。输入装置309及输出装置311可与存储器装置305及电子信号处理器装置307中的一或多个进行电通信。
参考图5，描绘基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种电子装置(例如，电子装置100、100′、200中的一或多个)。基于处理器的系统400可为例如计算机、寻呼机、蜂窝电话、记事本、控制电路或其它电子装置的多种类型中的任一个。基于处理器的系统400可包含一或多个处理器402(例如，微处理器)以控制基于处理器的系统400中的系统功能及请求的处理。处理器402及基于处理器的系统400的其它子组件可包含根据本公开的实施例制造的电子装置(例如，电子装置100、100′、200中的一或多个)。
基于处理器的系统400可包含与处理器402可操作连通的电源404。举例来说，如果基于处理器的系统400是便携式系统，则电源404可包含燃料电池、功率收集装置、永久电池、可更换电池及可再充电电池中的一或多个。举例来说，电源404还可包含AC适配器；因此，基于处理器的系统400可插入到壁式插座中。举例来说，电源404还可包含DC适配器，使得基于处理器的系统400可插入到车辆点烟器或车辆电源端口中。
各种其它装置可取决于基于处理器的系统400执行的功能而连接到处理器402。举例来说，用户接口406可耦合到处理器402。用户接口406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化器及触笔、触摸屏、语音识别系统、麦克风或其组合。显示器408也可耦合到处理器402。显示器408可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器，或其组合。此外，RF子系统/基带处理器410还可连接到处理器402。RF子系统/基带处理器410可包含耦合到RF接收器及RF发射器(未展示)的天线。通信端口412或多于一个通信端口412也可耦合到处理器402。举例来说，通信端口412可适于耦合到一或多个外围装置414(例如，调制解调器、打印机、计算机、扫描仪或相机)或耦合到网络(例如，局域网、远程区域网络、内联网或因特网)。
处理器402可通过实施存储在存储器中的软件程序来控制基于处理器的系统400。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储及促进各种程序的执行。举例来说，处理器402可耦合到系统存储器416，所述系统存储器可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及其它已知的存储器类型中的一或多个。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得其可动态地存储加载的应用及数据。在一些实施例中，系统存储器416可包含半导体装置，例如上文所描述的电子装置(例如，电子装置100、100′、200中的一或多个)，或其组合。
处理器402还可耦合到非易失性存储器418，这并非表明系统存储器416必定为易失性的。非易失性存储器418可包含STT-MRAM、MRAM、只读存储器(ROM)(例如，EPROM、电阻只读存储器(RROM))及将与系统存储器416结合使用的快闪存储器中的一或多个。非易失性存储器418的大小通常选择为仅足够存储任何必要的操作系统、应用程序及固定数据。另外，举例来说，非易失性存储器418可包含例如磁盘驱动器存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器418可包含电子装置，例如上文所描述的电子装置(例如，电子装置100、100′、200中的一或多个)，或其组合。
因此，在至少一些实施例中，一种系统包括：处理器，其可操作地耦合到输入装置及输出装置；及电子装置，其可操作地耦合到处理器。电子装置包括竖直地延伸穿过堆叠的存储器单元串，所述堆叠包括布置成层级的绝缘结构及导电结构的竖直交替序列，及周向地围绕存储器单元串中的至少一些的电荷存储结构。电荷存储结构包括竖直地延伸穿过堆叠的隧道材料，及与隧道介电材料及堆叠的相应导电结构水平对准的电荷存储材料的不连续部分。
与常规装置及常规系统相比，本公开的电子装置及系统有利地促进改进的简单性、更大的存储器密度及增大的组件小型化中的一或多个。与常规装置(例如，常规设备、常规微电子装置、常规存储器装置)及常规系统(例如，常规电子系统)相比，本公开的方法促进装置(例如，设备、微电子装置、存储器装置)及系统(例如，电子系统)的形成，所述装置及系统具有以下中的一或多个：改进的性能、可靠性及耐久性、更低的成本、增大的良率、增大的组件小型化、改进的图案质量及更大的存储器密度。通过提高存储器材料，或替代地在电子装置及系统内的电荷存储材料，当存储器装置的大小按比例缩小以增加存储器单元的密度时，此类配置可允许提高密度，所述提高的密度可导致在使用及操作期间降低功耗。此配置可产生展现改进性能、可靠性及耐久性的电子装置及系统。
本公开的实施例可如下文所阐述(在不限制的情况下)进一步进行表征。
实施例1：一种电子装置，其包括：堆叠，其包括交替的导电结构及绝缘结构的层级；支柱，其竖直地延伸穿过所述堆叠，所述支柱包括隧道介电材料、沟道材料及基本上由所述沟道材料围绕的绝缘材料；及存储器材料，其水平邻近于所述导电结构，而不水平邻近于所述绝缘结构。
实施例2：根据实施例1所述的电子装置，其进一步包括水平邻近于所述存储器材料的介电阻挡材料，其中所述存储器材料的部分竖直邻近于所述堆叠的所述绝缘结构，并且所述介电阻挡材料的部分竖直邻近于所述存储器材料。
实施例3：根据实施例1或实施例2所述的电子装置，其进一步包括在所述堆叠的所述交替的导电结构及绝缘结构之间的高k介电材料及导电内衬材料中的一或多个，其中所述高k介电材料及所述导电内衬材料竖直地及水平地插入所述导电结构与所述存储器材料之间。
实施例4：根据实施例1到3中任一实施例所述的电子装置，其进一步包括在所述支柱的中心部分内的一或多个气隙，所述气隙中的至少一些水平地插入所述支柱的所述沟道材料的部分之间。
实施例5：根据实施例1到4中任一实施例所述的电子装置，其中所述隧道介电材料紧邻所述存储器材料及所述堆叠的所述绝缘结构。
实施例6：根据实施例1到5中任一实施例所述的电子装置，其中所述存储器材料包括嵌入高k介电材料内的晶体纳米颗粒，所述高k介电材料包括氧化铪、氧化铪锆及氧化锆中的一或多个。
实施例7：根据实施例1到6中任一实施例所述的电子装置，其中所述支柱包括直接在所述存储器材料与所述隧道介电材料之间的介电阻挡材料，所述介电阻挡材料沿着所述支柱的高度基本上连续地延伸，并且所述存储器材料包括在所述堆叠的所述导电结构层处的分段部分。
实施例8：一种电子装置，其包括：堆叠，其包括交替的导电结构及绝缘结构的层级；支柱，其竖直地延伸穿过所述堆叠，所述支柱包括紧邻所述堆叠的所述绝缘结构的隧道介电材料；及电荷存储材料，其水平邻近于所述堆叠的所述导电结构，所述电荷存储材料包括多堆叠结构，所述多堆叠结构包括第一绝缘材料、水平邻近于所述第一绝缘材料的第二绝缘材料及水平邻近于所述第二绝缘材料的第三绝缘材料的一或多个区，所述第二绝缘材料的材料组成不同于所述第一绝缘材料及所述第三绝缘材料中的每一个的材料组成。
实施例9：根据实施例8所述的电子装置，其中所述电荷存储材料在所述导电结构的个别层处基本上围绕所述支柱的所述隧道介电材料，而不在所述绝缘结构的个别层处围绕所述隧道介电材料。
实施例10：根据实施例8或实施例9所述的电子装置，其中所述电荷存储材料的上表面及下表面直接接触所述堆叠的所述绝缘结构，在所述第一绝缘材料、所述第二绝缘材料及所述第三绝缘材料之间的接口在基本上平行于所述支柱的纵轴的方向上延伸。
实施例11：根据实施例8到10中任一实施例所述的电子装置，其中所述支柱包括水平邻近于所述隧道介电材料的非晶沟道材料，所述第一绝缘材料、所述第二绝缘材料及所述第三绝缘材料中的每一个个别地包括非晶材料。
实施例12：根据实施例8到11中任一实施例所述的电子装置，其中所述第一绝缘材料包括高k介电材料，所述第二绝缘材料包括切换材料，并且所述第三绝缘材料包括偶极调制材料。
实施例13：根据实施例8到12中任一实施例所述的电子装置，其中：所述第一绝缘材料包括直接水平邻近于所述支柱的所述隧道介电材料的二氧化硅材料的氧化铪材料；所述第二绝缘材料包括直接水平邻近于所述第一绝缘材料及所述第三绝缘材料中的每一个的二氧化硅材料；及所述第三绝缘材料包括水平地插入所述堆叠的所述第二绝缘材料与所述导电结构之间的氧化钛材料。
实施例14：一种存储器装置，其包括：堆叠，其包括布置成层级的交替的导电结构及绝缘结构，每个层级个别地包括导电结构及绝缘结构；存储器单元串，其竖直地延伸穿过所述堆叠，所述存储器单元串包括竖直地延伸穿过所述堆叠的沟道材料及竖直地延伸穿过所述堆叠的隧道材料；存储器材料，其分离竖直相邻的导电结构，所述存储器材料的个别部分横向邻近于所述隧道材料及相应导电结构；及介电阻挡材料，其横向邻近于所述堆叠的所述导电结构。
实施例15：根据实施例14所述的存储器装置，其中所述存储器材料包含通过所述导电结构彼此分离的上部部分及下部部分。
实施例16：根据实施例14或实施例15所述的存储器装置，其进一步包括在所述堆叠的相邻块之间的绝缘材料，所述绝缘材料直接接触所述存储器材料。
实施例17：根据实施例14到16中任一实施例所述的存储器装置，其中所述存储器材料包括在氧化物材料内的钌纳米颗粒，所述钌纳米颗粒通过所述氧化物材料与所述隧道材料隔离。
实施例18：根据实施例14到17中任一实施例所述的存储器装置，其中所述隧道材料、所述存储器材料及所述介电阻挡材料经配置为电荷存储结构，所述隧道材料包括在约0.5nm到约2nm的范围内的厚度，并且所述电荷存储结构包括在约5nm到约7nm的范围内的总厚度。
实施例19：一种形成电子装置的方法，所述方法包括：形成包括竖直交替的绝缘结构及额外绝缘结构的堆叠；形成支柱，所述支柱包括延伸穿过所述堆叠的沟道材料及隧道介电材料，所述隧道介电材料直接接触所述竖直交替的绝缘结构及额外绝缘结构；移除所述额外绝缘结构以形成单元开口；在所述单元开口的部分内形成电荷存储材料；及在所述单元开口的中心部分内形成导电材料。
实施例20：根据实施例19所述的方法，其进一步包括在移除所述额外绝缘结构之前在所述堆叠内形成狭槽，其中形成所述电荷存储材料包括通过所述狭槽保形地形成所述电荷存储材料。
实施例21：根据实施例19或实施例20所述的方法，其进一步包括在形成所述隧道介电材料之前，相对于所述绝缘结构横向地凹入所述额外绝缘结构及形成横向紧邻所述额外绝缘结构的所述电荷存储材料。
实施例22：根据实施例19到21中任一实施例所述的方法，其进一步包括邻近于所述电荷存储材料且在所述单元开口内形成介电阻挡材料，其中形成所述电荷存储材料包括保形地形成所述电荷存储材料，而不完全填充所述单元开口，并且其中形成所述介电阻挡材料包括保形地形成紧邻所述电荷存储材料的所述介电阻挡材料。
实施例23：根据实施例19到22中任一实施例所述的方法，其中形成所述电荷存储材料包括在相邻支柱之间形成所述电荷存储材料的分段部分，并且在个别导电结构的导电层处基本上围绕所述隧道介电材料。
实施例24：根据实施例19到23中任一实施例所述的方法，其中形成所述电荷存储材料包括在氧化铪材料的两个相对部分之间形成导电纳米颗粒的单层。
实施例25：根据实施例19到23中任一实施例所述的方法，其中形成所述电荷存储材料包括：直接在所述隧道介电材料及所述堆叠的所述绝缘结构上保形地形成高k介电材料；直接在所述高k介电材料上保形地形成氧化物切换材料；直接在所述氧化物切换材料上保形地形成偶极调制材料；直接在所述偶极调制材料上保形地形成所述氧化物切换材料的另一部分；及直接在所述氧化物切换材料的所述另一部分上保形地形成所述高k介电材料的另一部分。
实施例26：根据实施例25所述的方法，其中形成所述电荷存储材料包括形成三层结构，所述三层结构包括所述高k介电材料、所述氧化物切换材料及所述偶极调制材料的个别部分，所述氧化物切换材料的所述个别部分将所述高k介电材料的所述个别部分及所述偶极调制材料的所述个别部分彼此分离。
实施例27：一种系统，其包括：处理器，其可操作地耦合到输入装置及输出装置；及电子装置，其可操作地耦合到所述处理器，所述电子装置包括：竖直地延伸穿过堆叠的存储器单元串，所述堆叠包括布置成层级的绝缘结构及导电结构的竖直交替序列；及电荷存储结构，其周向地围绕所述存储器单元串中的至少一些，所述电荷存储结构包括竖直地延伸穿过所述堆叠的隧道介电材料及与所述隧道介电材料及所述堆叠的相应导电结构水平对准的电荷存储材料的不连续部分。
实施例28：根据实施例27所述的系统，其中所述存储器单元串的至少一些存储器单元经配置为多层单元(MLC)。
实施例29：根据实施例27或实施例28所述的系统，其中所述隧道介电材料包括HfSiO2及SiO2中的一或多个，并且所述电荷存储材料包括HfZrOx、HfO2、SiO2及TiO2中的一或多个。
实施例30：根据实施例27或实施例28所述的系统，其中所述电荷存储材料包括嵌入绝缘材料内的晶体纳米颗粒，所述电荷存储材料紧邻所述绝缘结构。
实施例31：根据实施例27到30中任一实施例所述的系统，其中所述电子装置包括3D NAND快闪存储器装置，所述3D NAND快闪存储器装置包括至少一个存储器阵列及在所述至少一个存储器阵列下方的阵列下CMOS(CUA)区。
虽然已结合图式描述了某些说明性实施例，但所属领域的一般技术人员将认识到且理解，本公开所包含的实施例不限于在本文中明确地示出且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求所主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除及修改。另外，一个公开的实施例的特征可与另一公开实施例的特征组合，而仍然包涵在本公开的范围内。

Claims (31)

1.一种电子装置，其包括：
堆叠，其包括交替的导电结构及绝缘结构的层级；
支柱，其竖直地延伸穿过所述堆叠，所述支柱包括隧道介电材料、沟道材料及基本上由所述沟道材料围绕的绝缘材料；及
存储器材料，其水平邻近于所述导电结构，而不水平邻近于所述绝缘结构。
2.根据权利要求1所述的电子装置，其进一步包括水平邻近于所述存储器材料的介电阻挡材料，其中所述存储器材料的部分竖直邻近于所述堆叠的所述绝缘结构，并且所述介电阻挡材料的部分竖直邻近于所述存储器材料。
3.根据权利要求1所述的电子装置，其进一步包括在所述堆叠的所述交替的导电结构及绝缘结构之间的高k介电材料及导电内衬材料中的一或多个，其中所述高k介电材料及所述导电内衬材料竖直地及水平地插入所述导电结构与所述存储器材料之间。
4.根据权利要求1到3中任一权利要求所述的电子装置，其进一步包括在所述支柱的中心部分内的一或多个气隙，所述气隙中的至少一些水平地插入所述支柱的所述沟道材料的部分之间。
5.根据权利要求1到3中任一权利要求所述的电子装置，其中所述隧道介电材料紧邻所述存储器材料及所述堆叠的所述绝缘结构。
6.根据权利要求1到3中任一权利要求所述的电子装置，其中所述存储器材料包括嵌入高k介电材料内的晶体纳米颗粒，所述高k介电材料包括氧化铪、氧化铪锆及氧化锆中的一或多个。
7.根据权利要求1到3中任一权利要求所述的电子装置，其中所述支柱包括直接在所述存储器材料与所述隧道介电材料之间的介电阻挡材料，所述介电阻挡材料沿着所述支柱的高度基本上连续地延伸，并且所述存储器材料包括在所述堆叠的所述导电结构层处的分段部分。
8.一种电子装置，其包括：
堆叠，其包括交替的导电结构及绝缘结构的层级；
支柱，其竖直地延伸穿过所述堆叠，所述支柱包括紧邻所述堆叠的所述绝缘结构的隧道介电材料；及
电荷存储材料，其水平邻近于所述堆叠的所述导电结构，所述电荷存储材料包括多堆叠结构，所述多堆叠结构包括第一绝缘材料、水平邻近于所述第一绝缘材料的第二绝缘材料及水平邻近于所述第二绝缘材料的第三绝缘材料的一或多个区，所述第二绝缘材料的材料组成不同于所述第一绝缘材料及所述第三绝缘材料中的每一个的材料组成。
9.根据权利要求8所述的电子装置，其中所述电荷存储材料在所述导电结构的个别层处基本上围绕所述支柱的所述隧道介电材料，而不在所述绝缘结构的个别层处围绕所述隧道介电材料。
10.根据权利要求8或权利要求9所述的电子装置，其中所述电荷存储材料的上表面及下表面直接接触所述堆叠的所述绝缘结构，在所述第一绝缘材料、所述第二绝缘材料及所述第三绝缘材料之间的接口在基本上平行于所述支柱的纵轴的方向上延伸。
11.根据权利要求8或权利要求9所述的电子装置，其中所述支柱包括水平邻近于所述隧道介电材料的非晶沟道材料，所述第一绝缘材料、所述第二绝缘材料及所述第三绝缘材料中的每一个个别地包括非晶材料。
12.根据权利要求8或权利要求9所述的电子装置，其中所述第一绝缘材料包括高k介电材料，所述第二绝缘材料包括切换材料，并且所述第三绝缘材料包括偶极调制材料。
13.根据权利要求8或权利要求9所述的电子装置，其中：
所述第一绝缘材料包括直接水平邻近于所述支柱的所述隧道介电材料的二氧化硅材料的氧化铪材料；
所述第二绝缘材料包括直接水平邻近于所述第一绝缘材料及所述第三绝缘材料中的每一个的二氧化硅材料；及
所述第三绝缘材料包括水平地插入所述堆叠的所述第二绝缘材料与所述导电结构之间的氧化钛材料。
14.一种存储器装置，其包括：
堆叠，其包括布置成层级的交替的导电结构及绝缘结构，每个层级个别地包括导电结构及绝缘结构；
存储器单元串，其竖直地延伸穿过所述堆叠，所述存储器单元串包括竖直地延伸穿过所述堆叠的沟道材料及竖直地延伸穿过所述堆叠的隧道材料；
存储器材料，其分离竖直相邻的导电结构，所述存储器材料的个别部分横向邻近于所述隧道材料及相应导电结构；及
介电阻挡材料，其横向邻近于所述堆叠的所述导电结构。
15.根据权利要求14所述的存储器装置，其中所述存储器材料包含通过所述导电结构彼此分离的上部部分及下部部分。
16.根据权利要求14或权利要求15所述的存储器装置，其进一步包括在所述堆叠的相邻块之间的绝缘材料，所述绝缘材料直接接触所述存储器材料。
17.根据权利要求14或权利要求15所述的存储器装置，其中所述存储器材料包括在氧化物材料内的钌纳米颗粒，所述钌纳米颗粒通过所述氧化物材料与所述隧道材料隔离。
18.根据权利要求14或权利要求15所述的存储器装置，其中所述隧道材料、所述存储器材料及所述介电阻挡材料经配置为电荷存储结构，所述隧道材料包括在约0.5nm到约2nm的范围内的厚度，并且所述电荷存储结构包括在约5nm到约7nm的范围内的总厚度。
19.一种形成电子装置方法，所述方法包括：
形成包括竖直交替的绝缘结构及额外绝缘结构的堆叠；
形成支柱，所述支柱包括延伸穿过所述堆叠的沟道材料及隧道介电材料，所述隧道介电材料直接接触所述竖直交替的绝缘结构及额外绝缘结构；
移除所述额外绝缘结构以形成单元开口；
在所述单元开口的部分内形成电荷存储材料；及
在所述单元开口的中心部分内形成导电材料。
20.根据权利要求19所述的方法，其进一步包括在移除所述额外绝缘结构之前在所述堆叠内形成狭槽，其中形成所述电荷存储材料包括通过所述狭槽保形地形成所述电荷存储材料。
21.根据权利要求19所述的方法，其进一步包括在形成所述隧道介电材料之前，相对于所述绝缘结构横向地凹入所述额外绝缘结构及形成横向紧邻所述额外绝缘结构的所述电荷存储材料。
22.根据权利要求19到21中任一权利要求所述的方法，其进一步包括邻近于所述电荷存储材料且在所述单元开口内形成介电阻挡材料，其中形成所述电荷存储材料包括保形地形成所述电荷存储材料，而不完全填充所述单元开口，并且其中形成所述介电阻挡材料包括保形地形成紧邻所述电荷存储材料的所述介电阻挡材料。
23.根据权利要求19到21中任一权利要求所述的方法，其中形成所述电荷存储材料包括在相邻支柱之间形成所述电荷存储材料的分段部分，并且在个别导电结构的导电层处基本上围绕所述隧道介电材料。
24.根据权利要求19到21中任一权利要求所述的方法，其中形成所述电荷存储材料包括在氧化铪材料的两个相对部分之间形成导电纳米颗粒的单层。
25.根据权利要求19到21中任一权利要求所述的方法，其中形成所述电荷存储材料包括：
直接在所述隧道介电材料及所述堆叠的所述绝缘结构上保形地形成高k介电材料；
直接在所述高k介电材料上保形地形成氧化物切换材料；
直接在所述氧化物切换材料上保形地形成偶极调制材料；
直接在所述偶极调制材料上保形地形成所述氧化物切换材料的另一部分；及
直接在所述氧化物切换材料的所述另一部分上保形地形成所述高k介电材料的另一部分。
26.根据权利要求25所述的方法，其中形成所述电荷存储材料包括形成三层结构，所述三层结构包括所述高k介电材料、所述氧化物切换材料及所述偶极调制材料的个别部分，所述氧化物切换材料的所述个别部分将所述高k介电材料的所述个别部分及所述偶极调制材料的所述个别部分彼此分离。
27.一种系统，其包括：
处理器，其可操作地耦合到输入装置及输出装置；及
电子装置，其可操作地耦合到所述处理器，所述电子装置包括：
竖直地延伸穿过堆叠的存储器单元串，所述堆叠包括布置成层级的绝缘结构及导电结构的竖直交替序列；及
及电荷存储结构，其周向地围绕所述存储器单元串中的至少一些，所述电荷存储结构包括竖直地延伸穿过所述堆叠的隧道介电材料及与所述隧道介电材料及所述堆叠的相应导电结构水平对准的电荷存储材料的不连续部分。
28.根据权利要求27所述的系统，其中所述存储器单元串的至少一些存储器单元经配置为多层单元MLC。
29.根据权利要求27或权利要求28所述的系统，其中所述隧道介电材料包括HfSiO2及SiO2中的一或多个，并且所述电荷存储材料包括HfZrOx、HfO2、SiO2及TiO2中的一或多个。
30.根据权利要求27或权利要求28所述的系统，其中所述电荷存储材料包括嵌入绝缘材料内的晶体纳米颗粒，所述电荷存储材料紧邻所述绝缘结构。
31.根据权利要求27或权利要求28所述的系统，其中所述电子装置包括3D NAND快闪存储器装置，所述3D NAND快闪存储器装置包括至少一个存储器阵列及在所述至少一个存储器阵列下方的阵列下CMOS CUA区。
CN202310157245.4A 2022-02-28 2023-02-23 包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法 Pending CN116669427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/682,514 US20230276624A1 (en) 2022-02-28 2022-02-28 Electronic devices including pillars including a memory material, and related memory devices, systems, and methods
US17/682,514 2022-02-28

Publications (1)

Publication Number Publication Date
CN116669427A true CN116669427A (zh) 2023-08-29

Family

ID=87708554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310157245.4A Pending CN116669427A (zh) 2022-02-28 2023-02-23 包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法

Country Status (2)

Country Link
US (1) US20230276624A1 (zh)
CN (1) CN116669427A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210343736A1 (en) * 2020-04-29 2021-11-04 Micron Technology, Inc. Electronic structures comprising multiple, adjoining high-k dielectric materials and related electronic devices, systems, and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210343736A1 (en) * 2020-04-29 2021-11-04 Micron Technology, Inc. Electronic structures comprising multiple, adjoining high-k dielectric materials and related electronic devices, systems, and methods

Also Published As

Publication number Publication date
US20230276624A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
CN113611710B (zh) 微电子装置和电子系统
CN112997319A (zh) 形成装置的方法以及相关装置及电子系统
US20210375874A1 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US20220359767A1 (en) Apparatuses including multiple channel materials within a tier stack
US11715685B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240099007A1 (en) Memory devices and related electronic systems
CN116669427A (zh) 包含含有存储器材料的支柱的电子装置，及相关存储器装置、系统及方法
CN112997317A (zh) 包含垂直晶体管的装置及相关方法
US11322516B2 (en) Microelectronic devices including isolation structures protruding into upper pillar portions, and related methods and systems
US20230209831A1 (en) Microelectronic devices including cap structures, and related electronic systems and methods
US20230253043A1 (en) Electronic devices including support pillars in slot regions, and related memory devices, systems, and methods
US20220406719A1 (en) Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
CN115224044A (zh) 包括含不同存储器单元的块的电子装置以及相关方法及系统
CN116034640A (zh) 包括邻接氧化物材料的电子装置及相关方法和系统
US11744086B2 (en) Methods of forming electronic devices, and related electronic devices
US20230066753A1 (en) Electronic devices including vertical strings of memory cells, and related memory devices, systems and methods
US20240074184A1 (en) Electronic devices comprising a stepped pillar region, and related methods
US20230139457A1 (en) Electronic devices including tiered stacks including conductive structures isolated by slot structures, and related systems and methods
US20240032295A1 (en) Electronic devices including an implant structure, and related systems and methods
US11948992B2 (en) Electronic devices comprising a dielectric material, and related systems and methods
US11264404B2 (en) Microelectronic devices including a varying tier pitch, and related electronic systems and methods
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US20240162325A1 (en) Electronic devices comprising a stack structure, a source contact, and a dielectric material
US20220310522A1 (en) Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication