CN116666238A - 半导体智能功率模块封装方法及半导体智能功率模块 - Google Patents
半导体智能功率模块封装方法及半导体智能功率模块 Download PDFInfo
- Publication number
- CN116666238A CN116666238A CN202310683548.XA CN202310683548A CN116666238A CN 116666238 A CN116666238 A CN 116666238A CN 202310683548 A CN202310683548 A CN 202310683548A CN 116666238 A CN116666238 A CN 116666238A
- Authority
- CN
- China
- Prior art keywords
- power module
- chip
- intelligent power
- lead frame
- dbc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000003466 welding Methods 0.000 claims abstract description 22
- 239000003292 glue Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000001746 injection moulding Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了一种半导体智能功率模块封装方法,包括:提供DBC板,所述DBC板的第一面设置有第一线路,所述第一线路在所述DBC板中间具有芯片焊盘,所述第一线路在所述DBC板的边沿具有引脚焊盘;提供IGBT芯片和控制芯片,将IGBT芯片和控制芯片的电极贴焊在第一线路的芯片焊盘上;提供平板式的引线框架,所述引线框架包括框体和形成于所述框体中间的中空槽,所述中空槽与所述引脚焊盘所在边沿对应的槽壁向内凸设有与所述引脚焊盘对应的外引脚,将焊接有所述IGBT芯片和控制芯片的DBC板安装在所述引线框架上,并使得所述引脚焊盘与对应外引脚的末端贴焊。本发明还公开了对应的半导体智能功率模块。本发明的封装方法封装效果好,成本低。
Description
技术领域
本发明涉及一种半导体芯片的封装,尤其涉及半导体智能功率模块的封装。
背景技术
参考中国专利CN 217719587 U,现有的智能功率模块的封装结构一般包括多个引线框架,每个引线框架的上表面负载至少一个芯片,芯片与芯片之间通过键合线焊接在一起,然后将芯片封装在塑封体中。然而,这种技术需要使用压焊工艺进行焊接,在压焊工艺中,会产生以下问题:①因压焊时输出能量过大,使芯片压焊区铝垫撕裂,而产生失铝问题。②因压焊时输出能量过大,使芯片压焊区铝垫受损而留下小洞,引起弹坑问题。③因需要键合线焊接,键合线焊接的焊脚处的焊点极容易出现老化剥离现象,从而产生虚焊问题。④由于键合线质量差引起氧化情形、焊接的温度过大或过低使得焊线的表面有氧化层、焊接时间太长或太短等问题造成假焊现象。现有技术具有虚焊、假焊和弹坑与失铝等问题现象的缺陷,这些缺陷都将严重影响焊接的质量和焊接的可靠性。
故,急需一种可解决上述问题的新的半导体智能功率模块封装方法。
发明内容
本发明的目的是提供一种半导体智能功率模块封装方法,焊接效果好,成本低。
为了实现上述目的,本发明公开了一种半导体智能功率模块封装方法,包括:提供DBC板,所述DBC板的第一面设置有第一线路,所述第一线路在所述DBC板的边沿具有引脚焊盘,在与边沿具有间距的位置设置有芯片焊盘;提供IGBT芯片和控制芯片,将所述IGBT芯片和控制芯片的电极贴焊在所述第一线路的芯片焊盘上;提供平板式的引线框架,所述引线框架包括框体和形成于所述框体中间的中空槽,所述中空槽与所述引脚焊盘所在边沿对应的槽壁向内凸设有与所述引脚焊盘对应的外引脚,将焊接有所述IGBT芯片和控制芯片的DBC板安装在所述引线框架上,并使得所述引脚焊盘与对应所述外引脚的末端贴焊在一起。
与现有技术相比,本发明使用倒装焊接技术,在DBC板上贴装芯片并焊接,然后将DBC板焊接在平面结构的引线框架上,解决传统压焊制程造成的虚焊、假焊和弹坑与失铝问题。另一方面,本发明采用平板式(平面式)的引线框架,可以有效降低框架模具的制造成本和采购成本,且此简易结构的引线框架无需业界的镀银制程,可以大幅降低芯片的封装原料成本。
较佳地,半导体智能功率模块封装方法还包括步骤:还包括步骤:注塑包裹所述DBC板、IGBT芯片和控制芯片的封装胶,所述外引脚的前端显露于所述封装胶外,固化所述封装胶形成塑封体。
具体地,所述塑封体包括以所述引线框架临近所述DBC板的上侧面为分界线,形成于所述引线框架的上侧面上方并包裹所述DBC板的上半部分,以及形成于所述引线框架的上侧面下方并包裹所述IGBT芯片和控制芯片的下半部分。
更具体地,所述上半部分呈梯形台,所述下半部分呈倒置的梯形台,易于脱模。
具体地,注塑所述封装胶的具体步骤包括:将所述引线框架放置在注塑模具的下模具上,所述下模具上设有与所述外引脚配合并承载所述外引脚的引脚承载槽,所述框体承载于所述下模具上且所述外引脚承载于所述引脚承载槽上,所述中空槽内的注塑区域与所述下模具的第一模腔对应,将上模具压合在所述下模具上,并使所述上模具的第二模腔和下模具的第一模腔配合形成包裹所述DBC板、IGBT芯片和控制芯片的注塑腔,所述第一模腔位于所述BCB板的下侧并容纳IGBT芯片和控制芯片,所述第二模腔位于所述BCB板的上侧并容纳所述引线框架。
更具体地,所述第一模腔和第二模腔均梯形台状,且所述第一模腔和第二模腔的模腔开口面积大于腔模模底的面积。
较佳地,所述引线框架上,处于同一侧的外引脚之间连接有连接桥,所述连接桥与所述外引脚的末端具有间距。
较佳地,所述DBC板在与所述第一面相对的第二面上还铺设有第二线路,所述第一线路和所述第二线路通过贯穿在所述DBC板上的导电通孔电连接。
具体地,所述第二线路包括与所述IGBT芯片的安装区对应的一个独立的第一电连接区和与所述IGBT芯片的安装区对应的一个独立的第二电连接区,部分所述所述芯片焊盘通过所述导电通孔与所述第一电连接区电连接,部分所述引脚焊盘通过所述导电通孔与所述第二电连接区电连接。
较佳地,所述引线框架为全铜框架。
较佳地,所述DBC板具有位置相对的第一长边和第二长边,一所述DBC板对应多个IGBT芯片和多个控制芯片,多个所述IGBT芯片沿所述DBC板的长边设置且临近第一长边,多个所述控制芯片沿所述DBC板的长边设置且临近第二长边,所述引脚焊盘沿所述第一长边和第二长边布置。
本发明还公开了一种半导体智能功率模块,由上述的半导体智能功率模块封装方法制成。
附图说明
图1是本发明半导体智能功率模块封装方法的流程图。
图2是本发明半导体智能功率模块封装方法俯视的过程图。
图3是本发明半导体智能功率模块封装方法俯视侧视的过程图。
图4是本发明半导体智能功率模块封装方法制成的半导体智能功率模块。
图5是本发明DBC板第一面的结构图。
图6是本发明引线框架的结构图。
图7是本发明引线框架第二面的结构图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
参考图1至图3,本发明公开了一种半导体智能功率模块封装方法,包括:
S11,参考图2中的(a)和图3中的(a),提供DBC板10。参考图5,所述DBC板10的第一面设置有第一线路11,所述第一线路11在所述DBC板10上与其边沿具有间距的位置设置有芯片焊盘111,所述第一线路11在所述DBC板10的边沿处具有引脚焊盘112。本实施例使用的DBC板10是未分割的母板(Matrix DBC),其上具有若干个DBC板10。
S12,参考图2中的(b)和图3中的(b)、(c),提供IGBT芯片21和控制芯片22,将所述IGBT芯片21和控制芯片22(controller chip)的电极对应贴焊在所述第一线路11相应的芯片焊盘111上。
具体地,步骤S12包括:入料以获取DBC板10,在DBC板10上的芯片焊盘111上使用丝网印刷锡膏211和锡膏221,将IGBT芯片21的电极通过锡膏211贴片到芯片焊盘111上(参考图3中的(b)),将控制芯片22的电极通过锡膏221贴片到芯片焊盘111上(参考图3中的(c)),然后使用真空回流焊将IGBT芯片21的电极与芯片焊盘111焊接,控制芯片22与芯片焊盘111焊接。将母板(Matrix DBC)分割成独立的DBC板10,并将分隔号的DBC板10放入相应的托盘。
当然,也可以使用其他方式在芯片焊盘上设置锡膏211和锡膏221,不限于丝网印刷。
S13,提供平板式的引线框架30,参考图6,所述引线框架30包括框体31和形成于所述框体31中间的中空槽32,所述中空槽32与所述引脚焊盘112所在边沿对应的槽壁上向内凸设有与所述引脚焊盘112对应的外引脚33,参考图2中的(c)和图3中的(d),将焊接有所述IGBT芯片21和控制芯片22的DBC板10安装在所述引线框架30上,并使得所述引脚焊盘112与外引脚33的末端对应贴合焊接在一起。
本实施例中的引线框架30由一块铜片蚀刻而成或裁切而成等等,该引线框架30呈平面状。
具体地,步骤S13中,将引线框架30入料,在引线框架30的外引脚33端部通过丝网印刷锡膏331,从托盘中取出焊接有IGBT芯片21和控制芯片22的DBC板10,将DBC板10贴片到引线框架30上,使得引脚焊盘112对应的外引脚33通过锡膏331贴合在一起,使用真空回流焊将外引脚33与引脚焊盘11焊接在一起,出料。
当然,也可以使用其他方式在芯片焊盘上设置锡膏331,不限于丝网印刷。
参考图1和图3中的(e),半导体智能功率模块封装方法还包括步骤:S14,在所述中空槽32内与所述DBC板10对应的区域注塑包裹有所述DBC板10、IGBT芯片21和控制芯片22的封装胶,且外引脚33临近框体31的末端显露于封装胶外,固化封装胶形成塑封体40。
最后,将封装好的半导体智能功率模块从引线框30的框体31上取出,然后分割外引脚33多余的区域以形成预设长度的外引脚33。其中,外引脚33与框体31连接的地方设置有易撕结构,以方便外引脚33与框体31断裂。
其中,所述引线框架30为全铜框架。所述引线框架30上,处于同一侧的外引脚33之间连接有连接桥34,所述连接桥34与焊接所述引脚焊盘112的末端具有间距。将半导体智能功率模块从引线框架30的框体31上取出后,还需要从连接桥34临近半导体智能功率模块的一侧切割外引脚33,余下的外引脚33显露于外的长度依据需要进行裁切。
具体地,所述塑封体40包括以所述引线框架30临近所述DBC板10的上侧面为分界线,形成于所述引线框架30的上侧面上方并包裹所述DBC板10的上半部分41,以及形成于所述引线框架30的上侧面下方并包裹所述IGBT芯片21和控制芯片22的下半部分42。其中,所述上半部分41呈梯形台,所述下半部分42呈倒置的梯形台,易于脱模。
具体地,注塑所述封装胶的具体步骤包括:将所述引线框架30放置在注塑模具的下模具上,所述下模具上设有与所述外引脚33配合并承载所述外引脚33的引脚承载槽,所述框体31承载于所述下模具上且所述外引脚33承载于所述引脚承载槽上,所述中空槽32内的注塑区域与所述下模具的第一模腔对应,将上模具压合在所述下模具上,并使所述上模具的第二模腔和下模具的第一模腔配合形成包裹所述DBC板10、IGBT芯片21和控制芯片22的注塑腔,所述第一模腔位于所述BCB板的下侧并容纳IGBT芯片21和控制芯片22,所述第二模腔位于所述BCB板的上侧并容纳所述引线框架30。更具体地,所述第一模腔和第二模腔均梯形台状,且所述第一模腔和第二模腔的模腔开口面积大于腔模模底的面积。
参考图7,所述DBC板10与所述第一面相对的第二面还铺设有第二线路12,所述第一线路11和所述第二线路12通过贯穿所述DBC板10的导电通孔13电连接,所述IGBT芯片21和控制芯片22通过所述第二线路12电连接。其中,DBC板10上依据需要设置有若干个导电通孔13,导电通孔13可以将第一线路12的一个焊盘(包括芯片焊盘111和引脚焊盘112)与第二线路12的对应区域电连接,也可以将第一线路12的一个节点与第二线路12的对应区域电连接。
具体地,所述第二线路12包括与所述IGBT芯片21的安装区对应的一个独立的第一电连接区121和与所述IGBT芯片21的安装区对应的一个独立的第二电连接区122,部分所述所述芯片焊盘111通过所述导电通孔13与所述第一电连接区121电连接,部分所述引脚焊盘112通过所述导电通孔13与第二电连接区122电连接。其中,该导电通孔13可以为电镀通孔,例如,可以再DBC板上开孔,然后电镀填孔形成导电通孔13。
参考图2中的(b)和图5,所述DBC板10具有位置相对的第一长边和第二长边,一所述DBC板10上对应多个IGBT芯片21和多个控制芯片22,多个所述IGBT芯片21沿所述DBC板10的长边设置且临近第一长边,多个所述控制芯片22沿所述DBC板10的长边设置且临近第二长边,所述引脚焊盘112沿所述第一长边和第二长边布置。
其中,本发明还公开了一种半导体智能功率模块,由上述的半导体智能功率模块封装方法制成。
参考图4,本发明制成的半导体智能功率模块,包括DBC板10、IGBT芯片21、控制芯片22和平直的外引脚33,所述DBC板10的第一面设置有第一线路11,所述第一线路11在所述DBC板10的中间设置有芯片焊盘111,所述第一线路11在所述DBC板10的边沿具有引脚焊盘112,所述IGBT芯片21和控制芯片22的电极分别对应贴焊在所述第一线路11的芯片焊盘111上,所述外引脚33的一端焊接在所述芯片焊盘111上,另一端伸出所述DBC板10外。
继续参考图4,半导体智能功率模块还包括塑封体40,所述塑封体40包裹所述DBC板10、IGBT芯片21和控制芯片22。
继续参考图4,所述塑封体40包括以所述外引脚33临近所述DBC板10的上侧面为分界线形成于所述引线框架30的上侧面的上侧并包裹所述DBC板10的上半部分41和形成于所述引线框架30的上侧面的下侧并包裹所述IGBT芯片21和控制芯片22的下半部分42。其中,所述上半部分41呈梯形台,所述下半部分42呈倒置的梯形台。
其中,本发明中的上下并非绝对空间的上下,而是相对的上下。
以上所揭露的仅为本发明的优选实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明申请专利范围所作的等同变化,仍属本发明所涵盖的范围。
Claims (10)
1.一种半导体智能功率模块封装方法,其特征在于:包括:
提供DBC板,所述DBC板的第一面设置有第一线路,所述第一线路在所述DBC板的边沿具有引脚焊盘,在与边沿具有间距的位置设置有芯片焊盘;
提供IGBT芯片和控制芯片,将所述IGBT芯片和控制芯片的电极贴焊在所述第一线路的芯片焊盘上;
提供平板式的引线框架,所述引线框架包括框体和形成于所述框体中间的中空槽,所述中空槽与所述引脚焊盘所在边沿对应的槽壁向内凸设有与所述引脚焊盘对应的外引脚,将焊接有所述IGBT芯片和控制芯片的DBC板安装在所述引线框架上,并使得所述引脚焊盘与对应所述外引脚的末端贴焊在一起。
2.如权利要求1所述的半导体智能功率模块封装方法,其特征在于:还包括步骤:注塑包裹所述DBC板、IGBT芯片和控制芯片的封装胶,所述外引脚的前端显露于所述封装胶外,固化所述封装胶形成塑封体。
3.如权利要求2所述的半导体智能功率模块封装方法,其特征在于:所述塑封体包括以所述引线框架临近所述DBC板的上侧面为分界线,形成于所述引线框架的上侧面上方并包裹所述DBC板的上半部分,以及形成于所述引线框架的上侧面下方并包裹所述IGBT芯片和控制芯片的下半部分。
4.如权利要求3所述的半导体智能功率模块封装方法,其特征在于:所述上半部分呈梯形台,所述下半部分呈倒置的梯形台。
5.如权利要求1所述的半导体智能功率模块封装方法,其特征在于:所述引线框架上,处于同一侧的外引脚之间连接有连接桥,所述连接桥与所述外引脚的末端具有间距。
6.如权利要求1所述的半导体智能功率模块封装方法,其特征在于:所述DBC板在与所述第一面相对的第二面上还铺设有第二线路,所述第一线路和所述第二线路通过贯穿在所述DBC板上的导电通孔电连接。
7.如权利要求6所述的半导体智能功率模块封装方法,其特征在于:所述第二线路包括与所述IGBT芯片的安装区对应的一个独立的第一电连接区和与所述IGBT芯片的安装区对应的一个独立的第二电连接区,部分所述所述芯片焊盘通过所述导电通孔与所述第一电连接区电连接,部分所述引脚焊盘通过所述导电通孔与所述第二电连接区电连接。
8.如权利要求1所述的半导体智能功率模块封装方法,其特征在于:所述引线框架为全铜框架。
9.如权利要求1所述的半导体智能功率模块封装方法,其特征在于:所述DBC板具有位置相对的第一长边和第二长边,一所述DBC板对应多个IGBT芯片和多个控制芯片,多个所述IGBT芯片沿所述DBC板的长边设置且临近第一长边,多个所述控制芯片沿所述DBC板的长边设置且临近第二长边,所述引脚焊盘沿所述第一长边和第二长边布置。
10.一种半导体智能功率模块,其特征在于:由权利要求1-9中任一项所述的半导体智能功率模块封装方法制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310683548.XA CN116666238A (zh) | 2023-06-07 | 2023-06-07 | 半导体智能功率模块封装方法及半导体智能功率模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310683548.XA CN116666238A (zh) | 2023-06-07 | 2023-06-07 | 半导体智能功率模块封装方法及半导体智能功率模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116666238A true CN116666238A (zh) | 2023-08-29 |
Family
ID=87709482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310683548.XA Pending CN116666238A (zh) | 2023-06-07 | 2023-06-07 | 半导体智能功率模块封装方法及半导体智能功率模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116666238A (zh) |
-
2023
- 2023-06-07 CN CN202310683548.XA patent/CN116666238A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030085993A (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
JPH0546045U (ja) | 半導体パツケージ | |
JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
US7247933B2 (en) | Thin multiple semiconductor die package | |
JPH02201948A (ja) | 半導体装置パッケージ | |
US6271586B1 (en) | Integrated circuit chip and method for fabricating the same | |
US20130133193A1 (en) | Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith | |
EP2523211B1 (en) | Leadframe and method for packaging semiconductor die | |
CN202034361U (zh) | 一种半导体封装结构 | |
CN116666238A (zh) | 半导体智能功率模块封装方法及半导体智能功率模块 | |
CN111682018A (zh) | 一种led显示模组、显示屏单元板、显示屏及制备方法 | |
CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
CN108336053A (zh) | 封装器件和封装器件的制造方法 | |
CN212587519U (zh) | 一种led晶元封装结构 | |
CN219106192U (zh) | 全覆式Chip LED器件 | |
CN201075390Y (zh) | 感光晶片封装模块 | |
CN218827099U (zh) | 一种引线框架结构及封装结构 | |
CN218039190U (zh) | 一种双面封装产品 | |
CN216563093U (zh) | 封装模组 | |
CN201887048U (zh) | 一种感光晶片封装模块 | |
CN106298749B (zh) | 发光二极管、电子器件及其制作方法 | |
CN213242536U (zh) | 一种数码产品芯片封装底座 | |
JPH09129796A (ja) | 半導体装置 | |
CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |