CN116635107A - 使用低侧感测的可植入医疗设备中的顺从电压监测和调整 - Google Patents

Abstract

公开了一种具有改进的顺从电压监测和调整软件和硬件的可植入脉冲生成器的架构。软件指定哪些刺激脉冲将被测量为与监测和调整顺从电压有关。在顺从电压监测期间，以顺从电压为参照的“高侧”阳极电极节点电压被认为是以地为参照的“低侧”阴极电极节点电压。转换级被用于仅将阳极电极节点电压转换为接地的低侧信号。这允许顺从电压监测和调整仅使用低侧信号而发生，这简化了感测并降低了设计复杂性。

Description

使用低侧感测的可植入医疗设备中的顺从电压监测和调整

技术领域

本发明通常涉及可植入医疗设备，并且更具体地，涉及可植入脉冲生成器中的改进的顺从电压(compliance voltage)监测和调整。

背景技术

可植入刺激器设备是生成并递送电刺激到身体神经和组织以用于治疗各种生物性紊乱的设备，诸如治疗心律失常的起搏器、治疗心脏纤颤的除颤器、治疗耳聋的耳蜗刺激器，治疗失明的视网膜刺激器、产生协调肢体运动的肌肉刺激器、治疗慢性疼痛的脊髓刺激器、治疗运动和心理障碍的皮层和深部脑刺激器，以及治疗小便失禁、睡眠呼吸暂停、肩关节半脱位等的其他神经刺激器。以下描述将大体上聚焦本发明在脊髓刺激(SCS)系统内的使用，诸如在美国专利6,516,227中所公开的。但是，本发明可以在任何可植入的医疗设备系统找到适用性，包括深部脑刺激(DBS)系统。

如图1A-1C所示，SCS系统通常包括可植入脉冲生成器(IPG)10，其包括由导电材料(诸如，例如钛)形成的生物相容性设备外壳12。外壳12通常容纳IPG 10工作所需的电路和电源(例如，电池)14(图1C)，尽管IPG也能够经由外部RF能量供电，并且无需电池。IPG 10经由一个或多个电极引线18被耦合到电极16，使得电极16形成电极阵列20。电极16被承载在柔性主体22上，柔性主体22还容纳被耦合到每个电极的各个信号线24。在所示的实施例中，在两个引线18上有八个电极(Ex)，总共有十六个电极16，尽管引线和电极的数量是特定于应用的，并且因此能够变化。引线18使用引线连接器26耦合到IPG 10，引线连接器26被固定在非导电的头部材料28中，该头部材料能够包括例如环氧树脂。

如图1C的横截面所示，IPG 10通常包括印刷电路板(PCB)30，以及安装在PCB 30上的各种电子组件32，其中一些将在随后讨论。IPG 10中示出了两个天线：遥测天线34，用于向外部通信设备(未示出)传输数据/从外部通信设备接收数据；以及充电线圈36，用于使用外部充电器(未示出)对IPG的电池14进行充电或再充电。图1B以透视方式示出了这些方面，为了便于查看，外壳12被移除。充电线圈36优选地包括线圈，该线圈通过磁感应从外部充电器接收电力。遥测天线34还可以包括磁感应线圈，或者可以替选地包括短距离RF天线，用于按照短距离RF标准(诸如蓝牙、WiFi、MICS、Zigbee等)进行无线通信，如美国专利申请公开2016/0051825中所述的。遥测天线34可以位于外壳12内，或者在其他示例中可以位于头部28内。

图2示出了IPG 10中电路的架构，该架构在美国专利申请公开2018/0071513和2018/0071520中公开。该架构包括至少一个专用集成电路(ASIC)60。ASIC 60包括微控制器块50，如图2所示，它能够经由内部总线92与ASIC 60中的其他功能块通信。内部总线92还能够连接到外部总线90，并且从而连接到IPG 10的PCB 30上的其他控制电路，或更一般性地其他电路。在一个示例中，微控制器块50能够包括来自ARM Cortex-M0+处理器的电路，其可以通过从包括该处理器的库中许可各种必要的电路而被纳入ASIC 60的单片集成电路中。ASIC 60可以包括在其自身的半导体衬底(“芯片”)上形成的单片集成电路，并且可以被包含在其自身封装中并安装到IPG 10的PCB 30上。

图2示出了除微控制器块50之外的ASIC 60内的各种功能电路块，这些功能电路块被简要描述。如前所述，ASIC 60包括内部总线92，并且每个功能块包括使得在内部总线92上能够进行通信的接口电路88。接口电路88帮助每个块当微控制器块50经由总线92通信属于该块的地址时进行识别。

ASIC 60包含几个端子61(例如，引脚、接合焊盘、焊料凸点等)，诸如连接到外部总线90、电池14、天线34和36、外部存储器(未示出)等所需的端子。ASIC端子61包括电极节点61a(E1’-E16’和Ec’)，这些电路节点也存在于IPG外壳12内的PCB 30上(图1C)。电极节点61a通过DC阻断电容器55连接到外壳12外部的一个或多个引线18上的电极16(E1-E16)。众所周知，DC阻断电容器55有助于确保DC电流不会被无意中(例如，在ASIC 60的电路发生故障的情况下)注入到患者的组织中，并因此为IPG 10提供安全性。这样的DC阻断电容器55能够位于IPG 10的PCB 30上或其中。参见美国专利申请公开2015/0157861。应当注意，还存在电极节点61a Ec’，其连接到外壳12(优选地通过DC阻断电容器55)，从而使外壳12作为电极16(Ec)操作。ASIC 60可以支持其他数量或类型的电极节点/电极(例如，32个电极E1-E32加上外壳Ec)

ASIC 60中的每个电路块执行IPG 10中的各种功能。遥测块64耦合到IPG遥测天线34，并且包括用于根据遥测协议与外部设备进行无线通信的收发器电路。这样的协议可以包括频移键控(FSK)、振幅移位键控(ASK)或各种短距离RF标准，诸如上面提到的那些标准。充电/保护块62耦合到IPG充电线圈36，并且包含用于对在充电线圈36处从外部充电器(未示出)无线接收的电力进行整流以及用于以受控方式对电池14充电的电路。参见美国专利申请公开2013/0023943。

模数(A/D)块66将各种模拟信号数字化以供IPG 10解释，诸如电池电压Vbat、顺从电压VH(下面详细讨论)，或出现在电极节点61a处的电压，并且被耦合到包含这些电压的模拟总线67。A/D块66可以进一步从采样和保持块68接收信号。参见USP 9,061,140(讨论采样和保持电路)。例如，采样和保持电路68可以确定两个电极节点之间的电压差，然后该电压差可以在A/D块66处进行数字化。知道两个电极通过恒定电流时的电压差允许了确定它们之间的(组织)电阻，这对于各种原因都是有用的。

时钟生成块74能够被用于为ASIC 60和总线92上的通信生成时钟。时钟生成块74可以从片外晶体振荡器56接收振荡信号，或者可以包括完全位于芯片上的其他形式的时钟电路，诸如环形振荡器。参见美国专利申请公开2014/0266375(公开了一种能够用于在ASIC60上生成时钟信号的片上电路)。

非易失性存储器(NOVO)块78缓存了系统中的任何相关数据(诸如日志数据)。附加存储器(未示出)还能够经由串行接口块84在片外被提供，或者能够被连接到外部总线90。

ASIC 60还包括刺激电路块70，其包括用于经由总线92从微控制器块50接收和存储刺激参数的电路。刺激参数定义了要在电极处形成的刺激脉冲的形状和时序，并且能够包括诸如哪些电极E1-E16或Ec将是活动的参数；这些活动的电极是充当将电流拉向(source)患者组织的阳极，或充当从组织灌(sink)电流的阴极；以及脉冲的振幅(A)、持续时间(D)和频率(f)。振幅可以包括电压或电流振幅。这种刺激参数可以被存储在刺激电路块70中的寄存器中。例如，参见美国专利申请公开2013/0289661；2013/0184794。

模拟电路块70还包括电流生成电路，诸如数模转换器(DAC)电路72，用于从寄存器接收刺激参数并用于在所选电极处形成规定脉冲。图3示出了DAC电路72的简单示例，该电路72进行操作以在所选电极E1和E2之间提供电流脉冲，并通过患者组织Rt。(Rt还可以包括系统中固有的其他电阻，诸如电极本身的电阻)。稍后将从图4A开始对DAC电路72进行更完整的描述。如示出的DAC电路72包括两个部分，表示为PDAC 72p和NDAC 72n。DAC电路72的这些部分之所以如此命名，归因于用于构建它们的晶体管的极性以及它们提供的电流的极性。因此，PDAC主要由P沟道晶体管形成，并且被用于经由用作阳极的所选电极E1将电流+I拉向患者的组织Rt。NDAC主要由N沟道晶体管形成，并且被用于经由所选电极E2从患者组织中灌电流-I。在任何给定时间拉向组织的电流通常等于从组织灌入的电流，以防止电荷在组织中积累，尽管在给定时间可以操作不止一个阳极电极和不止一个阴极电极。

PDAC和NDAC从刺激电路块70中的寄存器接收数字控制信号，一般表示为＜Pstim＞和＜Nstim＞，以生成具有规定时序和振幅的规定脉冲。在所示的示例中，PDAC和NDAC包括电流源，但也可以包括电压源。PDAC和NDAC对可以专用于每个电极(例如，见图4A)，其中一个只有在其相关联的电极被选择为阳极或阴极时才会被激活。例如，参见USP 6,181,969。可替选地，由一个或多个PDAC或NDAC产生的电流可以通过开关矩阵(未示出)而被分配到所选电极。DAC电路72的各种示例在USP 6,181,969、8,606,362、8,620,436以及美国专利申请公开2018/0071520和2019/0083796中公开。

PDAC和NDAC连同介入组织Rt在电源VH(称为顺从电压)和地之间完成了电路。顺从电压VH优选地由顺从电压生成器块76调整到最优电平(图2)。这种调整可以通过测量在PDAC(Vp)和NDAC(Vn)电路正在形成脉冲时它们两端的电压降来实现，进一步如下所述。所测量的电压降能够被用于确保所产生的顺从电压VH对于所提供的刺激电流是最优的，即，VH不会太低以致不能产生刺激所需的电流，也不会太高而浪费IPG 10中的电力。顺从电压生成器块76包括用于将诸如电池电压的电源电压Vbat升压到VH的适当电平的电路。这种升压电路(其一些组件可以位于芯片外)能够包括基于电感器的升压转换器或基于电容器的电荷泵。

在图3所示的示例波形中，在电极处提供的脉冲是双相的，这意味着每个脉冲包括第一极性的第一相位94a，随后是相反极性的第二相位94b。这对于作为可能积累在DC阻断电容器55上的电荷的有源(active)回收(recovery)的手段是有用的。因此，虽然在第一脉冲相位94a期间电荷将在电容器55上积累，但是第二脉冲相位94b将有源回收该电荷，特别是如果在每个相位中电荷总量相等(即，如果第一和第二脉冲相位下的面积相等)的话。需要回收DC阻断电容器55上的过量电荷，以确保DAC电路72将按预期操作：如果DC阻断电容器55两端的电荷在每个脉冲结束时不为零，则这种剩余电荷会影响后续脉冲的形成，或者会发生其他问题。

即使在双相脉冲的第二相位94b完成之后，一些剩余电荷也可能保留在DC阻断电容器55(或电流路径中的其他电容)上。因此，可以采用无源(passive)电荷回收，其不涉及使用由DAC电路72驱动的有源电流。无源电荷回收是在刺激电路块70内实施的，并且包括使用无源回收开关(例如，晶体管)96(x)，每个无源回收开关被连接在电极节点(Ex’和Ec’)61a之一和公共参考电压之间。如所示的该公共参考电压可以包括如(图1C)所示的电池14的电压Vbat，但也可以使用另一个参考电压。可变电阻能够与每个无源回收开关96相关联，以在开关闭合的时段98期间设置无源放电的速率。参见美国专利申请公开2018/0071527(讨论无源电荷回收)。

发明内容

本发明的公开了一种脉冲生成器，其可以包括：电极节点，其中每个电极节点被配置为被耦合到与患者组织接触的多个电极中的一个；刺激电路，包括被耦合到第一电源电压的拉电路，并且被配置为当被激活时在电极节点中的第一电极节点处产生第一电压，其中第一电压以第一电源电压为参照；灌电路，其被耦合到第二电源电压，并且被配置为当被激活时在电极节点中的第二电极节点处产生第二电压，其中第二电压以第二电源电压为参照；转换器电路，包括单个测量输入端，其中转换器电路被配置为在单个测量输入端处接收第一电压，并将第一电压转换为以第二电源电压为参照的第三电压；以及检测器电路，其被配置为评估第二电压和第三电压。

在一个示例中，拉电路和灌电路包括电流源，其中拉电路和灌电路被配置为通过产生恒定电流来产生第一电压和第二电压。在一个示例中，第一电源电压大于第二电源电压。在一个示例中，第一电源电压包括顺从电压，并且第二电源电压包括接地。在一个示例中，转换器电路由第一电源电压和第二电源电压供电。在一个示例中，检测器电路包括第一比较器电路，第一比较器电路被配置为将第二电压与至少一个第一阈值进行比较并且输出指示第二电压是高于还是低于第一阈值的第一信号，以及第二比较器电路，被配置为将第三电压与至少一个第二阈值进行比较，并输出指示第三电压是高于还是低于第二阈值的第二信号。在一个示例中，至少一个第一阈值和至少一个第二阈值是相等的。在一个示例中，至少一个第一阈值和至少一个第二阈值是不同的。在一个示例中，脉冲生成器还包括被配置为生成至少一个第一阈值和至少一个第二阈值的参考电压生成器，其中至少一个第一阈值以第二电源电压为参照，并且其中至少一个第二阈值以第二电源电压为参照。在一个示例中，至少一个第一阈值和至少一个第二阈值是可调整的。在一个示例中，参考电压生成器由不同于第一和第二电源电压的第三电源电压供电。在一个示例中，检测器电路包括第一窗口比较器电路，其被配置为将第二电压与定义第一窗口的第一阈值和第二阈值进行比较，并输出指示第二电压是否在第一窗口内的至少一个第一信号，以及第二窗口比较器电路，其被配置为将第三电压与定义第二窗口的第三阈值和第四阈值进行比较，并输出指示第三电压是否在第二窗口内的至少一个第二信号。在一个示例中，第一阈值、第二阈值、第三阈值和第四阈值中的至少一些是相等的。在一个示例中，所有的第一阈值、第二阈值、第三阈值和第四阈值彼此不同。在一个示例中，脉冲生成器还包括被配置为生成第一阈值、第二阈值、第三阈值和第四阈值的参考电压生成器，其中第一阈值、第二阈值、第三阈值和第四阈值以第二电源电压为参照。在一个示例中，第一阈值、第二阈值、第三阈值和第四阈值是可调整的。在一个示例中，参考电压生成器由不同于第一和第二电源电压的第三电源供电。在一个示例中，转换器电路包括被耦合到第一电源电压的上电阻和被耦合到第二电源电压的下电阻。在一个示例中，转换器电路被配置为：通过在上电阻两端外加第一电压来形成通过上电阻和下电阻的电流，其中第三电压被形成为在下电阻两端的电压降。在一个示例中，晶体管被耦合在上电阻和下电阻之间。在一个示例中，转换器电路包括电荷泵。在一个示例中，转换器电路包括至少接收第一时钟和第二时钟的控制输入。在一个示例中，电荷泵包括电容器，其中第一时钟被配置为在电容器两端外加第一电压，并且其中第二时钟被配置为将电容器的上极板连接到第一电源电压，从而在电容器的下极板处建立第三电压。在一个示例中，检测器电路被配置为基于对第二和第三电压的评估来调整第一电源电压。在一个示例中，检测器电路被配置为针对第二电压和第三电压中的每一个生成高信号和低信号。在一个示例中，检测器电路还包括逻辑电路，其中高信号和低信号在逻辑电路处进行处理以确定是否要调整第一电源电压。在一个示例中，逻辑电路包括：具有第一输出并被配置为接收所选电极节点的高信号的过顺从逻辑块，其中过顺从块将第一规则应用于高信号，其中如果满足第一规则，则第一输出被断言(asserted)，以及具有第二输出并且被配置为接收所选电极节点的低信号的欠顺从逻辑块，其中欠顺从块将第二规则应用于低信号，并且其中如果满足第二规则，则第二输出被断言。在一个示例中，逻辑电路还包括高计数器和低计数器，高计数器被配置为接收第一输出，其中当第一输出被断言时，高计数器的计数被递增，并且低计数器被配置为接收第二输出，其中，当第二输出被断言时，低计数器的计数被递增。在一个示例中，逻辑电路还包括计数阈值块，其中逻辑电路被配置为：如果高计数器的计数超过第一阈值或者如果低计数器的计数超出第二阈值，则确定要调整第一电源电压。在一个示例中，脉冲生成器还包括控制器，其中检测器电路还被配置为：如果逻辑电路确定要调整第一电源电压，则向控制器发出中断。在一个示例中，脉冲生成器还包括被配置为产生第一电源电压的顺从电压生成器，其中控制器块还被配置为：响应于接收到中断而向顺从电压生成器发出命令以调整第一电源电压。在一个示例中，脉冲生成器还包括至少一个可植入引线，其中电极位于至少一个可植入引线上。

公开了一种用于控制包括多个电极节点的脉冲生成器中的第一电源电压的方法，其中每个电极节点被配置为被耦合到与患者组织接触的多个电极中的一个。该方法可以包括：激活被耦合到第一电源电压的拉电路，以在电极节点中的第一电极节点处产生第一电压，其中第一电压以第一电源电压为参照；同时激活被耦合到第二电源电压的灌电路，以在电极节点中的第二电极节点处产生第二电压，其中第二电压以第二电源电压为参照；使用转换器电路仅转换第一电压而不转换第二电压，其中转换第一电压包括将第一电压转换为以第二电源电压为参照的第三电压；以及评估第二电压和第三电压以调整第一电源电压。与脉冲生成器相关联的其他概念也可以被包括作为该方法的一部分，尽管在此不重述这些概念。

附图说明

图1A-1C示出了根据现有技术的可植入脉冲生成器(IPG)，以及电极阵列被耦合到IPG的方式。

图2示出了IPG中可用的专用集成电路(ASIC)的架构。

图3示出了ASIC的刺激电路内的数模转换器(DAC)的各个方面，以及由此形成的刺激脉冲。

图4A-4C示出了刺激电路和DAC电路的进一步细节。

图5A示出了在第一时序通道中根据关联了脉冲程序和导引(steering)程序(图5B)的第一聚合程序(图5C)所发出的脉冲串；设置顺从监测位以在一些脉冲期间实现顺从电压测量。

图6A示出了ASIC中包含的顺从检测器。图6B-6D示出了顺从检测器的细节。

图7A-7E示出了ASIC内的替代顺从检测器电路，其中阳极电极节点电压能够被转换为以地为参照的低侧电压，以便于顺从电压监测和调整。图7F和图7G示出了另一种替代方案，其中，用于顺从电压监测和调整的任何电压都能够在必要时转换为以顺从电压为参照的高侧电压。

图8A示出了在接收到来自顺从检测器的中断后ASIC内微控制器的操作以调整顺从电压。图8B和8C示出了不同类型的顺从电压生成器的调整。

具体实施方式

下面结合附图在讨论作为本公开的重点的IPG系统中的顺从电压监测和调整之前，讨论了关于IPG中的刺激电路70和电流生成电路72的进一步细节。这样做是为了完整性，并且示出了本公开的顺从电压管理方面能够在其中操作的示例实施方式。然而，应当注意，本发明的实施方式不限于使用任何特定的刺激电路70或电流生成电路72。

图4A示出了电流生成电路的简化版本，该电路可以包括美国专利申请公开2019/0083796中公开的DAC电路72，假设读者熟悉该DAC电路。同样，也可以使用其他DAC电路，诸如背景技术中提到的那些。在图4A的示例中，将反映在数字控制信号<A>中的振幅A提供给主DAC(MDAC)100。振幅A可以特定于在IPG中操作的特定时序通道，如下面进一步解释的，并且可以指示在该时序通道期间在任何给定时间下要被拉和灌的总阳极和阴极振幅。MDAC100接收参考电流Iref_p和Iref_n，这两个电流优选地具有相等的幅度，但具有相反的极性。MDAC 100放大这些参考电流以提供同样具有相反极性的电流A*Iref_p和A*Iref_n。

分配器电路102向各种PDAC(PDAC1、PDAC2等)提供A*Iref_p，并向各种NDAC(NDAC1、NDAC2等)提供A*Iref_n。在所示的示例中，PDAC/NDAC对专用于每个电极节点。因此，PDAC1或NDAC1能够被启用以将电流I1拉向或灌向电极节点E1’，电极节点E1′经由DC阻断电容器C1而被耦合到电极E1(例如，在引线上)。PDAC2和NDAC2同样能够经由其DC阻断电容器C2将电流I2拉向或灌向电极节点E2’和电极E2。如前所述，导电外壳12也能够作为电极Ec操作，因此PDACc和NDACc同样能够经由DC阻断电容器Cc将电流Ic拉向或灌向电极节点Ec’和外壳电极Ec 12。在其他示例中，DAC电路72可以使用非专用于特定电极节点/电极的PDAC和NDAC，如图所示。例如，开关矩阵(未示出)可以被用于将PDAC/NDAC对的输出连接到电极节点Ex’中的任何一个。

每个PDAC和每个NDAC还接收数字控制信号<X>，其告知每个PDAC或NDAC应产生的总阳极和阴极振幅A的百分比。因此，PDAC1接收百分比控制信号＜Xp1＞，NDAC1接收＜Xn1＞，PDAC2接收＜Xp2＞，以此类推。图4A底部的波形显示了时间t0的一个示例，在此在E1和E2处形成振幅为+1.5mA的阳极脉冲，以及在E3处形成振幅为-3.0mA的阴极脉冲，并显示了被用于形成这些脉冲的数字控制信号的示例。在这个例子中，阳极和阴极的总电流是3.0mA，并且因此<A>被数字设置以指示该值；例如，假设＜A＞以0.1mA的步长递增，则＜A＞能够在时间t0设置为30，或以二进制形式设置为0011110。电极E1和E2拆分阳极电流，并且因此Xp1和Xp2在时间t0被设置为50％，或二进制形式为0110010。电极E3接收所有的阴极电流，并且因此Xn3在时间t0被设置为100％，或二进制形式为1100100。所有其他百分比控制信号(Xn1、Xn2、Xp3、Xn4、Xp4等)将被设置为0％(0000000)，指示出对应的NDAC和PDAC在时间t0将不会产生电流。

图4B示出了NDAC(例如，NDAC1)的电路的示例，用于在电极节点(例如，E1’)处提供阴极电流。其他NDAC也是类似的。如‘796公开中所示，PDAC也具有类似的电路，尽管由于PDAC产生的阳极电流，其极性相反。图4B中还示出连接到电极节点E1’的无源电荷回收开关96(1)，这在前面关于图3进行了解释。

放大的参考电流A*Iref_n(在图4B中缩短为A*Iref)从分配器102由常通开关112被提供给一个或多个电阻晶体管110。NDAC还包括一些分支(例如，100个分支)，其中每个分支具有串联连接到开关116_x的分支晶体管114_x。如‘796公开中所解释的，使用运算放大器118和120，在电阻晶体管110(在节点122处)和每个分支(在节点124处)两端维持参考电压Vref。开关112和116_x的电阻可以忽略不计，并且因此Vref在一个或多个电阻晶体管110和每个分支晶体管114_x之间有效下降。

一个或多个电阻晶体管110和分支晶体管114_x不是以电流镜像配置连接的，而是由于它们在节点126处的公共栅极连接在相同程度上是导通的。这些晶体管110和114优选地具有不同的宽度W1和W2，其中W2大于W1，这意味着分支晶体管114的电阻比一个或多个电阻晶体管110的电阻小W2/W1。这种电阻差，与每个支路两端的公共电压降Vref耦合，设置了每个支路中的电流，再次如‘796公开中详细解释的那样。一个或多个电阻晶体管110接收A*Iref，而当每个分支x由其开关116_x选择时，提供了放大电流为Ib＝(A*Iref*W2)/W1。如果选择L＝3个分支，例如通过经由开关控制信号Cn_1、Cn_2和Cn_3接通开关116_1、116_2和116_3，则被提供给电极节点E1’的总电流I1＝(3*A*Iref*W2)/W1，并最终经由输出晶体管128被提供给电极E1。

开关控制信号Cn1_x经由逻辑电路130从百分比控制信号＜Xn1＞得出。这种逻辑电路130仅在图4B中一般性地示出，但‘796公开对其进行了更详细的解释。本质上，逻辑电路130充当解码器，以按百分比控制信号反映的百分比成比例地使一些开关控制信号Cn_x断言。例如，如果百分比控制信号＜Xn1＞＝30(“001110”)，则逻辑电路可以使Cn_1到Cn_30(或开关控制信号中的任意三十个)断言。这就接通了开关晶体管116_1至116_30，从而在电极节点E1’处设置电流I1(即，I1＝30*Ib＝(30*A*Iref*W2)/W1)。注意，百分比控制信号到开关控制信号的这种转换发生在PDAC和NDAC中的每一个中。因此，提供给PDAC1的百分比控制信号＜Xp1＞被转换为开关控制信号Cp1_x；提供给NDAC2的百分比控制信号＜Xn2＞被转换为开关控制信号Cn2_x，以此类推。

如图4C所示的刺激电路70示出了相关控制信号(诸如<A>和<X>)如何到达DAC电路72的进一步细节。刺激电路70包括存储由一个或多个脉冲定义电路(PDC)140处理的微码的存储器电路。存储器电路包括包含电极导引程序的导引存储器142和包含脉冲程序的脉冲存储器144，这两个存储器将在图5B中进一步讨论。存储器电路还包括包含聚合程序的聚合存储器146，该聚合程序将一个或多个脉冲程序和一个或多个导引程序链接或关联以创建期望的刺激脉冲治疗程序，如关于图5C进一步讨论的。刺激电路70另外地包括存储配置参数的配置存储器148，其中一些配置参数是全局的并且应用于所有PDC 140，并且其中一些是专用于特定PDC 140的。存储器142-148能够由微控制器50经由总线92读取和写入。存储器电路中的每个位置(例如，每个32位的位置)可以被形成为多个触发器的寄存器或更典型存储器中的可寻址位置，并且可以包括单独的存储器电路或单个存储器电路。

在一个示例中，可以有四个PDC，尽管图4C中只显示了两个(140a和140b)。每个PDC在正常模式下被用于控制时序通道内刺激脉冲的形成，诸如TCa和TCb。每个时序通道允许独立且同时形成脉冲，从而允许更复杂的刺激模式被提供向患者。由PDC 140a在TCa中提供的总阳极和阴极电流振幅为Aa，该振幅在给定的脉冲程序中指定，这一点很快就会解释。相比之下，由PDC 140b在TCb中提供的总阳极和阴极电流振幅可以不同，即Ab。因为来自不同时序通道的脉冲可以在时间上重叠，所以电极组合器150被用于协调关于什么总阳极和阴极电流振幅A以及什么百分比控制开关<X>(以及因此的DAC中的哪些开关116)应该在任何给定时间被断言的信息。在这方面，电极组合器150能够从每个PDC 140接收振幅和百分比信息(例如，从PDC 140a接收＜Aa＞和＜Xp1a＞、＜Xn1a＞、＜Xp2a＞等，以及从PDC 140b接收＜Ab＞和＜Xp1b＞、＜Xn1b＞、＜Xp2b＞等)，以得出单个振幅＜A＞和百分比控制开关的单个集合＜Xp1＞、＜Xn1＞、＜Xp2＞等，以供DAC电路72在任何给定时间使用。

刺激电路70和DAC电路72的独特配置允许有效地产生独特和多样化形状的刺激波形。图5A示出了能够在特定时序信道(例如，TCa，使用PDAC 140a)中产生的波形的示例。在这个示例中，已经选择了两个电极E1和E2进行刺激，这是通过在导引存储器142中选择特定的导引程序A而发生的，如图5B所示。导引程序通常通知哪些电极将接收脉冲、这些电极处的脉冲的极性以及这些电极处脉冲的总阳极和阴极振幅的百分比(X)。导引程序A可以从存储器位置Y开始存储，其中每个位置存储四个电极(例如，电极E1-E4)的数据。每个位置的四分之一(8位)存储特定电极的数据，包括了指示电极是由阳极(“1”)还是阴极(“0”)组成的位，以及指示该电极将接收的阳极或阴极电流的百分比(<X>)的最多七位。根据图5A的示例，应当注意，在图5B中，存储位置Y指定了电极E1被指定为阳极(A＝“1”)，其接收100％的总阳极电流(即<Xp1>＝100％)，并且电极E2被指定为阴极(C＝“0”)，该阴极接收100％的总阴极电流(即，<Xn2>＝100％)。(如下所解释的，相关脉冲程序包括在适当时间为双相脉冲逆转这些极性的信息)。在该示例中未使用的电极E3和E4接收0％的总电流，使得它们的极性不相关，并且对于后续存储器位置中的剩余电极也是如此(例如，存储电极E5-E8的数据的下一存储器位置Y+1也将具有0％，等等)。

多个导引程序能够存储在导引存储器142中(例如，从存储器位置Y’开始的导引程序B；从存储器位置Y”开始的导引程序C)，每个程序指定不同的一个或多个电极作为阳极操作和一个或多个电极作为阴极操作，以及这些电极将接收的总阳极和阴极电流的百分比。应当注意，在给定的导引程序中阳极电极的百分比通常加起来为100％，并且在该导引程序中阴极电极的百分比通常加起来为100％，从而确保在任何给定时间规定相同的总阳极电流(+A)和总阴极电流(-A)，这防止了向患者的组织净注入电荷。

图5B中还示出了存储在脉冲存储器144中的一些脉冲程序。脉冲程序指定脉冲的基本形状，包括其各个相位的振幅(A)和持续时间(D)。示例脉冲程序B被显示为从存储器位置X开始，其中每个连续位置包括脉冲中连续相位的数据。每个位置只能使用32个可用位中的20个来定义脉冲相位。位19和18指定脉冲相位的类型，其规定了该存储器位置中剩余位的格式。例如，脉冲相位类型可以包括有源刺激相位、不涉及有源生成电流的延迟相位，以及规定无源电荷回收开关(96(x)，图3)何时应闭合的无源电荷回收相位。读者能够参考上面引用的‘513公开，以更完整地讨论脉冲相位的类型和与每个脉冲相位一起存储的各种位。

在图5B的示例中，脉冲程序B定义了具有六个相位的双相脉冲，如图5B的波形所示。第一相位(存储器位置X)包括有源驱动的预脉冲相位，其可以是低振幅A1和短持续时间D1。它被指定为有源驱动的回收相位(AR)，其操作以翻转电极的极性，否则由导引程序另行指定。因此，假设脉冲程序B与导引程序A相关联，在该脉冲相位期间，E1将包括阴极并且E2将包括阳极，如波形所示。第二相位(位置X+1)包括振幅A2和持续时间D2的有源驱动的刺激相位(S)，并且通常对应于前面描述的第一脉冲相位94a(图3)。对于这种脉冲相位类型，极性不翻转，并且因此在该脉冲相位期间E1将包括阳极并且E2将包括阴极。第三相位(位置X+2)包括中间相，其等于第一脉冲相位94a和第二脉冲相位94b之间的延迟。该中间相被指定为“AD”，意思是有源延迟，其保持DAC电路72供电，为驱动随后刺激或有源回收相位做准备。在该中间相期间，振幅A3通常被设置为零，并且中间相通常具有短的持续时间D3。第四相位(位置X+3)包括有源回收相位(AR)，并且通常对应于第二脉冲相位94b(图3)。该相位将有源回收主要在刺激相位期间注入的电荷，并且因此将具有显著的振幅A4和/或持续时间D4。同样，由导引程序指定的电极的极性将在该相位期间翻转。第五相位(位置X+4)包括延迟相位(“Del”)，并且因为无源回收位(位10)被设置，所以无源回收将通过闭合无源电荷回收开关(96(X)，图3)中的相关一些而在持续时间D5期间发生。第六相位(位置X+5)还包括持续时间为D6的延迟相位，但没有无源电荷回收。该相位本质上包括将发生在下一脉冲(即下一脉冲的第一相位)之前的死区。注意，与它们的功能一致，延迟相位类型确实需要指定振幅，这因为DAC电路72在这些相位类型期间不有源驱动电流。位16被设置为通知这是脉冲中的最后一个相位。应当注意，相位持续时间(D1、D2等)的总和定义了脉冲周期(T)，其确定了脉冲发出的频率(f＝1/T)。

应该意识到，使用这种架构能够在给定的脉冲程序中指定独特形状的和具有许多不同相位的脉冲。‘513公开解释了，正弦波脉冲、斜坡脉冲，甚至随机形状的脉冲，可以通过在脉冲程序中级联不同的脉冲相位类型来容易地定义。例如，尽管未示出，但脉冲程序可以包括振幅增加的一些连续刺激相位(S)，这将创建具有上升阶梯形状的脉冲。

存储器144中的任何脉冲程序都可以与存储器142中的任何导引程序相关联，以在导引程序中定义的电极处创建由脉冲程序定义的脉冲，这通过使用存储在聚合存储器146中的聚合程序来发生，如图5C所示。聚合程序的每个存储器位置包括聚合指令，该聚合指令被格式化为将导引程序与脉冲程序相关联，这能够通过指定特定的导引程序和脉冲程序的起始地址来发生。此外，每个聚合指令指定了脉冲(其包括如脉冲程序中指定的其各种相位)将重复的次数。连续的存储器位置能够定义其他聚合指令，以指定不同的脉冲编程/导引程序关联和不同的脉冲重复数。

图5A示出了使用图5C的聚合程序1形成的波形。三个脉冲程序A、B和C是使用聚合程序1中的三个聚合指令连续指定的，它们的脉冲分别重复4次、2次和3次。应当注意，在本示例中，脉冲程序A、B和C中指定的振幅是不同的，脉冲相位的持续时间和发出脉冲的频率也是不同的。相同的导引程序A(图5B)与聚合程序1中的每个脉冲程序相关联，指定了使用电极E1作为阳极、并且E2作为阴极(尽管这些极性能够根据脉冲程序中指定的脉冲相位类型再次翻转)。应当注意，聚合程序1能够被执行为使得其重复，如图5A所示。尽管未显示，但这能够受到在配置存储器148(图4A)中定义开始(Z)和结束(Z+2)存储器位置或在开始和结束聚合指令本身中的影响。

虽然刺激电路70和DAC电路72在其有效地形成和级联不同形状的刺激脉冲的能力方面是有益的，但发明人意识到，这种灵活性带来了新的挑战，特别是在涉及顺从电压VH的管理方面。如前所述，顺从电压VH的调整是期望的，以确保在不浪费IPG 10中的电力(电池14)的情况下能够可靠地形成刺激脉冲。

但是，当脉冲的振幅能够快速而显著地改变时，如图5A的示例发生的那样，顺从电压管理变得困难。顺从电压测量——诸如PDAC(Vp)和NDAC(Vn)两端的电压降(图3)——可以在每个刺激脉冲期间进行，以评估顺从电压是否足够，并决定顺从电压应如何调整。但这将很难管理和实施。例如，假设在脉冲编程A期间(当脉冲振幅低时)进行的测量指示顺从电压VH不是太高或太低。当脉冲程序B的第一个高振幅刺激脉冲发出时，顺从电压可能太低，并且因此脉冲程序B的脉冲可能不会以规定振幅发出。简而言之，由聚合程序1指定的治疗可能无法可靠地向患者发出。

这个问题通过在软件中提供指定哪些刺激脉冲要被测量为与监测和调整顺从电压相关的能力来解决。优选地，指定这样的脉冲通过在定义脉冲的程序中设置顺从监测位而发生，并且更具体地，顺从监测位可以设置在：定义了顺从电压应在其期间被监测的特定脉冲相位的存储器位置处。当顺从监测位被发出时，活动电极节点电压被监测，并将其与期望范围进行比较，以确定它们是高还是低。顺从逻辑对这些高/低信号进行操作，并对其进行处理，以决定是否向微控制器发出顺从电压中断，然后微控制器能够指示顺从电压生成器增加或减少顺从电压。

在软件中定义哪些脉冲(或更一般地，脉冲相位)要被测量为与顺从电压监测和调整相关，这优选地通过包含顺从电压监测数据来发生，顺从电压监测数据可以包括单个顺从监测位(CMB)，尽管也可以使用更长的数据结构。如图5B所示，优选地，这种顺从监测位可以以脉冲程序中特定脉冲相位类型的格式而被定义。例如，位17包括以特定有源和延迟脉冲相位类型的顺从监测位，因此如果需要的话，允许在这样的脉冲相位期间进行顺从测量。

顺从监测位能够通过或不通过指令来设置，如下文进一步解释的，该指令被配置为指示顺从电路在与存储该指令的相关脉冲相位期间处理所选电极节点处的电压。例如，在图5A的示例时序通道TCa中，应当注意，顺从监测位仅以针对脉冲程序B中使用的高振幅脉冲的指令(逻辑状态“1”)来设置，但不以不针对脉冲程序A和C中的较小脉冲的指令(逻辑状态为“0”)来设置。具体而言，顺从监测位仅在脉冲程序B中脉冲的第一脉冲相位94a期间设置，该位在图5B中被圈出。

所公开的架构还允许定义发出顺从监测位指令的时序，这是重要的，因为该位的发出设置了进行与顺从电压相关的测量的时序。顺从监测位指令的时序如图5A右下角的放大图所示，本示例中的时序是使用配置存储器148(图4C)设置的。在该存储器148内的是顺从监测时序寄存器149，其定义了：顺从监测位指令在其被设置所在的脉冲相位的持续时间期间将何时发出。这样的时序可以通过一些方式来定义。例如，顺从监测时序寄存器149可以在顺从监测位指令发出的脉冲相位的持续时间(例如，D2)期间指定百分比，其中1％指定了在持续时间开始时位的发出，并且99％指定了在持续期间结束时位的发出。可替选地，寄存器149能够存储自CMB指令将发出所处的脉冲相位的开始或结束的时间偏移(例如，1μs)。这种时间偏移能够通过其他时间的测度来量化，诸如以ASIC 60操作的时钟的周期数。在其他示例中，顺从监测位指令时序也可以发生在脉冲相位之后。

优选地，将顺从监测位指令的发出的时序设置为顺从电压VH最有可能不足的时候。在图5A所示的例子中，这发生在第一脉冲相位94a结束之前。这是双相脉冲的最坏情况：在第一个脉冲相位结束时，DC阻断电容器55(图3)将被充电到其最大程度，并且因此它们两端的电压(VC1，VC2)将处于其最高值。对于相同的顺从电压VH，这使PDAC和NDAC两端的电压降(Vp，Vn)最小化，这意味着PDAC和NDAC处于功率太小而无法产生规定振幅的脉冲的风险。换句话说，VH在这一点上很可能太低，并且因此在这一点将进行顺从电压测量以验证顺从电压是否充分是很重要的。

总之，顺从电压测量优选在顺从电压VH可能被预期为最不充分的时候进行。这允许将顺从电压设置在足够高以可靠地形成高振幅脉冲(在脉冲编程B期间)的电平。较小振幅的脉冲(在脉冲程序A和C期间)能够在顺从监测期间被忽略(CBM位未被设置为“0”，并且因此没有顺从监测指令)。所建立的顺从电压将高于形成这些较小脉冲所需的电压。这在创建这些较小脉冲时浪费了电力，但这是一种合理的权衡，因为它确保了将为所有脉冲形成足够的顺从电压，并且将需要进行最小的顺从测量和调整。

顺从监测指令能够以不同的方式设置。例如，顺从监测位可通过用户编写的脉冲程序或调用其为患者提供治疗的聚合程序而被设置为“1”。这很可能是在外部临床医生编程器计算机系统的协助下完成的，该系统将允许临床医生设置顺从监测位(和/或编写脉冲和聚合程序)，并将一个或多个程序无线传输到IPG 10中的存储器电路。参见例如美国专利申请公开2015/0360038(公开了用于设置或调整患者的刺激治疗的临床医生编程器)。顺从监测位也可以由IPG 10或外部编程器软件自动设置。例如，IPG 10中的刺激电路70可以意识到特定聚合程序具有某些特别高振幅的脉冲，并且可以利用针对这些脉冲的指令来设置顺从监测位。在这方面，应当注意，顺从监测指令能够被定义在除了图5B所描绘的脉冲程序之外的数据结构中。

图6A示出了ASIC 60中关于顺从电压监测和调整的集成的进一步细节。如图所示，电极节点61a(VE1、VE2等)处的电压沿着模拟总线67从DAC电路72报告给顺从电路199，如关于图6B-6D进一步详细描述的。电路199还以适当时序从刺激电路70接收顺从监测位指令——当其正在执行聚合程序并向患者提供刺激脉冲时。刺激电路70进一步向顺从电路199提供关于哪些电极当前——在脉冲相位顺从监测位被指定所在的脉冲相位期间——充当阳极和阴极的信息。这允许电路199理解当顺从监测位指令发出时哪些电极节点电压与监测相关，如下面进一步解释的。如果顺从电路199从顺从电压测量中确定顺从电压VH过高或过低，则它能够向微控制器块50发出顺从电压中断(Int(VH))，微控制器块进而能够采取某些动作，如关于图8A-8C进一步详细讨论的。应当注意，中断Int(VH)能够经由内部总线92、或直接且独立于总线，来被传送到微控制器块50。

图6B示出了顺从电路199的进一步细节，该电路包括顺从检测器201和窗口参考电压生成器202。顺从检测器201还包括顺从逻辑，该顺从逻辑将参考图6C和6D进一步解释。顺从检测器201有效地确定激活的PDAC和NDAC电路两端的电压降，类似于图3所示的Vp和Vn，尽管这种电压降可能无法由顺从检测器电路201直接测量(尽管它们可以)。相反，并且如下所示，这些电压降通过评估活动电极节点61a处的电压VEi并将它们与各种参考值进行比较来推断，以确定它们是高还是低——并且从而确定PDAC或NDAC两端的电压降Vp或Vn是高还是低。

顺从检测器201接收电极节点电压VEi，并将其每个输入到阳极窗口比较器208p和阴极窗口比较器208n。这是期望的，因为在任何给定时间，特定的电极节点Ei’可以被编程为作为阳极或阴极操作，这取决于连接到该节点的PDAC和NDAC是否是激活的。再次参考图3，我们可以看到，当电极节点(例如，E2’)当前用作阴极时，其电压(VE2)以地为参照，并且等于NDAC两端的电压降(VE2＝Vn)。相反，当电极节点(例如，E1’)当前正充当阳极时，其电压(VE1)以顺从电压VH为参照，并且是PDAC(Vp)和VH(VE2＝VH-Vp)两端的压降的函数。这样，阳极电极节点电压通常相当高，并且将随着VH的变化而变化，如下面进一步解释的。

阳极窗口比较器208p和阴极窗口比较器208n各自接收高参考电压和低参考电压，这些参考电压有用于确定给定电极节点VEi何时过低或过高。这些参考电压是由窗口参考电压生成器202形成的，如图6B所示。生成器202包括运算放大器204，运算放大器204接收参考电压诸如1V，并输出到晶体管206。上电阻Rp被连接在顺从电压VH和晶体管206的一个端子之间，并且下电阻Rn被连接在地和晶体管206另一个端子之间。反馈建立在下电阻Rn两端的参考电压(1V)，并且因为Rp＝Rn，所以参考电压也在上电阻Rp两端下降。

上电阻Rp和下电阻Rn包括一些抽头203，这些抽头能够经由总线＜W＞来选择，以调整阳极窗口比较器208p所使用的参考电压Vp(ref)H和Vp(ref)L，并且调整阴极窗口比较器208n所使用的参考电压Vn(ref)H和Vn(ref)L。应当注意，参考电压Vn(ref)H和Vn(ref)L以地为参照，其中Vn(ref)H大于Vn(ref)L。参考电压Vp(ref)H和Vp(ref)L以VH为参照，其中Vp(ref)H小于Vn(ref)L。与阳极电极节点电压一样，小于Vn(ref)L的Vp(ref)H通常相当高，并且将随着VH的变化而变化。

选择各种抽头203有效地设置用于激活的PDAC和NDAC两端的电压降Vp和Vn的最优值的窗口。例如，假设经由选择抽头203，Vn(ref)H＝0.6V且Vn(ref)L＝0.4V，并且Vp(ref)L是VH–0.7V且Vp(ref)L是VHF–0.5V。这建立了Vn的最大/最小值为0.6V/0.4V以及Vp的最大/最小值为0.7V/0.5V，每个都具有0.2V的宽度。如果电极电压在该范围之外，则高信号或低信号中的一个将从窗口比较器208p和208n被断言，并将其报告给顺从逻辑220。例如，来自阴极电极E2的VE2高于0.6V，Vn2H被断言，这意味着在有源NDAC两端下降的Vn太高。这可能需要(取决于顺从逻辑220的细节)降低顺从电压VH以节省功率。如果VE2低于0.4V，则Vn2L被断言，这意味着Vn下降得太低。这可能需要(再次，取决于顺从逻辑220)增加顺从电压，以确保以其规定振幅形成脉冲。类似地，如果来自阳极电极E1的VE1低于VH-0.7V，则Vp1H被断言，这意味着在激活的PDAC两端下降的Vp太高。这可能需要(取决于顺从逻辑220)降低顺从电压以节省电力。如果VE1高于VH-0.5V，则Vp1L被断言，这意味着Vp压降太低。这可能需要(再次，取决于顺从逻辑220)增加顺从电压，以确保以其规定振幅形成脉冲。

因此，窗口比较器208能够为每个电极节点电压(例如，VE1)建立四个数字信号，其中两个在电极节点充当阴极时是相关的(Vn1H，Vn1L)，并且其中两个当电极节点充当阳极时是相关的(例如，Vp1H，Vp1L)。用于所有电极的这四个信号共同包括由顺从逻辑220接收的高/低总线210。尽管未示出，但要意识到，每个阳极电极电压可以在单个比较器处与单个参考电压(Vp(ref))进行比较，其中该比较器输出指示阳极电极电压相对于该参考电压是高(“1”)还是低(“0”)的信号。同样，每个阴极电极电压可以在单个比较器处与单个参考电压(Vn(ref))进行比较，其中该比较器还输出指示阴极电极电压是高还是低的信号。简而言之，使用窗口比较器并不是严格必要的。

如图6B和6C所示，顺从逻辑220在发出时接收顺从监测位指令，并进一步接收关于哪些电极当前充当阳极和阴极的信息。这允许顺从逻辑220知道何时要对高/低总线210上的信号进行采样，以及这些信号中的哪些在任何给定时间是相关的。例如，如果在接收到顺从监测指令时E1充当阳极且E2充当阴极，则顺从逻辑220将评估Vp1L和Vp1H(但不是Vn1L或Vn1H)，并且将评估Vn2L和Vn2H(但不评估Vp2L或Vp2H)。

顺从逻辑220在图6C中详细显示，并且正如刚才提到的，它接收高/低总线210上的信号，指示特定电极节点电压此刻是高、低还是都不是。本质上，顺从逻辑220采用算法来决定顺从电压VH何时可能需要调整，并且如上所述向微控制器50发出中断Int(VH)。如下面详细讨论的，顺从逻辑的算法采用复杂度来合理地发出中断，并且最好不要每当在高/低总线210上发出单个高或低信号时就发出中断。

如图6C所示，总线210上的高/低信号由两个不同的逻辑块处理：过顺从逻辑块222和欠顺从逻辑块224。当顺从监测位(CMB)指令发出时，逻辑块222和224对对应于当前活动的阳极和阴极的高/低信号进行采样，并采用规则来决定是否要递增计数器226和228。如果所有阳极都是高电平，或者如果所有阴极都是高电平时，则过顺从逻辑块222递增高计数器226。相比之下，如果至少一个阳极为低并且至少一个阴极为低，则欠顺从逻辑块224递增低计数器228。逻辑块222和224所采用的规则的基本原理与PDAC和NDAC电路在形成脉冲时的相互依赖性有关。在任何情况下，其他规则都可以在逻辑块222和224内操作。

图6D示出了解释了逻辑块224和224以及计数器226和228的操作的示例。顺从监测位在不同的时间发出，与图5A的时序通道TCa中建立的顺从监测位相对应。该表显示了来自总线210的相关高/低信号。由于TCa仅涉及作为阳极的电极节点E1和作为阴极的电极节点E2，所以仅高/低信号Vp1H、Vp1L、Vn2H和Vn2L是相关的，并且当CMB指令发出时由逻辑块222和224考虑。

在时间t1，CMB指令在TCa中发出，并且阳极E1处的电压为高(Vp1H＝“1”)。E1是在此时间活动的唯一阳极，因此所有阳极都是高的，满足了过顺从块222的规则，并且因此递增高计数器226。

在时间t2，CMB指令在TCa中发出，并且阴极E2处的电压为低(Vn2L＝“1”)。但是没有阳极(E1)是低的。这不满足欠顺从块224的规则，并且因此低计数器228不被递增。

在时间t3，CMB指令在TCa中发出，并且阳极E1处的电压为低(Vp1L＝“1”)，并且阴极E2处的电压为低(Vn2L＝“1”)。这满足欠顺从块224的规则，并且因此低计数器228被递增。

在时间t4，CMB指令在TCa中发出，并且阴极E2处的电压为高(Vn2H＝“1”)。E2是在此时间活动的唯一阴极，并且因此所有阴极都是高的，满足了过顺从块222的规则，并且因此高计数器226被递增。

在时间t5，CMB指令在TCa中发出，并且阳极E1和阴极E2处的电压既不高也不低(都＝“0”)。因此，块222和块224的规则都不被满足，并且计数器226和228都不被递增。

在时间t6，CMB指令在TCa中发出，并且阳极E1和阴极E2处的电压为高(Vp1H＝V2nH＝“1”)。这满足了过顺从块222的规则(出于两个原因)，并且因此高计数器226被递增。

图6D不太可能代表实际使用情况，因为IPG 10通常不会经历总线210上高/低信号的如此频繁的变化。尽管如此，图6D确实示出了高/低信号的各种组合将如何被顺从逻辑220处理。USP 10,525,252提供了当脉冲在两个不同的时序通道中被发出时顺从逻辑的操作的更复杂的示例。

返回图6C，计数器226和228中累积的计数被报告给计数阈值逻辑块230。在框230中，在顺从逻辑220将向微控制器50发出中断Int(VH)之前，计数器226和228中的任一个中的计数必须满足或超过阈值。这是为了防止不必要地过度校正顺从电压。可以预期，在IPG的操作期间，由于噪声或其他因素，一些脉冲将不时地不完全地发出。这样的伪场景最好不应该被本身引起中断，即使它们满足了过顺从逻辑块222和欠顺从逻辑块224的规则并导致高或低计数器226或228递增也是如此。相反，需要一些高计数或低计数，以确保顺从电压确实太高或太低，并且因此值得中断微控制器50，以便它可以采取行动，如随后所述的。

在计数阈值逻辑块230中，高计数阈值和低计数阈值不需要相等。相反，在一个示例中，高计数阈值被设置为100，这意味着在发出中断Int(VH)之前，高计数器226必须等于100或更大；而低计数阈值被设置为10，这意味着在发出中断Int(VH)之前低计数器228必须等于10或更大。这种高阈值和低阈值的差异是优选的，因为过高的顺从电压可以被认为比过低的顺从电压问题更小：如果顺从电压过高，电力可能被浪费，但刺激脉冲仍将可靠地发出；如果顺从电压太低，则至少一些刺激脉冲可能以过小的振幅发出，从而影响治疗。说到这里，其他设计中的单个阈值可以被使用并应用于高计数和低计数两者。

如果顺从逻辑220具有超过阈值的计数——无论是高还是低——则中断Int(VH)如先前所述地发出。值得注意的是，在这一点上，所公开的用于监测顺从电压的技术不需要来自微控制器50的任何协助。CMB指令被设置在刺激电路70中的存储器中，并且被自动地发出至顺从逻辑220；并且顺从检测器201和顺从逻辑220能够在没有微控制器50协助的情况下自行操作。从微控制器50卸载的功能简化了系统管理。此外，这种技术考虑了IPG 10的电力，因为——从顺从电压管理的角度来看——微控制器50只有在接收到中断时才被唤醒以采取行动；否则微控制器50可以保持在低功率睡眠状态。

对顺从电路199的修改是可能的。在这方面，本发明人已经注意到，如果电极节点电压VEi总是以地为参照，则可能使这些电压的感测变得更简单。当电极节点(例如VE1)被用作阳极时，这是一个特别值得的关注。如前所述，阳极电极节点处的电压(VEi)将以通过PDAC的顺从电压VH(VEi＝VH-Vp)为参照。因此，这些电压通常相当高，并且进一步将随着顺从逻辑220(图6B)的每个操作的VH变化而变化。同样，阳极窗口比较器208p使用的参考电压(Vp(ref)H和Vp(ref)L)还通过参考电压生成器202(图6B)以顺从电压VH为参照，并且同样非常高，并且将随着VH的变化而变化。换句话说，对阳极窗口比较器208p的输入(VEi和参考电压)是高的并且是变化的。这种“高侧(high-side)”感测创建了设计挑战，并且特别是需要特殊偏置或设计用于形成阳极窗口比较器208p的电路，以及将它们的输出(在高/低总线210上)转换为正常逻辑电平。如果阳极电极电压可以与阴极电极节点类似地被感测，其中所有相关电压都以地为参照，则它将是优选的。这种“低侧(low-side)”感测将允许阳极窗口比较器208p被设计为与阴极窗口比较器208n类似。这些低侧信号和电路将更容易处理和设计，因为不需要考虑高电压。

图7A-7D示出了允许阳极电极节点电压的低侧感测的各种示例。图7A示出了经修改的窗口参考生成器202’，用于生成所有以地为参照的参考电压。图7B和7C示出了不同的转换器级250和250’，能够被用于将阳极电极节点电压转换为以地为参照的低侧电压。图7D示出了根据图7A-7C使用低侧感应时经修改的顺从电路199。

图7A中经修改的窗口参考电压生成器202’与先前描述的生成器202(图6B)有些相似。生成器202’包括运算放大器204’，它接收DC参考电压Vdc，并输出到晶体管206。Vdc可以是任何合适的电压，诸如1V或更小。单个电阻R被连接在地和晶体管206’的下端子之间。反馈建立了电阻R两端的参考电压(Vdc)。因为生成器202’只产生以地为参照的低侧信号，所以生成器202’没有必要接收顺从电压VH。这样，晶体管206’的上端子能够耦合到较低的电源电压。例如，上端子能够被连接到Vcc，Vcc可以包括在ASIC 60中操作的通用电源电压，诸如用于为其数字电路供电的电源电压。上端子还能够被连接到任何其他合适的电源或参考电压，诸如电池电压Vbat，或者甚至是顺从电压VH。

如前所述的电阻R包括一些抽头203，每个抽头提供从Vdc到0V的范围内的电压(例如，以40mV的步长)。四个多路复用器(MUX)207被用于选择阳极和阴极窗口比较器208p’和208n要使用的四个参考电压。例如，在总线＜WnL＞的控制下，MUX 207nL被用于选择Vn(ref)L。如前所述，允许独立地选择每个参考电压允许了为激活的PDAC和NDAC(Vp和Vn)两端的电压降设置适当窗口。重要的是，与前面所示的生成器202(图6B)不同，生成器202’只产生以地为参照的低侧参考电压。如前所述，Vn(ref)H＞Vn(ref)L，以便为阴极电极电压VEi设置可允许范围。此外，与图6B不同的是，Vp(ref)H>Vp(ref)L，以便为低侧阳极电极电压VEi*设置可允许范围，如下面所解释的。

尽管未示出，但要注意，可以为每个电极提供窗口电压参考生成器202’。例如，第一生成器202’可以为电极节点E1’提供第一参考电压(Vn1(ref)L、Vn1(ref)H、Vp1(ref)H、Vp2(ref)H)，而第二生成器202’可为电极节点E2’提供第二参考电压(Vn2(ref)L，Vn2(ref)H，Vp2(ref)L，Vp2(ref)H)等。这能够是有用的，如果各个电极的电阻不同(见Rt，图3)的话，这将影响给定的顺从电压下的PDAC和NDAC两端的电压降Vp和Vn。允许为每个电极单独地定制参考电压允许了考虑这种不同的电阻。

图7B示出了被用于将高侧阳极电极电压VEi转换为低侧阳极电极电压VEi*的转换器级250的第一个示例。在优选示例中，将为系统中的每个电极节点电压VEi提供转换器级250，尽管仅示出了一个。

如图所示，转换器级250由VH和地供电，在单个测量输入端处接收待转换的电压VEi，并在单个输出端处产生转换后的电压VEi*。(在这一点上，转换器级不同于差分放大器，差分放大器必须接收电压的两个测量输入，它们的差将由差分放大器计算)。转换器级250向运算放大器252提供VEi，运算放大器252的输出被连接到PCH晶体管254的栅极。运算放大器252的另一个输入被连接到晶体管254的上端子，晶体管254通过反馈在这一点上外加VEi。在上端子和VH之间提供上电阻Ru。这在上电阻Ru两端建立了电压降VH-VEi，其等于连接到电极节点Ei’的PDACi两端的电压降Vp。电压降导致电流I＝(VH-VEi)/Ru流过晶体管254并流过被连接在晶体管的下端子和地之间的较低电阻Rl。因为上电阻Ru和下电阻Rl的值相同，所以在Rl两端形成相同的电压降VH-VEi，其包括又等于Vp的低侧阳极电极电压VEi*。转换器级250因此将以顺从电压VH(VH-Vp)为参照的高侧阳极电极节点电压VEi转换为以地(Vp)为参照的低侧阳极电极电压VEi*。换句话说，VEi与VH(Vp)的高侧电源的差被保留为与地的低侧电源的差。优选地，上电阻和下电阻各自形成为电阻器，并且优选地形成为添加到Ru和Rl的较小电阻器的串联连接。然而，这些电阻Ru和Rl也可以包括其他电阻性组件或电路，诸如二极管、和晶体管等。

应当注意，只有对目前充当阳极的电极节点启用转换器级250才有用。与当前充当阴极或者不参与提供刺激的电极节点相关联的转换器级250能够被禁用以抑制电力涉取。启用信号ENi能够被提供以在逐个电极的基础上启用或禁用转换器级250。在这方面，应当注意，由于前面描述的原因，所提供的脉冲通常是双相的。因此，例如，电极节点E1/E2可以在第一相位中充当阳极/阴极，并且在第二相位中充当阴极/阳极。在这种情况下，EN1将在VE1的转换器级250在第一相位被激活，并且EN2将在VE2的转换器级250在第一相位被激活。在第二相位，这些启用信号将被反转，其中EN1在VE1的转换器级250中被停用，并且EN2在VE2的转换器级250中被激活。此外，应当注意，所有转换器级250都能够在连续脉冲之间的静默期内被禁用。最后，尽管未示出，但是输入VEi能够包括高压开关，以在不需要转换器级的操作时禁用转换器级。

图7C示出了转换器级250’的第二示例，该转换器级被用于将高侧阳极电极电压VEi转换为低侧阳极电极电压VEi*。同样，如前所述，转换器级250’由VH和地供电，在单个测量输入端处接收待转换的电压VEi，并在单个输出端处产生转换后的电压VEi*。然而，转换器级250’还接收以时钟CLK1和CLK2形式的控制输入，如下面进一步解释的。与图7B的电路250不同，低侧电压VEi*是在没有电流耦合的情况下形成的。转换器级250’作为电荷泵操作，通过该电荷泵，VEi经由电容器(Cap)被转换为VEi*。这涉及到定时，并且示出了两个不重叠的时钟信号CLK1和CLK2。这些时钟信号可以以任何数量的方式生成。第一时钟CLK1打开开关256以将VEi传送到电容器的上极板，并且还打开开关258以将地(0V)传送到节点A处的电容器底部。这存储了电容器两端的电压差VEi。此后，CLK2打开开关260，开关260将顺从电压VH传送到电容器的上极板。这使电容器的下极板移位到节点A处的VH-VEi，以维持在CLK1期间建立的电容器两端的VEi压降。节点A因此包括低侧阳极电极节点电压VEi*，其与在电路250中一样等于VH-VEi＝Vp。

一旦阳极电极电压VEi被转换为低侧电压VEi*，它们就被呈现给顺从电路199’，如图7D所示。顺从电路199’在某些方面已经被修改，以反映只有以地为参照的低侧电压被评估的事实。阴极窗口比较器电路208n能够如前所述(图6B)保持，因为所有相关信号(阴极电极节点电压，以及参考电压Vn(ref)H和Vn(ref)L)保持之前一样以地为参照。然而，阳极窗口比较器电路208p’被改变，并且现在基本上与阴极窗口比较器电路208n相匹配。阳极窗口比较器208p’接收现在转换的低侧阳极电极节点电压VEi*以及参考电压Vp(ref)H和Vp(ref)L，如前所述，它们现在通过生成器202’和转换器级250或250’的操作而都以地为参照。这些低侧信号更容易处理，并且阳极窗口比较器208’现在在不需要使用高压组件或信号转换的情况下可以与阴极窗口比较器208n类似地进行，包括由此产生的逻辑信号，其现在与数字电路的其余部分一样以地为参照。在操作中，阳极窗口比较器208p’像以前一样操作，以在当VEi*过高时在高/低总线210上断言VpiH，而当VEi*过低时断言VpiL。

图7E示出了当只有低侧信号被用于顺从电压感测和调整时的顺从电路199’可能的另一种替代布置。这个示例认识到，每个电极节点并不是严格必要地具有其自己的阳极窗口比较器208p’和阴极窗口比较器208n，这是因为任何电极节点在一个时间只能充当阳极或阴极。像这样，每个电极节点可以只需要一个窗口比较器208，该窗口比较器208能够同时接收阴极电极节点电压VEi和低侧阳极电极节点电压VEi*。如前所述，顺从逻辑220能够被告知给定的电极节点在任何给定时间是被用作阳极还是阴极，并且该相同的信息能够被用于控制与每个电极节点Ei’相关联的MUX 265i。每个MUX 265i向其相关联的窗口比较器传递(i)当其相关联的电极节点Ei’充当阴极时，阴极电极节点电压VEi和参考电压Vn(ref)L和Vn(ref)H；或(ii)当其相关联的电极节点Ei’充当阳极时，低侧阳极电极节点电压VEi*和参考电压Vp(ref)L和Vp(ref)H。尽管这需要增加多路复用器265，但是窗口比较器的数量减少了。

图7F和7G示出了替选的转换器级270和270’，它们能够被用于将以地为参照的任何低侧信号(Vlow)转换为以顺从电压VH为参照的高侧信号(Vhigh)。这些电路270和270’类似于图7B和7C中先前描绘的电路250和250’。Vlow可以表示在顺从电压感测中使用的任何低侧电压，诸如阴极电极电压VEi或任何低侧参考电压，诸如由生成器202’所生成的(图7A)。图7F中的转换器级270使用运算放大器252’在较低电阻Rl两端外加Vlow，以创建电流I＝Vlow/Rl。该电流通过晶体管254’被提供给与Rl值相等的上电阻Ru。这在Ru两端建立了相同的电压降Vlow，这生成了Vhigh＝VH-Vlow。因此，Vhigh表示以Vh为参照的Vlow。图7G中的转换器级270’类似于电路250’(图7C)，使用了非重叠时钟CLK1和CLK2。在CLK1期间，开关256’和258’被打开，从而将VH传递到节点B处的电容器的上极板，并将Vlow传递到电容器的下极板。这在电容器两端存储了VH-Vlow的电压。在CLK2期间，晶体管260’被打开。这将电容器的下极板设置为接地，然后在节点B处的上极板上建立Vhigh＝VH-Vlow，以保持在CLK1期间建立在电容器两端的电压降。即使转换器级270和270’缺乏设计便利性的好处，但在给定的情况下它们仍能够是有用的。例如，由生成器202’生成作为低侧信号的阳极参考电压(Vp(ref)L和Vp(ref)H)可以使用转换器级270或270’中的任何一个转换为高侧信号，这能够有助于例如使用阳极窗口比较器208p(图6B)评估未转换的高侧阳极电极电压VEi。

图8A示出了微控制器50从顺从逻辑220接收顺从电压中断Int(VH)时能够采取的行动。首先，微控制器50能够经由总线92读取高计数器226和低计数器228，并且能够将这些寄存器清零回至零计数。这是有用的，使得微控制器50能够理解它是由于过顺从电压条件还是欠顺从电压条件而被中断的。然而，读取计数器并不是严格必要的。例如，在另一示例中，计数阈值块230可以发出两个中断——如果高计数器226高于其计数阈值，则发出Int(VH)H，并且如果低计数器228高于其计数阈值，则发出Int(VH)L。换句话说，微控制器50可以接收高中断和低中断，并且因此在不必从顺从电路199读取任何数据的情况下能够理解顺从电压是高还是低。接下来，微控制器50能够读取顺从电压VH和电池电压Vbat的当前值，如果它还不知道的话。这能够通过从A/D块读取VH和Vbat来实现(图2B)。

此后，微控制器50能够命令VH生成器76(图2B)如何调整其生成的顺从电压VH。这样的命令可以相对简单：例如，如果顺从电压太低(如低计数器228所证明的)，则微控制器50能够命令VH生成器76增加顺从电压，也许通过增加一些设定的最小量或增量(例如，0.5V)；如果顺从电压过高(如高计数器226所证明的)，则微控制器50能够命令VH生成器76降低顺从电压，同样也许通过降低一些设定量或增量。上述顺从电压监测功能能够继续运行以验证顺从电压调整的有效性，并且如果顺从电压需要进一步调整，则可以重复该过程。

仍然参考图8A，可以通过使用VH调整数据240来协助对VH生成器76的调整，该数据优选地与微控制器50一起存储。这种VH调整数据240可以取决于VH生成器76被构建的方式，并且图8B和8C中说明了两种不同的方式。在图8B中，VH生成器76包括基于电感器的升压电路，众所周知，该电路使用脉宽调制器80将电池电压Vbat升压至顺从电压VH，以改变控制了转换器的门控信号81的占空比(DC)。增加占空比——即门控信号81相对于其周期为导通的时间量——通常增加了顺从电压VH。参见例如美国专利申请公开2015/0134029(进一步详细讨论升压转换器电路)。因此，在这种设计中可以不需要VH调整数据240，因为微控制器50能够仅命令VH生成器76增加或减少其占空比，这取决于VH应该被增加还是被减少。

在图8C中，VH生成器76包括基于电容器的电荷泵。例如，参见USP 8,219,196；9,233,254；7,805,189。在该示例中，VH生成器76包括一些电容器(例如，C1-C4)，这些电容器能够在第一时钟(CLK1)期间被充电至电池电压Vbat，并且然后在第二时钟周期期间以各种方式连接在一起以形成各种顺从电压值。电容器可通过由开关控制信号＜S＞(例如，S1、S2等)控制的各种开关来连接。图8C仅示出了几个开关示例，它们由开关控制信号S1和S2控制，以分别将电容器C1和C2进行并联或串联连接。还有其他开关和开关控制信号将被用于建立与电容器C3和C4的各种连接。示出了电容器的一些示例配置：例如，示出了一种配置，其中所有电容器都由开关串联连接(形成VH＝5Vbat)，该配置是通过以特定值设置的开关控制信号来实现的。如本领域技术人员将理解的，各种开关配置将建立包括电池电压的部分倍数的各种顺从电压VH。一旦中断，微控制器50能够命令VH生成器76使用不同的开关配置来调整顺从电压VH。

当处理这种类型的VH生成器76时，VH调整数据240可以是有用的，并且如图所示，可以包括将顺从电压VH与特定电池电压和开关配置相关联的表。此外，数据240可以将最大电流IH(max)与每个配置相关联。每个电容器配置可提供的最大电流将取决于电容的大小和它们连接的方式。这对于协助微控制器50决定如何命令VH生成器76可以是重要的。

例如，假设确定了VH应该增加，并且顺从电压VH当前由VH生成器76设置在“A”处，具有建立了VH＝2Vbat的开关配置3。在一个示例中，微控制器50可以通过简单地命令VH生成器76在VH调整数据240中使用针对VH的下一个最高开关配置4——即‘B’，来增加VH，这将使VH增加到(7/3)Vbat。然而，微控制器50也可以不仅仅为VH生成器76挑选下一个最高或最低的开关配置。例如，微控制器50可以意识到在一个或多个活动时序通道中运行的刺激脉冲具有相对较大的振幅。如果是这种情况，则命令VH生成器76使用开关配置4(“B”)可能不是明智的，因为在该配置中可产生的最大电流IH(max)从2.5mA(“A”)降低到2.0mA(“B”)。命令VH生成器76使用配置“B”可能带来顺从电压VH将被加载并且不能形成脉冲的风险。因此，微控制器50可以取而代之地命令VH生成器76使用开关配置5(“C”)。这产生了甚至更高的顺从电压(VH＝(5/2)Vbat)，但更重要的是提供了具有更大的最大电流的顺从电压。总之，VH调整数据240能够包括指示VH生成器76的操作的数据，以允许微控制器50以知情的方式调整顺从电压VH。

如图8A所示，除了命令VH生成器76如何调整顺从电压VH外，微控制器块50还可以发出前面提到的控制信号<W>(或<WnH>、<WnL>、<WpH>和<WpL>)，这些信号被用于选择参考电压，并且通常设置可允许用于PDAC和NDAC的可允许电压降的宽度。更具体地说，微控制器块50可以经由总线92将控制信号＜W＞的值写入被包含在顺从电路199和顺从逻辑220中的寄存器(图6A)。如前所述，控制信号<W>能够被用于为窗口比较器208p和208n(图6B)设置宽或窄的期望的可接受电压范围，从而分别地更可能或更不可能使高/低信号将在总线210上被断言，并且因此通过顺从逻辑220(图6C)的操作，顺从电压中断Int(VH)将发出。

存在微控制器50可以调整窗口比较器宽度控制信号＜W＞的不同原因。在一个示例中，微控制器50在调整VH之后，可将＜W＞初始设置为较宽的值，并且然后随着时间的推移使＜W＞变窄。这将减少建立顺从电压VH所需的搜索时间，并且还提供VH的精确值以节省电力。在另一示例中，宽度可以基于VH被调整的量来设置。例如，如果基于电容器的电荷泵被用于VH生成器76(图8C)，则可以少量调整VH，例如，从(5/4)*Vbat调整到(4/3)*Vbat，在这种情况下，可以只需要将比较器窗口208p和208n加宽一个较少的量。相比之下，更大的调整，例如从4Vbat到5Vbat，可以需要将比较器窗口加宽一个更大的量。比较器窗口的宽度也可以根据电池电压Vbat进行缩放，因为当使用基于电容器的电荷泵时，VH最终是Vbat的函数。最后，在电荷泵中使用的电容器的数量可以对微控制器50经由控制信号＜W＞设置比较器窗口的宽度的方式产生影响。例如，如果使用更少的电容器，则通过改变泵可创建的VH的步长可能更大，因此<W>在逻辑上可以被设置为更宽的值。

有关IPG中顺从电压监测和调整以及VH生成器76的充电泵的使用和控制的更多详细信息，能够在PCT(国际)专利申请公开WO 2021/046120中找到。

虽然是在刺激电路70和DAC电路72的特定设计的上下文中公开的，但本发明不限于此。此外，虽然是在可植入脉冲生成器的上下文中公开的，但改进的顺从电压监测和调整电路也可以在非可植入脉冲生成器中实施，诸如外部试验刺激器(ETS)。例如，参见USP 9,259,574(描述ETS)。

Claims (20)

1.一种脉冲生成器，包括：

电极节点，其中每个电极节点被配置为被耦合到与患者组织接触的多个电极中的一个；

刺激电路，包括：

拉电路，其耦合到第一电源电压并且被配置为当被激活时在所述电极节点中的第一电极节点处产生第一电压，其中所述第一电压以所述第一电源电压为参照，

灌电路，其耦合到第二电源电压并且被配置为当被激活时在所述电极节点中的第二电极节点处产生第二电压，其中所述第二电压以所述第二电源电压为参照；

包括单个测量输入端的转换器电路，其中所述转换器电路被配置为在所述单个测量输入端处接收所述第一电压，并将所述第一电压转换为以所述第二电源电压为参照的第三电压；以及

检测器电路，其被配置为评估所述第二电压和所述第三电压。

2.根据权利要求1所述的脉冲生成器，其中，所述拉电路和所述灌电路包括电流源，其中，所述拉电路和所述灌电路被配置为通过产生恒定电流来产生所述第一电压和所述第二电压。

3.根据权利要求1或2所述的脉冲生成器，其中，所述第一电源电压包括顺从电压，并且所述第二电源电压包括地。

4.根据权利要求1-3中任一项所述的脉冲生成器，其中，所述检测器电路包括：

第一比较器电路，其被配置为将所述第二电压与至少一个第一阈值进行比较，并输出指示所述第二电压是高于还是低于所述第一阈值的第一信号，以及

第二比较器电路，其被配置为将所述第三电压与至少一个第二阈值进行比较，并输出指示所述第三电压是高于还是低于所述第二阈值的第二信号。

5.根据权利要求4所述的脉冲生成器，还包括参考电压生成器，其被配置为生成至少一个第一阈值和至少一个第二阈值，其中所述至少一个第一阈值以所述第二电源电压为参照，并且其中所述至少一个第二阈值以所述第二电源电压为参照。

6.根据权利要求5所述的脉冲生成器，其中，所述至少一个第一阈值和所述至少一个第二阈值是能调整的。

7.根据权利要求1-3中任一项所述的脉冲生成器，其中，所述检测器电路包括：

第一窗口比较器电路，其被配置为将所述第二电压与定义第一窗口的第一阈值和第二阈值进行比较，并输出指示所述第二电压是否在所述第一窗口内的至少一个第一信号，以及

第二窗口比较器电路，其被配置为将所述第三电压与定义第二窗口的第三阈值和第四阈值进行比较，并输出指示所述第三电压是否在所述第二窗口内的至少一个第二信号。

8.根据权利要求7所述的脉冲生成器，还包括被配置为产生第一阈值、第二阈值、第三阈值和第四阈值的参考电压生成器，其中所述第一阈值、所述第二阈值、所述第三阈值和所述第四阈值以所述第二电源电压为参照。

9.根据权利要求8所述的脉冲生成器，其中，所述第一阈值、所述第二阈值、所述第三阈值和所述第四阈值是能调整的。

10.根据权利要求1-9中任一项所述的脉冲生成器，其中，所述转换器电路包括被耦合到所述第一电源电压的上电阻和被耦合到所述第二电源电压的下电阻。

11.根据权利要求10所述的脉冲生成器，其中，所述转换器电路被配置为：通过在所述上电阻两端外加所述第一电压来形成通过所述上电阻和所述下电阻的电流，其中所述第三电压被形成为所述下电阻两端的电压降。

12.根据权利要求11所述的脉冲生成器，其中，晶体管被耦合在所述上电阻和所述下电阻之间。

13.根据权利要求1-9中任一项所述的脉冲生成器，其中，所述转换器电路包括电荷泵。

14.根据权利要求13所述的脉冲生成器，其中，所述转换器电路包括至少接收第一时钟和第二时钟的控制输入。

15.根据权利要求14所述的脉冲生成器，其中，所述电荷泵包括电容器，其中，所述第一时钟被配置为在所述电容器两端外加所述第一电压，并且其中，所述第二时钟被配置为将所述电容器的上极板连接到所述第一电源电压，从而在所述电容器的下极板处建立所述第三电压。

16.根据权利要求1-15中任一项所述的脉冲生成器，其中，所述检测器电路被配置为基于对所述第二电压和所述第三电压的评估来调整所述第一电源电压。

17.根据权利要求16所述的脉冲生成器，其中，所述检测器电路被配置为针对所述第二电压和所述第三电压中的每一个生成高信号和低信号，其中，所述检测器电路还包括逻辑电路，其中，所述高信号和所述低信号在所述逻辑电路处被处理以确定是否要调整所述第一电源电压。

18.根据权利要求17所述的脉冲生成器，其中，所述逻辑电路包括：

过顺从逻辑块，其具有第一输出并且被配置为接收所选电极节点的高信号，其中所述过顺从块将第一规则应用于所述高信号，其中如果满足所述第一规则，则所述第一输出被断言，以及

欠顺从逻辑块，其具有第二输出并且被配置为接收所选电极节点的低信号，其中所述欠顺从块将第二规则应用于所述低信号，其中如果满足所述第二规则，则所述第二输出被断言。

19.根据权利要求1-18中任一项所述的脉冲生成器，还包括至少一个可植入引线，其中所述电极位于所述至少一个可植入引线上。

20.一种用于控制包括多个电极节点的脉冲生成器中的第一电源电压的方法，其中每个电极节点被配置为被耦合到与患者组织接触的多个电极中的一个，所述方法包括：

激活被耦合到第一电源电压的拉电路，以在所述电极节点中的第一电极节点处产生第一电压，其中所述第一电压以所述第一电源电压为参照；

同时激活被耦合到第二电源电压的灌电路，以在所述电极节点中的第二电极节点处产生第二电压，其中所述第二电压以所述第二电源电压为参照；

使用转换器电路仅转换所述第一电压而不转换所述第二电压，其中转换所述第一电压包括将所述第一电压转换为以所述第二电源电压为参照的第三电压；以及

评估所述第二电压和所述第三电压以调整所述第一电源电压。