CN116633879A - 数据包接收方法、装置、设备以及存储介质 - Google Patents

数据包接收方法、装置、设备以及存储介质 Download PDF

Info

Publication number
CN116633879A
CN116633879A CN202310619793.4A CN202310619793A CN116633879A CN 116633879 A CN116633879 A CN 116633879A CN 202310619793 A CN202310619793 A CN 202310619793A CN 116633879 A CN116633879 A CN 116633879A
Authority
CN
China
Prior art keywords
ram
queue
data packet
packet
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310619793.4A
Other languages
English (en)
Inventor
谭宜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202310619793.4A priority Critical patent/CN116633879A/zh
Publication of CN116633879A publication Critical patent/CN116633879A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/70Admission control; Resource allocation
    • H04L47/72Admission control; Resource allocation using reservation actions during connection setup
    • H04L47/722Admission control; Resource allocation using reservation actions during connection setup at the destination endpoint, e.g. reservation of terminal resources or buffer space
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/1097Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本公开提供了一种数据包接收方法、装置、设备、存储介质以及程序产品,涉及云计算技术领域,具体涉及云服务和云存储技术领域,可应用在智能云场景下。该方法的一具体实施方式包括:统计数据包RAM中的数据包,得到包信息;按照队列粒度将包信息缓存到包信息RAM;从队列缓存地址计数RAM中获取队列缓存地址个数;基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址,其中,目标队列缓存地址足够容纳目标数据包;从数据包RAM中读取目标数据包,写入目标队列缓存地址中。该实施方式能够有效的缓解因为云主机侧分配的缓存地址波动性造成的丢包现象。

Description

数据包接收方法、装置、设备以及存储介质
技术领域
本公开涉及云计算技术领域,具体涉及云服务和云存储技术领域,可应用在智能云场景下。
背景技术
虚拟化是云计算技术的重要组成,但是软件实现虚拟化会占用服务器大量的计算资源。虚拟网卡通过将I/O(Input/Output,输入/输出)虚拟化进行卸载,释放了服务器CPU(Central Processing Unit,中央处理器)大量的处理能力,使得服务器CPU可以专注于通用计算业务。
Virtio(Virtual Input/Output,虚拟输入/输出)是一种I/O半虚拟化解决方案,是一套通用I/O设备虚拟化的程序,是对半虚拟化虚拟机监控器中的一组通用I/O设备的抽象。提供了一套上层应用与各虚拟化设备之间的通信框架和编程接口,减少跨平台所带来的兼容性问题,大大提高驱动程序开发效率。目前,以Virtio为代表的I/O虚拟化技术在虚拟网卡中发挥着重要作用。在I/O虚拟化的过程中,虚拟网卡将原本用软件实现的Virtio分为前端和后端,前端交给云主机,后端则交给用来卸载的专用硬件来实现。Virtio的收包机制是在Virtio前端分配给硬件缓存地址后,让上送云主机的数据包使用这些预分配的缓存地址进行DMA(Direct Memory Access,直接内存访问)操作。随着云主机越来越高的网络数据带宽要求,以及并不高效的IOMMU(input/output memory management unit,输入输出的内存管理单元)地址重映射机制,云主机侧面临越来越严重的因为没有及时收到缓存地址而丢包的问题。
发明内容
本公开实施例提出了一种数据包接收方法、装置、设备、存储介质以及程序产品。
第一方面,本公开实施例提出了一种数据包接收方法,包括:统计数据包随机存取存储器RAM中的数据包,得到包信息;按照队列粒度将包信息缓存到包信息RAM;从队列缓存地址计数RAM中获取队列缓存地址个数,其中,队列缓存地址个数是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数;基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址,其中,目标队列缓存地址足够容纳目标数据包;从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
第二方面,本公开实施例提出了一种数据包接收装置,包括:统计模块,被配置成统计数据包随机存取存储器RAM中的数据包,得到包信息;缓存模块,被配置成按照队列粒度将包信息缓存到包信息RAM;获取模块,被配置成从队列缓存地址计数RAM中获取队列缓存地址个数,其中,队列缓存地址个数是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数;第一确定模块,被配置成基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址,其中,目标队列缓存地址足够容纳目标数据包;读写模块,被配置成从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
第三方面,本公开实施例提出了一种电子设备,包括:至少一个处理器;以及与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够执行如第一方面中任一实现方式描述的方法。
第四方面,本公开实施例提出了一种存储有计算机指令的非瞬时计算机可读存储介质,计算机指令用于使计算机执行如第一方面中任一实现方式描述的方法。
第五方面,本公开实施例提出了一种计算机程序产品,包括计算机程序,计算机程序在被处理器执行时实现如第一方面中任一实现方式描述的方法。
本公开实施例提供的数据包接收方法,通过先缓存包信息,再判断缓存地址是否足够容纳数据包来决定是否调度,能够有效的缓解因为云主机侧分配的缓存地址波动性造成的丢包现象,在一定程度上能够提高Virtio收包性能。此外,缓存包信息比缓存接受描述符中的队列缓存地址所需的SRAM(Static Random-Access Memory,静态随机存取存储器)资源要少,在同样的SRAM存储资源下,利用缓存包信息进行调度能够获得更好的收包性能。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显。附图用于更好地理解本方案,不构成对本公开的限定。其中:
图1是可以实现本公开实施例的数据包接收方法的框图;
图2是根据本公开的数据包接收方法的一个实施例的流程图;
图3是根据本公开的数据包接收方法的又一个实施例的流程图;
图4是根据本公开的数据包接收方法的另一个实施例的流程图;
图5是根据本公开的数据包接收装置的一个实施例的结构示意图;
图6是用来实现本公开实施例的数据包接收方法的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了可以实现本公开实施例的数据包接收方法的框图。
一般情况下,Virtio收包机制是要从数据包RAM(Random Access Memory,随机存取存储器)101中获取数据包,从队列缓存地址RAM102中获取缓存地址,通过Virtio收包模块103将数据包发送到云主机。上送云主机的数据包可以使用缓存地址进行DMA操作。
Virtio收包机制是通过Virtio前端发送接受描述符来实现的。其中,接受描述符可以包含有每个队列的缓存地址。每个数据包在从硬件转发到云主机之前,都是需要去匹配其预分配的缓存地址,才能通过DMA写入云主机的数据内存空间。然而,Virtio前端发送接受描述符的速度和接收数据包的速率,并不存在反压和流控的机制,导致云主机侧因为没有及时收到缓存地址而大量丢包。
为了缓解丢包问题,本公开在此基础上增加四个模块:包统计模块104、包信息RAM105、队列缓存地址计数模块106和调度模块107。
包统计模块104可以用于过滤进出数据包RAM101的数据包。具体地,针对进出数据包RAM101的数据包进行统计,得到数据包RAM101中有包的队列的个数、有包的虚拟网卡个数和虚拟网卡下有包的队列个数等。同时,根据包信息RAM105的总空间可以动态分配队列包个数上限。如果新进来的数据包所在队列的包个数超过队列包个数上限,或者数据包RAM101中的总包个数超过包信息RAM105的总空间,则直接丢弃这个新进来数据包。
包信息RAM105可以用于存储数据包RAM101中的数据包的信息。具体地,经过包统计模块104过滤后的包信息到达包信息RAM105,按照队列粒度进行包信息的缓存。其中,包信息RAM105存储的信息可以包括数据包RAM101的位置和队列信息等。队列信息可以是队列中的数据包的信息,包括但不限于包长和包所在的队列标识等。
调度模块107可以用于调度数据包。具体地,根据虚拟网卡和队列缓存地址的状态进行调度,只有队列的缓存地址足够容纳数据包,才可以将调度结果发给包信息RAM105。包信息RAM105会发起从数据包RAM101中读数据的操作。
队列缓存地址计数RAM106可以用于实时记录队列缓存地址RAM102中的缓存地址。具体地,在接收到Virtio前端下发的缓存地址之后,实际的接受描述符存放在队列缓存地址RAM102,同时通知队列缓存地址计数RAM106增加缓存地址的个数。另一方面,队列缓存地址计数RAM106会根据调度模块107的调度结果来减少相应队列的缓存地址的个数。
继续参考图2,其示出了根据本公开的数据包接收方法的一个实施例的流程200。该数据包接收方法包括以下步骤:
步骤201,统计数据包RAM中的数据包,得到包信息。
在本实施例中,包统计模块可以统计数据包RAM中的数据包,得到包信息。
Virtio收包机制中的数据包需要先进入数据包RAM。包统计模块可以用于过滤进出数据包RAM的数据包。例如,包统计模块针对进出数据包RAM的数据包进行统计,可以得到数据包RAM中有包的队列的个数、有包的虚拟网卡个数和虚拟网卡下有包的队列个数等。同时,根据包信息RAM的总空间可以动态分配队列包个数上限。如果新进来的数据包所在队列的包个数超过队列包个数上限,或者数据包RAM中的总包个数超过包信息RAM的总空间,则直接丢弃这个新进来数据包。
经过包统计模块过滤后的包信息可以送入包信息RAM。其中,包信息可以是过滤后的数据包RAM中的数据包的信息,包括但不限于数据包RAM的位置和队列信息等。队列信息可以是队列中的数据包的信息,包括但不限于包长和包所在的队列标识等。
步骤202,按照队列粒度将包信息缓存到包信息RAM。
在本实施例中,包信息RAM可以按照队列粒度将包信息缓存到包信息RAM,以便于以队列为粒度进行调度。
步骤203,从队列缓存地址计数RAM中获取队列缓存地址个数。
在本实施例中,调度模块可以从队列缓存地址计数RAM中获取队列缓存地址个数。其中,队列缓存地址个数可以是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数。接受描述符可以包含有每个队列的缓存地址。
队列缓存地址计数RAM可以用于实时记录队列缓存地址RAM中的缓存地址。例如,在接收到Virtio前端下发的接受描述符之后,实际的接受描述符存放在队列缓存地址RAM,同时通知队列缓存地址计数RAM增加缓存地址的个数。另一方面,队列缓存地址计数RAM会根据调度模块的调度结果来减少相应队列的缓存地址的个数。又例如,每次调度时,队列缓存地址计数RAM可以对队列缓存地址RAM中的缓存地址进行一次统计。
步骤204,基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址。
在本实施例中,调度模块可以基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址。其中,目标队列缓存地址足够容纳目标数据包。
调度模块可以用于调度数据包。例如,根据虚拟网卡和队列缓存地址的状态进行调度,只有队列的缓存地址足够容纳数据包,可以将该队列的缓存地址作为目标队列缓存地址,将该数据包作为目标数据包。调度模块可以将调度结果发给包信息RAM。其中,调度结果可以包括目标队列缓存地址和目标数据包的信息。
步骤205,从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
在本实施例中,包信息RAM可以发起从数据包RAM中读数据的操作,从数据包RAM中读取目标数据包,发送至云主机。云主机可以使用目标队列缓存地址对目标数据包进行DMA操作。
本公开实施例提供的数据包接收方法,通过先缓存包信息,再判断缓存地址是否足够容纳数据包来决定是否调度,能够有效的缓解因为云主机侧分配的缓存地址波动性造成的丢包现象,在一定程度上能够提高Virtio收包性能。此外,缓存包信息比缓存接受描述符中的队列缓存地址所需的SRAM资源要少,在同样的SRAM存储资源下,利用缓存包信息进行调度能够获得更好的收包性能。
进一步参考图3,其示出了根据本公开的数据包接收方法的又一个实施例的流程300。该数据包接收方法包括以下步骤:
步骤301,响应于数据包RAM接收到数据包,确定数据包所在的队列的包个数和数据包RAM中的总包个数。
在本实施例中,在数据包RAM接收到数据包时,包统计模块可以确定数据包所在的队列的包个数和数据包RAM中的总包个数。
Virtio收包机制中的数据包需要先进入数据包RAM。包统计模块可以用于对进出数据包RAM的数据包进行统计,得到数据包所在的队列的包个数和数据包RAM中的总包个数。
步骤302,确定数据包所在的队列的包个数是否大于队列包个数上限。
在本实施例中,包统计模块可以将数据包所在的队列的包个数与队列包个数上限进行比较,若数据包所在的队列的包个数不大于队列包个数上限,说明存在足够容纳数据包的队列缓存地址,执行步骤303;若数据包所在的队列的包个数大于队列包个数上限,说明不存在足够容纳数据包的队列缓存地址,执行步骤304。
步骤303,确定数据包RAM中的总包个数是否超过包信息RAM的总空间。
在本本实施例中,包统计模块可以将数据包RAM中的总包个数与包信息RAM的总空间进行比较,若数据包RAM中的总包个数不超过包信息RAM的总空间,说明存在足够容纳数据包RAM中的所有数据包的队列缓存地址,执行步骤305;若数据包RAM中的总包个数超过包信息RAM的总空间,说明不存在足够容纳数据包RAM中的所有数据包的队列缓存地址,执行步骤304。
步骤304,丢弃数据包。
在本实施例中,若数据包所在的队列的包个数大于队列包个数上限,或数据包RAM中的总包个数超过包信息RAM的总空间,丢弃数据包。
在某些情况下,一些队列中有数据包但是没有缓存地址,会一直存储在数据包RAM中,导致整个包信息RAM中积累太多这种报文,而其他有缓存地址的队列因为整个包信息RAM空间不足而只能丢弃。根据包信息RAM的总空间动态分配队列包个数上限,能够避免这种头阻塞情况的发生。
下面针对包统计模块提供一种具体的实现方式:
首先,基于有包的虚拟网卡的个数和包信息RAM的总空间,计算虚拟网卡支持包个数上限。其中,计算公式可以如下:
VF_MAX=M–(VF_NUM-1)*(M/VF_NUM/2)
=M/2*(1+1/VF_NUM);
其中,VF_MAX是虚拟网卡支持包个数上限,M是包信息RAM的总空间,VF_NUM是有包的虚拟网卡的个数。
然后,基于虚拟网卡支持包个数上限和虚拟网卡下有包的队列个数,计算队列包个数上限。其中,计算公式可以如下:
VQ_MAX=VF_MAX-(VQ_NUM-1)*(VF_MAX/VQ_NUM/2)
=VF_MAX/2*(1+1/VQ_NUM)
其中,VQ_MAX是队列包个数上限,VQ_NUM是虚拟网卡下有包的队列个数。
当一个数据包进入数据包RAM,根据队列包个数上限VQ_MAX和包信息RAM的总空间M是否已满,来决定这个数据包是否丢弃。根据报文统计信息进行丢包,提高了RAM空间在多设备和多队列情况下的使用效率,有效避免了调度的头阻塞。
此外,为了便于在硬件上进行实现,有包的虚拟网卡的个数VF_NUM和虚拟网卡下有包的队列个数VQ_NUM向上取预设数值(如2)的冥次方。这样,不用使用除法器这种消耗大量硬件资源的方式来进行计算,直接通过移位就可以实现非精确计算。
步骤305,统计数据包随机存取存储器RAM中的数据包,得到包信息。
步骤306,按照队列粒度将包信息缓存到包信息RAM。
步骤307,从队列缓存地址计数RAM中获取队列缓存地址个数。
步骤308,基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址。
步骤309,从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
在本实施例中,步骤305-309的具体操作已在图2所示的实施例中步骤201-205中进行了详细的介绍,在此不再赘述。
从图3中可以看出,与图2对应的实施例相比,本实施例中的数据包接收方法的流程300增加了包统计模块的丢包统计步骤。由此,本实施例描述的方案当一个数据包进入数据包,根据队列包个数上限和包信息RAM的总空间是否已满,来决定这个数据包是否丢弃。根据报文统计信息进行丢包,提高了RAM空间在多设备和多队列情况下的使用效率,有效避免了调度的头阻塞。
进一步参考图4,其示出了根据本公开的数据包接收方法的另一个实施例的流程400。该数据包接收方法包括以下步骤:
步骤401,响应于队列缓存地址RAM接收到接受描述符,基于接受描述符中的队列缓存地址,向队列缓存地址计数RAM发送地址增加请求。
在本实施例中,在接收到接受描述符时,队列缓存地址RAM可以基于接受描述符中的队列缓存地址,向队列缓存地址计数RAM发送地址增加请求。队列缓存地址计数RAM中增加的队列缓存地址的个数等于接受描述符中的队列缓存地址的个数。
在接收到Virtio前端下发的缓存地址之后,实际的接受描述符存放在队列缓存地址RAM,同时通知队列缓存地址计数RAM增加缓存地址的个数。
步骤402,统计数据包随机存取存储器RAM中的数据包,得到包信息。
步骤403,按照队列粒度将包信息缓存到包信息RAM。
步骤404,从队列缓存地址计数RAM中获取队列缓存地址个数。
步骤405,基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址。
步骤406,从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
在本实施例中,步骤401-406的具体操作已在图2所示的实施例中步骤201-205中进行了详细的介绍,在此不再赘述。
步骤407,基于目标数据包的包长,向队列缓存地址计数RAM发送地址减少请求。
在本实施例中,在目标数据包写入目标缓存地址之后,调度模块可以基于目标数据包的包长,向队列缓存地址计数RAM发送地址减少请求。队列缓存地址计数RAM中减少的队列缓存地址的个数等于目标数据包的包长。
在目标数据包写入目标缓存地址之后,目标缓存地址被目标数据包占用,队列缓存地址计数RAM会根据调度模块的调度结果来减少相应队列的缓存地址的个数。
从图4中可以看出,与图2对应的实施例相比,本实施例中的数据包接收方法的流程400增加了队列缓存地址计数RAM的更新步骤。由此,本实施例描述的方案在接收到Virtio前端下发的接受描述符之后,通知队列缓存地址计数RAM增加缓存地址的个数。另一方面,队列缓存地址计数RAM会根据调度模块的调度结果来减少相应队列的缓存地址的个数。从而实现队列缓存地址计数RAM的实时更新。
进一步参考图5,作为对上述各图所示方法的实现,本公开提供了一种数据包接收装置的一个实施例,该装置实施例与图1所示的方法实施例相对应,该装置具体可以应用于各种电子设备中。
如图5所示,本实施例的数据包接收装置500可以包括:统计模块501、缓存模块502、获取模块503、第一确定模块504和读写模块505。其中,统计模块501,被配置成统计数据包随机存取存储器RAM中的数据包,得到包信息;缓存模块502,被配置成按照队列粒度将包信息缓存到包信息RAM;获取模块503,被配置成从队列缓存地址计数RAM中获取队列缓存地址个数,其中,队列缓存地址个数是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数;第一确定模块504,被配置成基于队列缓存地址个数与包信息,确定数据包RAM中的目标数据包和队列缓存地址RAM中的目标队列缓存地址,其中,目标队列缓存地址足够容纳目标数据包;读写模块505,被配置成从数据包RAM中读取目标数据包,写入目标队列缓存地址中。
在本实施例中,数据包接收装置500中:统计模块501、缓存模块502、获取模块503、第一确定模块504和读写模块505的具体处理及其所带来的技术效果可分别参考图1对应实施例中的步骤101-105的相关说明,在此不再赘述。
在本实施例的一些可选的实现方式中,数据包接收装置500还包括:第二确定模块,被配置成响应于数据包RAM接收到数据包,确定数据包所在的队列的包个数和数据包RAM中的总包个数;丢弃模块,被配置成若数据包所在的队列的包个数大于队列包个数上限,或数据包RAM中的总包个数超过包信息RAM的总空间,丢弃数据包。
在本实施例的一些可选的实现方式中,队列包个数上限是根据包信息RAM的总空间动态分配的。
在本实施例的一些可选的实现方式中,数据包接收装置500还包括:第一计算模块,被配置成基于有包的虚拟网卡的个数、虚拟网卡下有包的队列个数和包信息RAM的总空间,计算虚拟网卡支持包个数上限;第二计算模块,被配置成基于虚拟网卡支持包个数上限和虚拟网卡下有包的队列个数,计算队列包个数上限。
在本实施例的一些可选的实现方式中,有包的虚拟网卡的个数和虚拟网卡下有包的队列个数向上取预设数值的冥次方。
在本实施例的一些可选的实现方式中,数据包接收装置500还包括:第一发送模块,被配置成基于目标数据包的包长,向队列缓存地址计数RAM发送地址减少请求。
在本实施例的一些可选的实现方式中,数据包接收装置500还包括:第二发送模块,被配置成响应于队列缓存地址RAM接收到接受描述符,基于接受描述符中的队列缓存地址,向队列缓存地址计数RAM发送地址增加请求。
本公开的技术方案中,所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理,均符合相关法律法规的规定,且不违背公序良俗。
根据本公开的实施例,本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图6示出了可以用来实施本公开的实施例的示例电子设备600的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和者要求的本公开的实现。
如图6所示,设备600包括计算单元601,其可以根据存储在只读存储器(ROM)602中的计算机程序或者从存储单元608加载到随机访问存储器(RAM)603中的计算机程序,来执行各种适当的动作和处理。在RAM 603中,还可存储设备600操作所需的各种程序和数据。计算单元601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
设备600中的多个部件连接至I/O接口605,包括:输入单元606,例如键盘、鼠标等;输出单元607,例如各种类型的显示器、扬声器等;存储单元608,例如磁盘、光盘等;以及通信单元609,例如网卡、调制解调器、无线通信收发机等。通信单元609允许设备600通过诸如因特网的计算机网络和各种电信网络与其他设备交换信息/数据。
计算单元601可以是各种具有处理和计算能力的通用和专用处理组件。计算单元601的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元601执行上文所描述的各个方法和处理,例如数据包接收方法。例如,在一些实施例中,数据包接收方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元608。在一些实施例中,计算机程序的部分或者全部可以经由ROM 602和通信单元609而被载入和安装到设备600上。当计算机程序加载到RAM 603并由计算单元601执行时,可以执行上文描述的数据包接收方法的一个或多个步骤。备选地,在其他实施例中,计算单元601可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行数据包接收方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以是分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开提供的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本公开保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等,均应包含在本公开保护范围之内。

Claims (17)

1.一种数据包接收方法,包括:
统计数据包随机存取存储器RAM中的数据包,得到包信息;
按照队列粒度将所述包信息缓存到包信息RAM;
从队列缓存地址计数RAM中获取队列缓存地址个数,其中,所述队列缓存地址个数是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数;
基于所述队列缓存地址个数与所述包信息,确定所述数据包RAM中的目标数据包和所述队列缓存地址RAM中的目标队列缓存地址,其中,所述目标队列缓存地址足够容纳所述目标数据包;
从所述数据包RAM中读取所述目标数据包,写入所述目标队列缓存地址中。
2.根据权利要求1所述的方法,其中,所述方法还包括:
响应于所述数据包RAM接收到数据包,确定所述数据包所在的队列的包个数和所述数据包RAM中的总包个数;
若所述数据包所在的队列的包个数大于队列包个数上限,或所述数据包RAM中的总包个数超过所述包信息RAM的总空间,丢弃所述数据包。
3.根据权利要求2所述的方法,其中,所述队列包个数上限是根据所述包信息RAM的总空间动态分配的。
4.根据权利要求3所述的方法,其中,所述方法还包括:
基于有包的虚拟网卡的个数和所述包信息RAM的总空间,计算虚拟网卡支持包个数上限;
基于所述虚拟网卡支持包个数上限和所述虚拟网卡下有包的队列个数,计算所述队列包个数上限。
5.根据权利要求4所述的方法,其中,所述有包的虚拟网卡的个数和所述虚拟网卡下有包的队列个数向上取预设数值的冥次方。
6.根据权利要求1-5中任一项所述的方法,其中,所述方法还包括:
基于所述目标数据包的包长,向所述队列缓存地址计数RAM发送地址减少请求。
7.根据权利要求6所述的方法,其中,所述方法还包括:
响应于所述队列缓存地址RAM接收到接受描述符,基于所述接受描述符中的队列缓存地址,向所述队列缓存地址计数RAM发送地址增加请求。
8.一种数据包接收装置,包括:
统计模块,被配置成统计数据包随机存取存储器RAM中的数据包,得到包信息;
缓存模块,被配置成按照队列粒度将所述包信息缓存到包信息RAM;
获取模块,被配置成从队列缓存地址计数RAM中获取队列缓存地址个数,其中,所述队列缓存地址个数是队列缓存地址RAM中的接受描述符包含的队列缓存地址的个数;
第一确定模块,被配置成基于所述队列缓存地址个数与所述包信息,确定所述数据包RAM中的目标数据包和所述队列缓存地址RAM中的目标队列缓存地址,其中,所述目标队列缓存地址足够容纳所述目标数据包;
读写模块,被配置成从所述数据包RAM中读取所述目标数据包,写入所述目标队列缓存地址中。
9.根据权利要求8所述的装置,其中,所述装置还包括:
第二确定模块,被配置成响应于所述数据包RAM接收到数据包,确定所述数据包所在的队列的包个数和所述数据包RAM中的总包个数;
丢弃模块,被配置成若所述数据包所在的队列的包个数大于队列包个数上限,或所述数据包RAM中的总包个数超过所述包信息RAM的总空间,丢弃所述数据包。
10.根据权利要求9所述的装置,其中,所述队列包个数上限是根据所述包信息RAM的总空间动态分配的。
11.根据权利要求10所述的装置,其中,所述装置还包括:
第一计算模块,被配置成基于所述有包的虚拟网卡的个数、所述虚拟网卡下有包的队列个数和所述包信息RAM的总空间,计算虚拟网卡支持包个数上限;
第二计算模块,被配置成基于所述虚拟网卡支持包个数上限和所述虚拟网卡下有包的队列个数,计算所述队列包个数上限。
12.根据权利要求11所述的方法,其中,所述有包的虚拟网卡的个数和所述虚拟网卡下有包的队列个数向上取预设数值的冥次方。
13.根据权利要求8-12中任一项所述的装置,其中,所述装置还包括:
第一发送模块,被配置成基于所述目标数据包的包长,向所述队列缓存地址计数RAM发送地址减少请求。
14.根据权利要求13所述的装置,其中,所述装置还包括:
第二发送模块,被配置成响应于所述队列缓存地址RAM接收到接受描述符,基于所述接受描述符中的队列缓存地址,向所述队列缓存地址计数RAM发送地址增加请求。
15.一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-7中任一项所述的方法。
16.一种存储有计算机指令的非瞬时计算机可读存储介质,所述计算机指令用于使所述计算机执行权利要求1-7中任一项所述的方法。
17.一种计算机程序产品,包括计算机程序,所述计算机程序在被处理器执行时实现根据权利要求1-7中任一项所述的方法。
CN202310619793.4A 2023-05-29 2023-05-29 数据包接收方法、装置、设备以及存储介质 Pending CN116633879A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310619793.4A CN116633879A (zh) 2023-05-29 2023-05-29 数据包接收方法、装置、设备以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310619793.4A CN116633879A (zh) 2023-05-29 2023-05-29 数据包接收方法、装置、设备以及存储介质

Publications (1)

Publication Number Publication Date
CN116633879A true CN116633879A (zh) 2023-08-22

Family

ID=87613056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310619793.4A Pending CN116633879A (zh) 2023-05-29 2023-05-29 数据包接收方法、装置、设备以及存储介质

Country Status (1)

Country Link
CN (1) CN116633879A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116821046A (zh) * 2023-08-28 2023-09-29 上海燧原智能科技有限公司 异构单元间的数据自动同步方法、装置、设备及介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116821046A (zh) * 2023-08-28 2023-09-29 上海燧原智能科技有限公司 异构单元间的数据自动同步方法、装置、设备及介质
CN116821046B (zh) * 2023-08-28 2023-11-24 上海燧原智能科技有限公司 异构单元间的数据自动同步方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
US9841998B2 (en) Processor power optimization with response time assurance
US8893146B2 (en) Method and system of an I/O stack for controlling flows of workload specific I/O requests
EP2466824A1 (en) Service scheduling method and device
CN114257559B (zh) 一种数据报文的转发方法及装置
CN111641566B (zh) 数据处理的方法、网卡和服务器
CN113407347B (zh) 资源调度方法、装置、设备和计算机存储介质
CN116633879A (zh) 数据包接收方法、装置、设备以及存储介质
EP3588879A1 (en) Technologies for buffering received network packet data
CN114020529A (zh) 一种流表数据的备份方法、装置、网络设备和存储介质
CN114153614A (zh) 内存管理方法、装置、电子设备和自动驾驶车辆
US10958589B2 (en) Technologies for offloaded management of communication
CN116954675A (zh) 已用环表更新方法及模块、后端设备、介质、设备、芯片
CN116303132A (zh) 一种数据缓存方法、装置、设备以及存储介质
CN113824689B (zh) 边缘计算网络、数据传输方法、装置、设备和存储介质
US9330036B2 (en) Interrupt reduction by dynamic application buffering
CN118069027A (zh) 芯片内存队列的管理方法及装置、电子设备和存储介质
CN115442432B (zh) 一种控制方法、装置、设备及存储介质
CN116841773B (zh) 数据交互方法、装置、电子设备及存储介质
US10169115B1 (en) Predicting exhausted storage for a blocking API
CN114785739A (zh) 逻辑卷服务质量的控制方法、装置、设备及介质
CN118113438A (zh) 调度方法、装置、电子设备和存储介质
CN117221245A (zh) 一种消息发送方法、装置、电子设备及存储介质
CN118138668A (zh) 协议栈进程的时间片的调整方法、装置及设备
CN115495012A (zh) 资源处理方法、装置、平台、设备及存储介质
US20190007318A1 (en) Technologies for inflight packet count limiting in a queue manager environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination