CN116629196A - 基于Chiplet架构的子芯片部署方法及相关组件 - Google Patents
基于Chiplet架构的子芯片部署方法及相关组件 Download PDFInfo
- Publication number
- CN116629196A CN116629196A CN202310540998.3A CN202310540998A CN116629196A CN 116629196 A CN116629196 A CN 116629196A CN 202310540998 A CN202310540998 A CN 202310540998A CN 116629196 A CN116629196 A CN 116629196A
- Authority
- CN
- China
- Prior art keywords
- chip
- sub
- chiplet
- model
- architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 238000004088 simulation Methods 0.000 claims abstract description 98
- 239000007787 solid Substances 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 23
- 238000010276 construction Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 18
- 230000015654 memory Effects 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 7
- 230000007613 environmental effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 230000000704 physical effect Effects 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种基于Chiplet架构的芯片系统的子芯片部署方法、装置、电子设备及可读存储介质，应用于半导体技术领域。其中，方法包括调用模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息，调用模型构建脚本程序以每个子芯片为一个整体物理模型构建二维实体模型，根据芯片工艺信息为二维实体模型的元器件赋予相应工艺参数，生成三维实体模型。在目标物理场和目标仿真边界条件下对三维实体模型仿真，根据仿真结果确定当前部署方式是否符合要求，从而可以简单、快速地确定芯片系统内满足要求的子芯片的部署方式。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种基于Chiplet架构的芯片系统的子芯片部署方法、装置、电子设备及可读存储介质。
背景技术
为了克服随着物理尺寸微缩而带来的量子效应和制造成本急剧攀升的技术弊端，采用Chiplet(小芯片)架构设计芯片的技术应用而生。Chiplet架构可以使得不同组件在独立的裸片上设计和实现，不同的裸片可以使用不同的工艺节点制造，甚至可以由不同的供应商提供。在芯片设计中，Chiplet架构把传统的SoC(System on Chip，系统级芯片)拆分成多个小芯片进行设计，为了便于描述，称小芯片为子芯片，并通过先进封装工艺进行多芯片集成。换言之，Chiplet架构为将多个IP(intellectual property，知识产权)级别的子芯片通过先进的封装技术形成的电路系统。该技术可以将不同工艺节点和不同材质的子芯片通过先进的集成技术(如2.5D/3D集成技术)封装集成在一起，形成一个系统芯片，实现了一种新形式的IP复用。
可以理解的是，单芯片是由多个功能单元和模块通过数据总线形式通信组合进行设计，对于Chiplet架构的子芯片设计或者是说IP内核模块芯片化设计，是先将原先单芯片中多个相同功能单元拆分成一个一个子芯片的形式，然后通过先进的封装工艺实现集成，为了降低成本，可将Chiplet中负责计算通信的模块利用先进制程的工艺流片，将模拟电路部分例如I/O(Input/Output，输入/输出)模块采用老的工艺实现。
由此可见，这种芯片设计方式可以提升芯片制造工艺良率，提高产品的设计灵活，可以根据实际需求定制化多种产品，实用性更好，还有助于降低芯片设计成本。
但是，若基于Chiplet架构的芯片上的子芯片数量增多或者排布混乱，那么其集成度和功率密度会迅速增加，内部功耗密度就会增大，便会引发芯片严重的热问题和可靠性问题，进而影响整体的功耗和性能，所以基于Chiplet架构的芯片设计过程中，需要确定子芯片数量以及子芯片排列组合的最优方式，以避免因子芯片组合过多或排布不均而引发的热问题。
相关技术根据每个子芯片之间的比例关系以及排布间距确定每个芯片的尺寸理论值，然后根据全部子芯片的尺寸理论值确定芯片的拓扑结构，基于总体通信能耗作为评价标准来确定最优排布方式，尽管解决集成功耗高、散热方面的问题。但是，这种通过重构网络拓扑和基于功耗优化的排布方法，在设计时主要考虑到是芯片工艺相关的事项，且整个过程比较复杂，并无法真正高效地确定基于Chiplet架构的芯片系统内的部署方式子芯片部署方式。
发明内容
本申请提供了一种基于Chiplet架构的芯片系统的子芯片部署方法、装置、电子设备及可读存储介质，可以简单、高效地确定基于Chiplet架构的芯片系统内满足要求的子芯片的部署方式。
为解决上述技术问题，本申请提供以下技术方案：
本申请一方面提供了一种基于Chiplet架构的芯片系统的子芯片部署方法，包括：
调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息；
基于所述子芯片几何布局信息，调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，并根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型；
对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
可选的，所述对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，包括：
根据热仿真参数选择指令，设置仿真软件中的物理场、所述物理场的边界条件、网格及求解状态；
基于有限元法，对所述三维实体模型进行热仿真，得到显示所述三维实体模型的热分布情况的仿真结果。
可选的，所述根据仿真结果确定是否对当前各子芯片的部署方式进行优化，包括：
若所述仿真结果中的最高温度值不超过预设温度阈值，且温度的分布满足预设温度均匀条件，则当前各子芯片的部署方式不需要进行优化；
若所述仿真结果中的最高温度值超过预设温度阈值，和/或温度的分布不满足预设温度均匀条件，则需要对当前各子芯片的部署方式进行优化。
可选的，所述根据热仿真参数选择指令，设置仿真软件中的物理场、所述物理场的边界条件、网格，包括：
调用预先构建的参数选择脚本程序，设置所述仿真软件中的物理场为固体传热模块，所述物理场的边界条件为自然对流、热绝缘和环境温度，所述网格为四边形。
可选的，所述根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，包括：
调用所述参数选择脚本程序，根据所述芯片工艺信息设置所述二维实体模型中各区域相应元器件的芯片材料；
根据所述芯片工艺信息和仿真类型，对各芯片材料赋予相应的材料属性。
可选的，所述根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息之前，还包括：
获取待部署芯片系统的子芯片配置文件和芯片工艺信息；
从所述子芯片配置文件中读取各子芯片物理坐标信息，并根据所述芯片工艺信息设置三维实体模型的高度、单层图形电路的厚度和布线层厚度。
可选的，所述从所述子芯片配置文件中读取各子芯片物理坐标信息，包括：
判断所述子芯片配置文件中是否存在目标子芯片；
若所述子芯片配置文件中存在目标子芯片，则对每一个目标子芯片，读取当前目标子芯片的目标元器件的物理坐标信息。
可选的，所述调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，包括：
调用所述模型构建脚本程序，基于每个子芯片为一个整体物理模型，且批量设置同属同一层且具有相同物理性质的子芯片，构建所述待部署芯片系统的二维实体模型。
本申请另一方面提供了一种基于Chiplet架构的芯片系统的子芯片部署装置，包括：
结构简化模块，用于调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息；
模型构建模块，用于基于所述子芯片几何布局信息，调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，并根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型；
仿真模块，用于对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
本申请还提供了一种电子设备，包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如前任一项所述基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
本申请最后还提供了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前任一项所述基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
本申请提供的技术方案的优点在于，将芯片系统内的每一个子芯片简化成一个小的物理实体模型，结合实际制造工艺构建芯片系统对应的三维实体模型，然后对该模型施加必要的物理条件后对其仿真，即可提前判断Chiplet架构下多芯片工作状况，根据仿真结果判断Chiplet架构下各子芯片的数量及排布是否满足要求，实现简单、快速且高效地确定芯片系统内满足要求的子芯片的部署方式，能够避免发生Chiplet架构下子芯片数量过多或者排布不合理导致芯片系统发热量增多或者局部温度升高的问题，有利于提高基于Chiplet架构的芯片系统的性能和可靠性。
此外，本申请还针对基于Chiplet架构的芯片系统的子芯片部署方法提供了相应的实现装置、电子设备及可读存储介质，进一步使得所述方法更具有实用性，所述装置、电子设备及可读存储介质具有相应的优点。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
为了更清楚的说明本申请或相关技术的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的基于Chiplet架构的芯片系统的一个示例性应用场景的框架示意图；
图2为本申请提供的一种基于Chiplet架构的芯片系统的子芯片部署方法的流程示意图；
图3为本申请提供的另一种基于Chiplet架构的芯片系统的子芯片部署方法的流程示意图；
图4为本申请提供的三维建模示意图；
图5为本申请提供的网格划分的示意图；
图6为本申请提供的热仿真结果示意图；
图7为本申请提供的基于Chiplet架构的芯片系统的子芯片部署装置的一种具体实施方式结构图；
图8为本申请提供的电子设备的一种具体实施方式结构图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及二者的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。
传统系统单芯片的做法是将每一个元件放在单一裸晶上，造成功能愈多，硅芯片尺寸愈大。如图1所示，Chiplet架构的芯片设计是将大尺寸的多核心设计分散到个别微小裸芯片，例如处理器、类比元件、储存器等，再用立体堆迭的方式，以先进封装技术提供的高密度互联将多颗Chiplet包在同一个封装体内，做成一颗芯片系统。虽然可以具有设计灵活、成本节省等优势，但是当由多个子芯片组成大的芯片系统时，随着芯片的特征尺寸不断减小，晶体管数目不断增加，多个子芯片内部功耗密度增大会造成严重的热问题和可靠性问题。提前对芯片进行热仿真可以为电路设计和封装提供关键参考，为芯片的可靠性提供了电路热峰值、温度梯度分布等重要参考信息。本申请提供下述各种非限制实施方式可以快速、简单确定Chiplet架构下的子芯片最优数量和子芯片的最优布置方式，避免发生Chiplet架构下子芯片数量过多或者排布不合理导致芯片系统发热量增多或者局部温度升高的问题，提高基于Chiplet架构的芯片系统的性能和可靠性。下面详细的说明本申请的各种非限制性实施方式。
首先请参见图2，图2为本申请提供的一种基于Chiplet架构的芯片系统的子芯片部署方法的流程示意图，本申请可包括以下内容：
S201：调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息。
本实施例的模型构建脚本程序可以为利用任何一种与所要运行的仿真软件兼容的脚本语言编译的脚本程序，用于与仿真软件一起对芯片系统进行三维建模，举例来说，模型构建脚本程序可为利用MATLAB软件编译的脚本程序，仿真软件可为COMSOL(多物理场模拟仿真)软件，如图3所示，Matlab软件用于对待部署芯片系统进行重构，COMSOL软件运行Matlab软件来一起构建待部署芯片系统的三维实体模型，本领域技术人员可根据实际需求灵活选择，本申请对此不做任何限定。待部署芯片系统为基于Chiplet架构的芯片系统，其为进行确定子芯片数量及排布方式的对象，待部署芯片系统包括但并不限制于各种不同子芯片电路器件、基板以及各种通孔布线组成部分，这些信息也决定了Chiplet架构系统电路工作性能和电路信号的完整性。子芯片配置文件用于记载但并不限制于待部署芯片系统中子芯片数量、各子芯片在整个待部署芯片系统的位置、是否有需要重点关注的子芯片。由于本申请要解决的技术问题是实现Chiplet架构下多芯片快速布置和数量确定的问题。本步骤通过简化芯片系统内的子芯片的结构和各子芯片之间的互连关系，可以将待部署芯片系统的复杂结构简化，子芯片几何布局信息是对待部署芯片系统从几何形状及几何结构层面上的简单重构，可以表示待部署芯片系统内的各子芯片的位置以及各子芯片之间的连接关系，在构建三维实体模型过程中可以节省大量时间，可以加快后续仿真速度，更快地解决了在Chiplet架构下多芯片连接排列关系以及连接数量优化的难题。
S202：基于子芯片几何布局信息，调用模型构建脚本程序以每个子芯片为一个整体物理模型构建待部署芯片系统的二维实体模型，并根据芯片工艺信息为二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型。
本实施例的二维实体模型在构建的时候，是将一个子芯片作为一个单独的物理模型，忽略其内部的结构，例如可采用圆形或三角形等来代替，可以加快后续仿真速度，从而更快地解决了在Chiplet架构下多芯片系统快速布局和数量的难题。由于本申请是要解决芯片系统中各子芯片的部署是否满足芯片系统可靠性的要求，需要考虑子芯片对芯片系统的影响，所以本步骤根据体现实际生产制造过程中所采用的工艺相关情况的芯片工艺信息作为纵向高度参数，对二维平面模型进行三维物理尺度拓展，从而构建完整的三维实体模型，如图4所示。为了进一步提高仿真精准度，三维实体物理模型可与芯片系统的尺寸为1:1。
S203：对三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
本实施例可以对三维物理模型通过热学仿真的仿真结果来确定当前各子芯片的部署方式是否满足要求，在保证正确的边界条件和精度要求，还可以进行其他物理条件仿真，比如电磁场力学场等，也即还可以采用电磁仿真的仿真结果来确定当前各子芯片的部署方式是否满足要求。选择正确且合适的物理场对最终生成的仿真结果至关重要，严重时会影响仿真最后的结果。物理场由所采用的仿真类型来决定，目标物理场即为当前仿真选择的最匹配的物理场，所属领域技术人员可根据实际情况选择合适的物理场。仿真边界条件为物理场的边界条件，根据所选择的物理场、仿真类型以及仿真对象来共同决定，目标仿真边界条件即为当前仿真选择的最合适的仿真边界条件。当构建待部署芯片系统的三维实体模型，且为该三维实体模型确定目标物理场和目标仿真边界条件之后，在仿真软件对该三维实体模型进行仿真，并获得仿真结果，根据仿真结果可以判断当前待部署芯片系统的子芯片的数量及子芯片的排列组合是否符合要求，待部署芯片系统的子芯片的数量及子芯片的排列组合即为芯片系统的子芯片部署方式，所谓的符合要求是指若采用当前的子芯片部署方式是否造成Chiplet架构的芯片系统的性能不佳、可靠性较低的问题。若根据当前仿真结果判定采用当前的子芯片部署方式符合要求，则不需要对子芯片的部署方式继续优化。若根据当前仿真结果判定采用当前的子芯片部署方式不符合要求，则需要调整子芯片的数量和/或子芯片的排布方式，也即对子芯片的部署方式进行优化，按照上述S201-S203进行处理，得到新的仿真结果再次进行判断。
在本申请提供的技术方案中，将芯片系统内的每一个子芯片简化成一个小的物理实体模型，结合实际制造工艺构建芯片系统的三维实体模型，然后对模型施加必要的物理条件后对其仿真，即可提前判断Chiplet架构下多芯片工作状况，根据仿真结果判断Chiplet架构下各子芯片的数量及排布是否满足要求，实现简单、快速且高效地确定芯片系统内满足要求的子芯片的部署方式，能够避免发生Chiplet架构下子芯片数量过多或者排布不合理导致芯片系统发热量增多或者局部温度升高的问题，有利于提高基于Chiplet架构的芯片系统的性能和可靠性。
需要说明的是，本申请中各步骤之间没有严格的先后执行顺序，只要符合逻辑上的顺序，则这些步骤可以同时执行，也可按照某种预设顺序执行，图2只是一种示意方式，并不代表只能是这样的执行顺序。
作为一种可选的实施方式，本申请还提供了对Chiplet架构的芯片系统的三维物理实体建模进行热学仿真，通过热学仿真的方式，利用Chiplet架构的子芯片的温度分布来确定多芯片的连接排列关系以及连接数量是否符合要求，可包括如下步骤：
根据热仿真参数选择指令，设置仿真软件中的物理场、物理场的边界条件、网格及求解状态；基于有限元法，对三维实体模型进行热仿真，得到显示三维实体模型的热分布情况的仿真结果。
其中，热仿真参数选择指令为用户或者脚本程序在仿真软件系统中选择物理场、物理场的边界条件、网格及求解状态等仿真参数的指令。
进一步的，为了提高子芯片部署方式的确定效率，可采用通过脚本形式灵活选择各层的材料参数、材料属性，边界条件和传热模型。相应的，上述实施例中的步骤“根据热仿真参数选择指令，设置仿真软件中的物理场、物理场的边界条件以及网格尺寸”的一种可选的实施方式为：
调用预先构建的参数选择脚本程序，设置仿真软件中的物理场为固体传热模块，物理场的边界条件为自然对流、热绝缘和环境温度，网格为四边形。
可选的，上述实施例中的步骤“根据芯片工艺信息为二维实体模型的元器件赋予相应工艺参数”的一种可选的实施方式为：
调用参数选择脚本程序，根据芯片工艺信息设置二维实体模型中各区域相应元器件的芯片材料；
根据芯片工艺信息和仿真类型，对各芯片材料赋予相应的材料属性。
在本实施例中，参数选择脚本程序可以是基于MATLAB软件所编译的脚本程序，该脚本程序可以实现自行选择相应的参数。为了快速简易地分析Chiplet架构下芯片系统的各子芯片工作时温度分布，可将需要仿真的待部署芯片系统各区域的子芯片以及基板等简化成一个物理整体，这样复杂的Chiplet系统就被简化成单一的物理模型，当完成待部署芯片系统的三维实体模型的构建后，需要进行热学物理场参数仿真。首先根据生产制造的芯片工艺信息通过脚本形式自动设置好系统各区域的芯片材料，如二氧化硅、铜、铝。其次对各区域的芯片材料设置合适材料属性，材料属性与所要进行仿真类型相关，本实施例是进行热学仿真，相应的，材料属性例如比为热导率，密度和电阻。当材料属性赋予完毕后下一步操作就是选择合适的物理场，选择正确且合适的物理场对最后的热仿真结果至关重要，本实施例对Chiplet系统进行热仿真选择的物理场为固体传热模块，然后再固体传热物理场下选择合适的边界条件，如自然对流，热绝缘和环境温度等。本实施例的仿真软件如COMSOL软件对待部署芯片系统的三维实体物理模型进行热仿真操作，采用的计算原理为有限元法。所以，如图5所示，选择合适大小的网格如三角形，四边形等，能够直接影响到三维实体模型的仿真结果。本实施例可采用四边形的网格尺寸。在仿真软件中选择好合适大小的网格尺寸后，接下来选择稳态、瞬态、频域或特征值等多种求解状态，即可研究三维物理模型整体热分布状况，最后进行热仿真结果计算与导出。热仿真结果不仅能够支持一维、二维和三维的图展示，还能够对表面、切面等不同角度进行可视化结果展示，如图6所示。
由上可知，本实施例通过脚本的方式代替CAD(Computer Aided Design，计算机辅助设计)软件手工建模，可以灵活构建及简化三维实体模型；其次通过脚本形式灵活选择各层材料参数，材料属性，边界条件和物理场，最后通过脚本形式选定合适大小的网格可定向输出合适的热仿真结果，无需等待其他不需要的仿真结果文件，实现简单、快速且高效地确定芯片系统内满足要求的子芯片的部署方式，为延续摩尔定律的推进提供一种思路。
上述实施例对如何根据仿真结果进行下一步的判断并不做任何限定，本申请还给出如何根据热学仿真结果确定是否需要对当前各子芯片的部署方式进行优化的一种可选的实施方式，可包括下述内容：
若仿真结果中的最高温度值不超过预设温度阈值，且温度的分布满足预设温度均匀条件，则当前各子芯片的部署方式不需要进行优化；
若仿真结果中的最高温度值超过预设温度阈值，和/或温度的分布不满足预设温度均匀条件，则需要对当前各子芯片的部署方式进行优化。
在本实施例中，预设温度均匀条件用于表示用户对待部署芯片系统的温度分布均匀性的要求，预设温度阈值根据用户对待部署芯片系统所能允许的最高温度来设置，所属领域技术人员根据实际情况灵活选择设置预设温度阈值和预设温度均匀条件，本申请不做任何限定。通过最高温度和温度分布情况可直观且简单的体现待部署芯片系统的当前子芯片部署方式对芯片系统性能的影响，有利于实现简单、快速且高效地确定芯片系统内满足要求的子芯片的部署方式。
为了进一步提高确定子芯片的部署方式的效率，在根据待部署芯片系统的子芯片配置文件对待部署芯片系统中各子芯片和子芯片间的连接关系进行简化之前，还可包括：
获取待部署芯片系统的子芯片配置文件和芯片工艺信息；
从子芯片配置文件中读取各子芯片物理坐标信息，并根据芯片工艺信息设置三维实体模型的高度、单层图形电路的厚度和布线层厚度。
进一步的，考虑到不同子芯片对整个芯片系统的性能影响的不同，对于对芯片系统性能影响大的子芯片需要特别关注，如部署处理器的子芯片，为了便于描述，该类子芯片定义为目标子芯片。为了确保最终的仿真结果能够更加准确反映当前的子芯片部署方式，可在构建三维实体模型的过程中，在目标子芯片对应的物理实体模型的内部体现这些重要元器件如处理器。相应的，上述实施例中的步骤“从子芯片配置文件中读取各子芯片物理坐标信息”的一种可选的实施方式为：
判断所述子芯片配置文件中是否存在目标子芯片；
若所述子芯片配置文件中存在目标子芯片，则对每一个目标子芯片，读取当前目标子芯片的目标元器件的物理坐标信息。
当然，目标子芯片的数量可以为1个，也可为多个，所属领域技术人员可根据实际情形进行灵活设置。目标元器件为目标子芯片中需要关注的元器件，也即对芯片系统的性能有大的影响的器件。基于目标元器件的物理坐标信息可以在构建三维实体模型中体现该目标元器件，相应的，后续需要为该目标元器件设置材料参数和材料属性参数，设置方式可参阅上述实施例记载的实现过程，此处，便不再赘述。
为了进一步提高确定子芯片的部署方式的效率，本申请在进行三维实体模型构建过程汇总还支持批量化构建，可包括下述内容：
调用模型构建脚本程序，基于每个子芯片为一个整体物理模型，且批量设置同属同一层且具有相同物理性质的子芯片，构建待部署芯片系统的二维实体模型。
在本实施例中，考虑到子芯片位于不同层，以图1为例，基板和晶粒位于不同层，三个晶粒位于同一层，而不同子芯片的工艺材料可能不同，且不同子芯片的尺寸不同，为了提高模型构建效率，本实施例在构建二维实体模型时可通过脚本的形式批量化地选择所有同属同一物理性质的同一层的子芯片。
本申请还针对基于Chiplet架构的芯片系统的子芯片部署方法提供了相应的装置，进一步使得方法更具有实用性。其中，装置可从功能模块的角度和硬件的角度分别说明。下面对本申请提供的基于Chiplet架构的芯片系统的子芯片部署装置进行介绍，该装置用以实现本申请提供的基于Chiplet架构的芯片系统的子芯片部署方法，在本实施例中，基于Chiplet架构的芯片系统的子芯片部署装置可以包括或被分割成一个或多个程序模块，该一个或多个程序模块被存储在存储介质中，并由一个或多个处理器所执行，已完成实施例一公开的基于Chiplet架构的芯片系统的子芯片部署方法。本申请所称的程序模块是指能够完成特定功能的一系列计算机程序指令段，比程序本身更适合于描述基于Chiplet架构的芯片系统的子芯片部署装置在存储介质中的执行过程。以下描述将具体介绍本实施例各程序模块的功能，下文描述的基于Chiplet架构的芯片系统的子芯片部署装置与上文描述的基于Chiplet架构的芯片系统的子芯片部署方法可相互对应参照。
基于功能模块的角度，参见图7，图7为本申请提供的基于Chiplet架构的芯片系统的子芯片部署装置在一种具体实施方式下的结构图，该装置可包括：
结构简化模块701，用于调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息；
模型构建模块702，用于基于子芯片几何布局信息，调用模型构建脚本程序以每个子芯片为一个整体物理模型构建待部署芯片系统的二维实体模型，并根据芯片工艺信息为二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型；
仿真模块703，用于对三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
可选的，在本实施例的一些实施方式中，上述仿真模块703还可用于：根据热仿真参数选择指令，设置仿真软件中的物理场、物理场的边界条件、网格及求解状态；基于有限元法，对三维实体模型进行热仿真，得到显示三维实体模型的热分布情况的仿真结果。
作为上述实施例的一种可选的实施方式，上述仿真模块703可进一步用于：若仿真结果中的最高温度值不超过预设温度阈值，且温度的分布满足预设温度均匀条件，则当前各子芯片的部署方式不需要进行优化；若仿真结果中的最高温度值超过预设温度阈值，和/或温度的分布不满足预设温度均匀条件，则需要对当前各子芯片的部署方式进行优化。
作为上述实施例的另一种可选的实施方式，上述仿真模块703还可进一步用于：调用预先构建的参数选择脚本程序，设置仿真软件中的物理场为固体传热模块，物理场的边界条件为自然对流、热绝缘和环境温度，网格为四边形。
作为上述实施例的再一种可选的实施方式，上述模型构建模块702可进一步用于：调用参数选择脚本程序，根据芯片工艺信息设置二维实体模型中各区域相应元器件的芯片材料；根据芯片工艺信息和仿真类型，对各芯片材料赋予相应的材料属性。
可选的，在本实施例的另一些实施方式中，上述装置例如还可包括预处理模块，该模块可用于：获取待部署芯片系统的子芯片配置文件和芯片工艺信息；从子芯片配置文件中读取各子芯片物理坐标信息，并根据芯片工艺信息设置三维实体模型的高度、单层图形电路的厚度和布线层厚度。
作为上述实施例的一种可选的实施方式，上述预处理模块还可用于：判断所述子芯片配置文件中是否存在目标子芯片；若所述子芯片配置文件中存在目标子芯片，则对每一个目标子芯片，读取当前目标子芯片的目标元器件的物理坐标信息。
可选的，在本实施例的再一些实施方式中，上述模型构建模块702还可进一步用于：调用模型构建脚本程序，基于每个子芯片为一个整体物理模型，且批量设置同属同一层且具有相同物理性质的子芯片，构建待部署芯片系统的二维实体模型。
本申请所述基于Chiplet架构的芯片系统的子芯片部署装置的各功能模块的功能可根据上述方法实施例中的方法具体实现，其具体实现过程可以参照上述方法实施例的相关描述，此处不再赘述。
由上可知，本实施例可以快速高效地确定基于Chiplet架构的芯片系统内满足要求的子芯片的部署方式。
上文中提到的基于Chiplet架构的芯片系统的子芯片部署装置是从功能模块的角度描述，进一步的，本申请还提供一种电子设备，是从硬件角度描述。图8为本申请实施例提供的电子设备在一种实施方式下的结构示意图。如图8所示，该电子设备包括存储器80，用于存储计算机程序；处理器81，用于执行计算机程序时实现如上述任一实施例提到的基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
其中，处理器81可以包括一个或多个处理核心，比如4核心处理器、8核心处理器，处理器81还可为控制器、微控制器、微处理器或其他数据处理芯片等。处理器81可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable GateArray，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器81也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central Processing Unit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器81可以集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器81还可以包括AI(ArtificialIntelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器80可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器80还可包括高速随机存取存储器以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。存储器80在一些实施例中可以是电子设备的内部存储单元，例如服务器的硬盘。存储器80在另一些实施例中也可以是电子设备的外部存储设备，例如服务器上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(SecureDigital，SD)卡，闪存卡(Flash Card)等。进一步地，存储器80还可以既包括电子设备的内部存储单元也包括外部存储设备。存储器80不仅可以用于存储安装于电子设备的应用软件及各类数据，例如：执行基于Chiplet架构的芯片系统的子芯片部署方法过程中的程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。本实施例中，存储器80至少用于存储以下计算机程序801，其中，该计算机程序被处理器81加载并执行之后，能够实现前述任一实施例公开的基于Chiplet架构的芯片系统的子芯片部署方法的相关步骤。另外，存储器80所存储的资源还可以包括操作系统802和数据803等，存储方式可以是短暂存储或者永久存储。其中，操作系统802可以包括Windows、Unix、Linux等。数据803可以包括但不限于基于Chiplet架构的芯片系统的子芯片部署结果对应的数据等。
在一些实施例中，上述电子设备还可包括有显示屏82、输入输出接口83、通信接口84或者称为网络接口、电源85以及通信总线86。其中，显示屏82、输入输出接口83比如键盘(Keyboard)属于用户接口，可选的用户接口还可以包括标准的有线接口、无线接口等。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。显示器也可以适当的称为显示屏或显示单元，用于显示在电子设备中处理的信息以及用于显示可视化的用户界面。通信接口84可选的可以包括有线接口和/或无线接口，如WI-FI接口、蓝牙接口等，通常用于在电子设备与其他电子设备之间建立通信连接。通信总线86可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extendedindustry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
本领域技术人员可以理解，图8中示出的结构并不构成对该电子设备的限定，可以包括比图示更多或更少的组件，例如还可包括实现各类功能的传感器87。
本申请所述电子设备的各功能模块的功能可根据上述方法实施例中的方法具体实现，其具体实现过程可以参照上述方法实施例的相关描述，此处不再赘述。
由上可知，本实施例可以快速高效地确定基于Chiplet架构的芯片系统内满足要求的子芯片的部署方式。
可以理解的是，如果上述实施例中的基于Chiplet架构的芯片系统的子芯片部署方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对相关技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、电可擦除可编程ROM、寄存器、硬盘、多媒体卡、卡型存储器(例如SD或DX存储器等)、磁性存储器、可移动磁盘、CD-ROM、磁碟或者光盘等各种可以存储程序代码的介质。
基于此，本申请还提供了一种可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时如上任意一实施例所述基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的硬件包括装置及电子设备而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上对本申请所提供的一种基于Chiplet架构的芯片系统的子芯片部署方法、装置、电子设备及可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (11)
1.一种基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，包括：
调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息；
基于所述子芯片几何布局信息，调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，并根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型；
对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
2.根据权利要求1所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，包括：
根据热仿真参数选择指令，设置仿真软件中的物理场、所述物理场的边界条件、网格及求解状态；
基于有限元法，对所述三维实体模型进行热仿真，得到显示所述三维实体模型的热分布情况的仿真结果。
3.根据权利要求2所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述根据仿真结果确定是否对当前各子芯片的部署方式进行优化，包括：
若所述仿真结果中的最高温度值不超过预设温度阈值，且温度的分布满足预设温度均匀条件，则当前各子芯片的部署方式不需要进行优化；
若所述仿真结果中的最高温度值超过预设温度阈值，和/或温度的分布不满足预设温度均匀条件，则需要对当前各子芯片的部署方式进行优化。
4.根据权利要求2所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述根据热仿真参数选择指令，设置仿真软件中的物理场、所述物理场的边界条件、网格，包括：
调用预先构建的参数选择脚本程序，设置所述仿真软件中的物理场为固体传热模块，所述物理场的边界条件为自然对流、热绝缘和环境温度，所述网格为四边形。
5.根据权利要求4所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，包括：
调用所述参数选择脚本程序，根据所述芯片工艺信息设置所述二维实体模型中各区域相应元器件的芯片材料；
根据所述芯片工艺信息和仿真类型，对各芯片材料赋予相应的材料属性。
6.根据权利要求1所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息之前，还包括：
获取待部署芯片系统的子芯片配置文件和芯片工艺信息；
从所述子芯片配置文件中读取各子芯片物理坐标信息，并根据所述芯片工艺信息设置三维实体模型的高度、单层图形电路的厚度和布线层厚度。
7.根据权利要求6所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述从所述子芯片配置文件中读取各子芯片物理坐标信息，包括：
判断所述子芯片配置文件中是否存在目标子芯片；
若所述子芯片配置文件中存在目标子芯片，则对每一个目标子芯片，读取当前目标子芯片的目标元器件的物理坐标信息。
8.根据权利要求1至7任意一项所述的基于Chiplet架构的芯片系统的子芯片部署方法，其特征在于，所述调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，包括：
调用所述模型构建脚本程序，基于每个子芯片为一个整体物理模型，且批量设置同属同一层且具有相同物理性质的子芯片，构建所述待部署芯片系统的二维实体模型。
9.一种基于Chiplet架构的芯片系统的子芯片部署装置，其特征在于，包括：
结构简化模块，用于调用预先构建的模型构建脚本程序，根据待部署芯片系统的子芯片配置文件对所述待部署芯片系统中各子芯片和子芯片间的连接关系进行简化，得到子芯片几何布局信息；
模型构建模块，用于基于所述子芯片几何布局信息，调用所述模型构建脚本程序以每个子芯片为一个整体物理模型构建所述待部署芯片系统的二维实体模型，并根据芯片工艺信息为所述二维实体模型的元器件赋予相应工艺参数，以生成三维实体模型；
仿真模块，用于对所述三维实体模型在目标物理场和目标仿真边界条件下进行仿真，并根据仿真结果确定是否对当前各子芯片的部署方式进行优化。
10.一种电子设备，其特征在于，包括处理器和存储器，所述处理器用于执行所述存储器中存储的计算机程序时实现如权利要求1至8任一项所述基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
11.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述基于Chiplet架构的芯片系统的子芯片部署方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310540998.3A CN116629196A (zh) | 2023-05-11 | 2023-05-11 | 基于Chiplet架构的子芯片部署方法及相关组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310540998.3A CN116629196A (zh) | 2023-05-11 | 2023-05-11 | 基于Chiplet架构的子芯片部署方法及相关组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116629196A true CN116629196A (zh) | 2023-08-22 |
Family
ID=87637493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310540998.3A Pending CN116629196A (zh) | 2023-05-11 | 2023-05-11 | 基于Chiplet架构的子芯片部署方法及相关组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116629196A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117148117A (zh) * | 2023-10-27 | 2023-12-01 | 中诚华隆计算机技术有限公司 | 一种Chiplet故障自动检测修复方法及系统 |
| CN117852485A (zh) * | 2024-03-01 | 2024-04-09 | 芯能量集成电路(上海)有限公司 | 一种fpga布局布线方法及系统 |
-
2023
- 2023-05-11 CN CN202310540998.3A patent/CN116629196A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117148117A (zh) * | 2023-10-27 | 2023-12-01 | 中诚华隆计算机技术有限公司 | 一种Chiplet故障自动检测修复方法及系统 |
| CN117148117B (zh) * | 2023-10-27 | 2023-12-29 | 中诚华隆计算机技术有限公司 | 一种Chiplet故障自动检测修复方法及系统 |
| CN117852485A (zh) * | 2024-03-01 | 2024-04-09 | 芯能量集成电路(上海)有限公司 | 一种fpga布局布线方法及系统 |
| CN117852485B (zh) * | 2024-03-01 | 2024-06-07 | 芯能量集成电路(上海)有限公司 | 一种fpga布局布线方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116629196A (zh) | 基于Chiplet架构的子芯片部署方法及相关组件 | |
| US11587282B2 (en) | Hybrid hierarchy of bounding and grid structures for ray tracing | |
| US10180996B2 (en) | Multi-component computational fluid dynamics simulations | |
| CN112437925B (zh) | 可编程集成电路的分层局部重构 | |
| Shet et al. | Data structure and movement for lattice-based simulations | |
| CA2794074C (en) | Designing a modeled volume represented by dexels | |
| CN106067187B (zh) | 在图形处理系统中对基元分块 | |
| US20210200915A1 (en) | Predicting on chip transient thermal response in a multi-chip system using an rnn-based predictor | |
| US20130290914A1 (en) | Methods and Apparatus for Floorplanning and Routing Co-Design | |
| CN114282413A (zh) | 一种印制电路板压合成型过程的仿真方法及系统 | |
| US10216880B1 (en) | Systems and methods for power efficient flop clustering | |
| CN114341859A (zh) | 使用粗略几何单元和高分辨率网格单元的对象设计处理 | |
| CN115422882A (zh) | 集成电路产品布线区域等效导热系数的批量化计算方法 | |
| CN116702689A (zh) | 量子芯片版图的构建方法和装置及存储介质 | |
| CN111930504B (zh) | 处理器时钟频率的确定方法、装置及计算机可读存储介质 | |
| CN114240973A (zh) | 图纸分割方法、设备及存储介质 | |
| US7093211B1 (en) | Techniques for modeling current spreading uniformity in light emitting diodes | |
| CN111523657A (zh) | 神经网络加速器创建方法及装置、电子设备和存储介质 | |
| CN108305329A (zh) | 一种构建模型的方法及终端 | |
| US20210209272A1 (en) | Systems and methods for simulating printed circuit board components | |
| Kim et al. | Algorithm for synthesis and exploration of clock spines | |
| US9846758B2 (en) | Method of designing an integrated circuit and computer program product | |
| US20220050952A1 (en) | Guided power grid augmentation system and method | |
| Ciamulski et al. | Linear and superlinear speedup in parallel FDTD processing | |
| CN117828706A (zh) | 一种船舶电气系统图结构化的方法、系统、介质及终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |