CN116615726A - 用于存储器攻击缓解的方法和系统 - Google Patents

用于存储器攻击缓解的方法和系统 Download PDF

Info

Publication number
CN116615726A
CN116615726A CN202180085227.9A CN202180085227A CN116615726A CN 116615726 A CN116615726 A CN 116615726A CN 202180085227 A CN202180085227 A CN 202180085227A CN 116615726 A CN116615726 A CN 116615726A
Authority
CN
China
Prior art keywords
memory
controller
address
aggressor
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180085227.9A
Other languages
English (en)
Inventor
苏丹瓦·古鲁穆提
维拉斯·k·斯里达兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN116615726A publication Critical patent/CN116615726A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/151—Emulated environment, e.g. virtual machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)

Abstract

一种用于存储器设备中存储器攻击缓解的方法和系统包括在存储器控制器处接收存储器中页面的分配。一个或多个设备控制器检测该存储器内的攻击方‑被攻击方集合。基于该检测，标识被分配页面的地址以用于进一步动作。

Description

用于存储器攻击缓解的方法和系统
相关申请的交叉引用
本申请要求2020年12月17日提交的名称为″用于存储器攻击缓解的方法和系统(METHOD AND SYSTEM FOR MEMORY ATTACK MITIGATION)″的待审美国非临时专利申请17/125,978号的权益，其全部内容据此以引用方式并入本文。
背景技术
当前及未来的存储器(例如，动态随机存取存储器(DRAM))易受可影响系统安全性的各种存储器故障(诸如rowhammer)的影响。现代DRAM设备使用专有的内部算法来跟踪攻击方-被攻击方行对以管理rowhammer，而很少或没有对主机的洞察。然而，厂商实施的rowhammer机制可被规避。攻击利用rowhammer的方式之一是在分配给其进程/VM的存储页面中寻找潜在攻击方-被攻击方对(可能是经由边信道)，并且使用该信息来执行影响整个系统的利用。
附图说明
可以从以下描述中获得更详细的理解，通过示例结合附图给出，其中：
图1是可实现本公开的一个或多个特征的示例设备的框图；
图2是可实现本公开的一个或多个特征的示例存储器的框图；并且
图3是存储器攻击缓解的示例方法的流程图。
具体实施方式
尽管在下面将进一步详细地扩展方法和装置，但此处简要描述用于缓解存储器攻击的方法。
当在诸如动态随机存取存储器(DRAM)之类的存储器中分配页面时，设备控制器内部地检查在那个操作系统(OS)可见页面内是否存在攻击方-被攻击方对。如果检测到这样的对，则DRAM经由包含刚刚分配的页面的基地址的寄存器(例如，ADJACENT_ROW寄存器)来通知系统。系统软件使用该信息来对这个物理页面解除映射并将其重新映射到DRAM设备认为安全的其它地方，或者修复/替换物理页面的受影响部分(例如，DRAM行)。
这个邻接性检查也可在运行时经由命令(例如，CHECK_ADJACENCY命令)而显式地被触发，使得存储器控制器可检查是否已出现潜在的rowhammer漏洞，然后系统软件可使用其来触发页面退出。此类检查可被集成作为由OS/管理程序实现的周期性安全性扫描的一部分。另外，可添加新的x86指令(例如，SECURITY_CHECK指令)，其基于系统的存储器交错配置向存储该页面的数据的所有DRAM设备发出邻接性检查。然而，尽管出于示例目的描述了x86指令的使用，但是可利用任何指令集架构(ISA)指令来执行下面描述的方法的步骤。
由于rowhammer是可影响安全性计算机系统的关键DRAM故障模式，因此本文描述了对DRAM片上系统(SoC)接口的增量改变以提供针对该故障模式的防御。因此，DRAM可向系统提供关于页面中物理行邻接性的洞察，使得可在使该页面对用户可用之前采取主动动作以降低rowhammer利用的风险。
一种用于存储器设备中存储器攻击缓解的方法包括在存储器控制器处接收存储器中页面的分配。一个或多个设备控制器检测该存储器内的攻击方-被攻击方集合。基于该检测，标识被分配页面的地址以用于进一步动作。
一种用于存储器攻击缓解的系统包括：存储器，该存储器包括设备控制器；存储器控制器，该存储器控制器与该设备控制器操作地耦接并且与其通信；以及处理器，该处理器与该存储器控制器操作地耦接并且与其通信。该存储器控制器被配置为接收存储器中页面的分配。设备控制器检测该存储器内的攻击方-被攻击方集合，并且基于该检测，该存储器控制器标识存储器中被分配页面的地址以用于进一步动作。
一种用于存储器攻击缓解的非暂态计算机可读介质，该非暂态计算机可读介质具有记录在其上的指令，该指令在由处理器执行时使该处理器执行操作。该操作包括在存储器控制器处接收存储器中页面的分配。一个或多个设备控制器检测该存储器内的攻击方-被攻击方集合。基于该检测，标识被分配页面的地址以用于进一步动作。
图1是可实现本公开的一个或多个特征的示例设备100的框图。设备100可包括例如计算机、服务器、游戏设备、手持设备、机顶盒、电视、移动电话或平板计算机。设备100包括处理器102、存储器104、存储装置106、一个或多个输入设备108以及一个或多个输出设备110。设备100还可任选地包括输入驱动器112和输出驱动器114。另外，设备100包括存储器控制器115，该存储器控制器与处理器102和存储器104通信，并且还可与外部存储器116通信。在一些实施方案中，存储器控制器115将被包括在处理器102内。应当理解，设备100可包括图1中未示出的另外部件。
在各种另选方案中，处理器102包括中央处理单元(CPU)、图形处理单元(GPU)、位于同一管芯上的CPU和GPU、或一个或多个处理器核心，其中每个处理器核心可为CPU或GPU。在各种另选方案中，存储器104位于与处理器102相同的管芯上，或与处理器102分开定位。存储器104包括易失性或非易失性存储器，例如DRAM或高速缓存。
存储装置106包括固定或可移动存储装置，例如硬盘驱动器、固态驱动器、光盘或闪存驱动器。输入设备108包括但不限于键盘、小键盘、触摸屏、触控板、检测器、麦克风、加速度计、陀螺仪、生物扫描仪或网络连接(例如，用于发射和/或接收无线IEEE 802信号的无线局域网卡)。输出设备110包括但不限于显示器、扬声器、打印机、触觉反馈设备、一个或多个灯、天线或网络连接(例如，用于发射和/或接收无线IEEE 802信号的无线局域网卡)。
输入驱动器112与处理器102和输入设备108通信，并允许处理器102从输入设备108接收输入。输出驱动器114与处理器102和输出设备110通信，并允许处理器102向输出设备110发送输出。应注意，输入驱动器112和输出驱动器114是任选的部件，并且如果输入驱动器112和输出驱动器114不存在，则设备100将以相同方式操作。
外部存储器116可类似于存储器104，并且可以片外存储器的形式驻留。另外，外部存储器可以是驻留于服务器中的存储器，其中存储器控制器115通过网络接口通信以存取存储器116。
图2是可实现本公开的一个或多个特征的示例存储器104或外部存储器116的框图。存储器104/116包括设备控制器201。设备控制器201与处理器102和存储器控制器115通信。设备控制器201可被实现成存储器104或外部存储器116内的硬件或软件。如图2所示，设备控制器201驻留在存储器104或外部存储器116中。然而，应当指出的是，设备控制器201可驻留在别处。因此，设备控制器201可执行下文所描述的方法300的功能性。另外，尽管未示出，但是可在存储器控制器115、存储器104、外部存储器116中或者在与之通信以便接收数据的其它地方提供单独的处理逻辑。
根据图1和图2中描绘的设备100和存储器控制器115，图3是存储器攻击缓解的示例方法300的流程图。
在步骤310中，计算机上的操作系统分配页面。存储器控制器检查被分配页面的地址是否是攻击方-被攻击方集合的一部分(步骤320)。例如，当OS/管理程序分配DRAM中的页面时，OS发出指令，诸如安全性检查指令，并且提供该页面的第一(例如，4KB对齐的)系统物理地址作为对该指令的输入。另选地，OS可向页面中的所有高速缓存行发出安全性检查指令。
存储器控制器通过向将数据存储在该页面(例如，4KB页面)中的所有DRAM设备发出检查邻接性命令以及适当地址(例如，PAGE_BASE_ADDR)来执行安全性检查指令。存储器控制器考虑诸如存储器交错之类的配置以确保向所有受影响的DRAM设备的设备控制器发出检查邻接性命令，并且执行任何必要的地址转译(例如，如果DRAM所看到的地址不是系统物理地址的话)。设备控制器可在步骤320中通过目标行刷新(TRR)例程或利用用于跟踪攻击方-被攻击方对的任何跟踪例程来检查那个页面内的潜在攻击方-被攻击方物理行对。
如果地址是攻击方-被攻击方集合的一部分(步骤330)，则邻接检测位被设置为第一值(步骤340)。例如，ADJ_DETECT位被设置为″1″。另外，页面地址被写到存储器(步骤350)。即，该页面的基地址被写到PAGE_BASE_ADDR寄存器，其中PAGE_BASE_ADDR是包含通知主机的地址的寄存器。因此，存储器控制器和OS知道在存储器中在那个位置处存在潜在漏洞。
如果地址不是攻击方-被攻击方集合的一部分(步骤330)，则邻接检测位被设置为第二值(步骤360)。例如，ADJ_DETECT位被设置为″0″。
返回值可被存储器控制器创建为受影响DRAM设备中所有ADJ_DETECT位的逻辑OR，并且该值可作为安全性检查指令的结果被返回(例如，在进位标志中)。然后，OS可基于该信息采取附加动作。
例如，物理地址可被解除映射并重新映射到别处。另选地，可向用户返回错误。如果尝试重新映射，则可再次执行上述方法300以检查新的页面分配是否被DRAM设备视为从rowhammer是安全的。
除此之外或另选地，例如，上文所描述的OS动作可由处理器102自身执行(例如，x86微码，在转译后备缓冲器(TLB)未命中上或在从页面故障返回上)。可触发硬件动作(例如，页面修复或具有独特代码的对OS的第二页面故障)。
系统软件可执行安全性检查指令作为系统的周期性安全性扫描的一部分，其中OS或管理程序可选择退出该DRAM页面以降低该页面中rowhammer位翻转的风险。
安全性检查指令也可在用户应用或虚拟机(VM)中可用，而不对系统软件/管理程序可用(例如，在用户应用或VM是可信实体的情况下)。因为安全性检查指令仅返回分配给该应用/VM的虚拟地址是否是被攻击方，而不返回关于哪些其他地址或VM是攻击方或者页面本身是否是攻击方的信息，所以VM可检查其自身的安全性并且基于潜在页面漏洞来选择是否采取动作而不损害其他应用/VM的安全性。
所提供的方法可以在通用计算机、处理器或处理器核心中实现。举例来说，合适的处理器包括通用处理器、专用处理器、常规处理器、数字信号处理器(DSP)、多个微处理器、与DSP核相关联的一个或多个微处理器、控制器、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)电路，任何其他类型的集成电路(IC)和/或状态机。可以通过使用处理的硬件描述语言(HDL)指令和包括网表的其他中间数据(能够存储在计算机可读介质上的此类指令)的结果来配置制造过程而制造此类处理器。这种处理的结果可以是掩码，然后在半导体制造过程中使用这些掩码来制造实现本公开的特征的处理器。此外，尽管以上描述的方法和装置是在控制和配置PCIe链路和端口的上下文中描述的，但这些方法和装置可在任何在其中协商链路宽度的互连协议中使用。
本文提供的方法或流程图可以在并入非暂态计算机可读存储介质中的计算机程序、软件或固件中实现，以供通用计算机或处理器执行。非暂态计算机可读存储介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、寄存器、高速缓存存储器、半导体存储器设备、磁性介质(例如内部硬盘和可移动磁盘)、磁光介质和光学介质(例如CD-ROM磁盘)以及数字多功能磁盘(DVD)。例如，上述方法可在处理器102中或在计算机系统100中的任何其他处理器上实现。
***

Claims (20)

1.一种用于存储器设备中存储器攻击缓解的方法，包括：
在存储器控制器处接收存储器中页面的分配；
由一个或多个设备控制器检测所述存储器内的攻击方-被攻击方集合；以及
基于所述检测，标识存储器中被分配页面的地址以用于进一步动作。
2.根据权利要求1所述的方法，其中所述存储器控制器接收安全性检查指令以及存储器中所述页面的所述分配。
3.根据权利要求2所述的方法，其中所述存储器控制器基于与所述设备控制器相关联的相应存储器在所接收的页面和存储器地址中存储数据，向所述一个或多个设备控制器发出邻接性检查。
4.根据权利要求1所述的方法，还包括所述存储器控制器转译存储器地址。
5.根据权利要求1所述的方法，其中所述一个或多个设备控制器利用跟踪例程进行检查以确定被分配页面的所述地址是否是存储器中攻击方-被攻击方集合的一部分。
6.根据权利要求1所述的方法，还包括所述一个或多个设备控制器在确定被分配页面的所述地址是存储器中攻击方-被攻击方集合的一部分时将邻接检测位设置为第一值。
7.根据权利要求6所述的方法，还包括所述一个或多个设备控制器将所述页面的所述地址写到存储器。
8.根据权利要求1所述的方法，还包括所述一个或多个设备控制器在确定被分配页面的所述地址不是存储器中攻击方-被攻击方集合的一部分时将邻接检测位设置为第二值。
9.根据权利要求1所述的方法，还包括由所述存储器控制器传输标识攻击方-被攻击方集合所影响的所有存储器设备的指示。
10.根据权利要求1所述的方法，其中基于确定被分配页面的所述地址是存储器中攻击方-被攻击方集合的一部分而开始页面修复。
11.一种用于存储器攻击缓解的系统，包括：
存储器，所述存储器包括设备控制器；
存储器控制器，所述存储器控制器与所述设备控制器操作地耦接并且与所述设备控制器通信；和
处理器，所述处理器与所述存储器控制器操作地耦接并且与所述存储器控制器通信，
其中所述存储器控制器被配置为接收存储器中页面的分配，
其中所述设备控制器检测所述存储器内的攻击方-被攻击方集合，并且
基于所述检测，所述存储器控制器标识存储器中被分配页面的地址以用于进一步动作。
12.根据权利要求11所述的系统，其中所述存储器控制器接收安全性检查指令以及存储器中所述页面的所述分配。
13.根据权利要求12所述的系统，其中所述存储器控制器基于与所述设备控制器相关联的相应存储器在所接收的页面和存储器地址中存储数据，向所述设备控制器发出邻接性检查。
14.根据权利要求11所述的系统，还包括所述存储器控制器转译存储器地址。
15.根据权利要求11所述的系统，其中所述设备控制器利用跟踪例程进行检查以确定被分配页面的所述地址是否是存储器中攻击方-被攻击方集合的一部分。
16.根据权利要求11所述的系统，还包括所述设备控制器在确定被分配页面的所述地址是存储器中攻击方-被攻击方集合的一部分时将邻接检测位设置为第一值。
17.根据权利要求16所述的系统，还包括所述设备控制器将所述页面的所述地址写到存储器。
18.根据权利要求11所述的系统，还包括所述设备控制器在确定被分配页面的所述地址不是存储器中攻击方-被攻击方集合的一部分时将邻接检测位设置为第二值。
19.根据权利要求1所述的系统，还包括所述存储器控制器传输标识攻击方-被攻击方集合所影响的所有存储器设备的指示。
20.一种用于存储器攻击缓解的非暂态计算机可读介质，所述非暂态计算机可读介质具有记录在其上的指令，所述指令在由处理器执行时使所述处理器执行操作，所述操作包括：
在存储器控制器处接收存储器中页面的分配；
由一个或多个设备控制器检测所述存储器内的攻击方-被攻击方集合；以及
基于所述检测，标识存储器中被分配页面的地址以用于进一步动作。
CN202180085227.9A 2020-12-17 2021-12-03 用于存储器攻击缓解的方法和系统 Pending CN116615726A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/125,978 US11657004B2 (en) 2020-12-17 2020-12-17 Method and system for memory attack mitigation
US17/125,978 2020-12-17
PCT/US2021/061913 WO2022132468A1 (en) 2020-12-17 2021-12-03 Method and system for memory attack mitigation

Publications (1)

Publication Number Publication Date
CN116615726A true CN116615726A (zh) 2023-08-18

Family

ID=82023633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180085227.9A Pending CN116615726A (zh) 2020-12-17 2021-12-03 用于存储器攻击缓解的方法和系统

Country Status (6)

Country Link
US (1) US11657004B2 (zh)
EP (1) EP4264474A1 (zh)
JP (1) JP2023554308A (zh)
KR (1) KR20230119650A (zh)
CN (1) CN116615726A (zh)
WO (1) WO2022132468A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049590A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Systems and methods for input/output computing resource control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120254816A1 (en) 2011-04-01 2012-10-04 International Business Machines Corporation Noise reduction using feedback to a wire spreader router
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9218447B2 (en) 2014-01-10 2015-12-22 International Business Machines Corporation Automatic test pattern generation (ATPG) considering crosstalk effects
US10497409B2 (en) 2014-12-17 2019-12-03 International Business Machines Corporation Implementing DRAM row hammer avoidance
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
EP3591565A1 (en) * 2018-07-04 2020-01-08 Koninklijke Philips N.V. Computing device with increased resistance against rowhammer attacks

Also Published As

Publication number Publication date
US11657004B2 (en) 2023-05-23
US20220197827A1 (en) 2022-06-23
EP4264474A1 (en) 2023-10-25
KR20230119650A (ko) 2023-08-16
JP2023554308A (ja) 2023-12-27
WO2022132468A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US8954959B2 (en) Memory overcommit by using an emulated IOMMU in a computer system without a host IOMMU
US8631170B2 (en) Memory overcommit by using an emulated IOMMU in a computer system with a host IOMMU
US8028341B2 (en) Providing extended memory protection
US10261917B2 (en) Identifying stale entries in address translation cache
US11921646B2 (en) Secure address translation services using a permission table
US20080201540A1 (en) Preservation of integrity of data across a storage hierarchy
CN113094764A (zh) 虚拟gpu中的可信本地存储器管理
TWI526832B (zh) 用於減少執行硬體表搜尋（ｈｗｔｗ）所需的時間和計算資源量的方法和系統
CN107408077B (zh) 存储器扫描方法和装置
CN113220225B (zh) Risc-v处理器的内存数据读写方法及装置、处理器、存储介质
US20140181461A1 (en) Reporting access and dirty pages
EP3757799B1 (en) System and method to track physical address accesses by a cpu or device
US20170083456A1 (en) Method and apparatus for preventing unauthorized access to contents of a register under certain conditions when performing a hardware table walk (hwtw)
US8806146B2 (en) Method and system to accelerate address translation
CN116615726A (zh) 用于存储器攻击缓解的方法和系统
US9454201B2 (en) Detecting access to powered down device
JP7035787B2 (ja) 演算処理装置および演算処理装置の制御方法
WO2018010794A1 (en) Device and method for preventing memory data leakage
US20200035319A1 (en) System and Method for Testing Processor Errors
US11386012B1 (en) Increasing address space layout randomization entropy via page remapping and rotations
WO2024027356A1 (zh) 电子装置和安全访问软件的方法
US20220317925A1 (en) Methods and apparatus for offloading tiered memories management
WO2018193736A1 (ja) 情報処理装置、情報処理方法、及び情報処理システム
CN115516438A (zh) 内存管理装置及方法
CN117971646A (zh) 一种针对arm架构下闭源内核的内存泄漏检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination