CN116594494A - 电子设备及其控制方法 - Google Patents

Abstract

本实施例公开了一种电子设备及其控制方法，该电子设备包括状态机、晶振、处理器子系统，状态机分别连接晶振和处理器子系统，处理器子系统包括应用处理器和通信处理器；其中，状态机用于在自身的状态为正常工作状态时，接收第一状态切换请求，第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；所述状态机，还用于响应于第一状态切换请求，向所述处理器子系统发送用于关闭处理器子系统的时钟的第一控制信号，向晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；状态机，还用于在自身的状态为低功耗工作状态的情况下，关闭状态机的工作时钟。

Description

电子设备及其控制方法

技术领域

本申请涉及数字集成电路(Integrated Circuit，IC)领域，涉及但不限于一种电子设备及其控制方法。

背景技术

随着电力电子技术的不断发展，对于电子设备的能耗量提出了极高的设计要求，在电子设备集成应用处理器(Application Processor，AP)、通信处理器(CommunicationsProcessor，CP)等子系统的情况下，可以依靠软件降低时钟频率，从而降低电子设备的功耗，然而，由于依靠软件降低时钟频率的方案需要保持时钟信号不关闭，导致经降低后的电子设备的功耗依然较高，无法满足低功耗需求。

发明内容

本申请实施例至少提供了一种电子设备及其控制方法。

本申请实施例提供的一种电子设备包括状态机、晶振、处理器子系统，所述状态机分别连接所述晶振和所述处理器子系统，所述处理器子系统包括应用处理器和通信处理器；其中，

所述状态机用于在自身的状态为正常工作状态时，接收第一状态切换请求，所述第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；

所述状态机，还用于响应于所述第一状态切换请求，向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；

所述状态机，还用于在自身的状态为低功耗工作状态的情况下，关闭所述状态机的工作时钟。

本申请实施例提供的一种电子设备的控制方法，所述电子设备包括状态机、晶振、处理器子系统，所述状态机分别连接所述晶振和所述处理器子系统，所述处理器子系统包括应用处理器和所述通信处理器；所述方法包括：

所述状态机在自身的状态为正常工作状态时，接收第一状态切换请求，所述第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；

所述状态机响应于所述第一状态切换请求，向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；

所述状态机在自身的状态为低功耗工作状态的情况下，关闭所述状态机的工作时钟。

可以看出，本申请实施例无需依靠软件降低电子设备的功耗，而是通过状态机直接关闭应用处理器、通信处理器的时钟和状态机自身的工作时钟，与相关技术中降低时钟频率的方案相比，可以进一步降低电子设备的功耗，有利于满足低功耗需求。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请的技术方案。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。

图1为本申请实施例的电子设备的结构示意图；

图2为本申请实施例提供的状态机的状态转移过程的示意图；

图3为本申请实施例中对电子设备进行复位和复位释放的数字逻辑电路示意图；

图4为本申请实施例提供的PSRAM的片选信号的时序示意图；

图5为本申请实施例中对PSRAM执行的唤醒流程图；

图6为本申请实施例的电子设备的控制方法的流程图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面结合附图和实施例对本申请的技术方案进一步详细阐述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请的目的，不是旨在限制本申请。

随着电力电子技术的不断发展，对于电子设备的能耗量提出了极高的设计要求。一些电子设备如物联网产品的集成度较高，示例性地，单芯片的电子设备集成了应用处理器、通信处理器、射频收发机(RF Transceiver)、电源管理单元(Power Management Unit，PMU)等，PMU可以包括直流变换器(DCDC)、低压差线性稳压器(Low Dropout Regulator，LDO)等器件；在电子设备中，还可以采用系统级封装(System In a Package，SIP)工艺封装Flash存储器、伪静态随机存储器(Pseudo Static Random Access Memory，PSRAM)等器件。在电子设备的集成度较高的情况下，可以依靠软件控制时钟门控(clock gating)和降低时钟频率，也可以依靠软件控制电源域开关(Power switch)并进行动态电压调整(DynamicVoltage and Frequency Scaling，DVFS)；然而，依靠软件降低电子设备的功耗的方案需要保持时钟信号不关闭，导致经降低后的电子设备的功耗依然较高，无法满足低功耗需求，很难达到低功耗设计要求。如何将上述多个子系统以及片外的存储、外设等进行整体的低功耗控制，从而达到电子设备的低功耗指标要求，是亟待解决的技术问题。

针对上述技术问题，本申请实施例提出了一种状态切换方法。本申请实施例的状态切换方法可以应用于电子设备的状态机中，参照图1，电子设备10可以包括应用处理器101、通信处理器102、PMU 103、电源控制单元(Power ControlUnit，PCU)104、通信总线105；示例性地，PCU104可以包括状态机1041，PCU104可以通过通信总线105与应用处理器101和通信处理器102分别连接。PMU 103可以包括DCDC、LDO等器件；例如，状态机1041可以分别连接应用处理器101的控制引脚和通信处理器102的控制引脚。

在一些实施例中，应用处理器101可以包括缓存(Cache)、指令紧耦合内存(Instruction Tightly Coupled Memory，ITCM)和数据紧耦合内存(Data TightlyCoupledMemory，DTCM)；示例性地，应用处理器101可以是精简指令集计算机(Reduced InstructionSet Computer，RISC)处理器或其它类型的处理器。

在一些实施例中，通信处理器102可以包括缓存、ITCM)和DTCM；示例性地，通信处理器102可以是特定用途集成电路(Application SpecificIntegrated Circuit，ASIC)、数字信号处理器(Digital Signal Processor，DSP)、数字信号处理装置(Digital SignalProcessing Device，DSPD)、可编程逻辑装置(Programmable Logic Device，PLD)、现场可编程门阵列(Field ProgrammableGate Array，FPGA)、中央处理器(Central ProcessingUnit，CPU)中的至少一种。

在一些实施例中，电子设备10还可以包括锁相环(Phase-Locked Loops，PLL)106，其作用是将电子设备10输出的时钟与其外部的参考时钟保持同步，状态机1041可以连接PLL 106的控制引脚。

在一些实施例中，电子设备10还可以包括内存107，内存107可以与通信总线105连接；例如，内存107可以是静态随机存储器(Static Random-AccessMemory，SRAM)或其它类型的随机存储器(RAM)；状态机1041可以连接内存107。

在一些实施例中，电子设备10还可以包括调制解调器(Modem)108，调制解调器108可以与通信总线105连接，调制解调器108可以与电子设备外的射频收发机201连接。

在一些实施例中，通信总线105还可以连接电子设备10外的第一存储器202和第二存储器203，例如，第一存储器202可以是PSRAM；第二存储器203可以是Flash存储器。在第二存储器203是Flash存储器的情况下，第二存储器203可以通过XIP(eXecute In Place)闪存控制器、闪存缓存(Flash Cache)与通信总线105连接。这里，XIP是一种在系统启动时，不将代码复制到RAM，而是直接在非易失性存储位置执行的技术。状态机1041可以分别连接第一存储器202和第二存储器203。

在一些实施例中，电子设备10还集成有密文(CIPHER)模块109、无盘启动ROM接口(BOOTROM)110和第一类接口111；其中，密文模块109、BOOTROM 110和第一类接口111均与通信总线105连接，第一类接口111可以包括以下至少一个接口：直接内存访问(DirectMemory Access，DMA)接口、安全数字输入输出(Secure Digital Input and Output，SDIO)接口、通用串行总线(Universal Serial Bus，USB)接口、WiFi扫描(Scan)接口。

在一些实施例中，在通信总线105为高级高性能总线(AHB)Matrix的情况下，通信总线105可以通过M0接口连接AHB LITE互连模块112，AHB LITE互连模块112可以连接以下至少一个设备：安全(Security)加密设备、DMA寄存器(REG)、SDIO寄存器、ZSP多媒体屏的从(salve)设备、USB寄存器、采用RISC-V的从设备、全球用户身份识别模块(UniversalSubscriber IdentityModule，USIM)进程间通信(Inter-Process Communication，IPC)模块。例如，安全加密设备可以采用RSA、哈希(HASH)、一次性密码(One Time Password，OTP)、真随机数成(True Random Number Generator，TRNG)等算法进行加密。

在一些实施例中，AHB LITE互连模块112还可以连接位于常开(Always On)域的第二类接口112和位于非常开域的第三类接口113，这里，AHB LITE互连模块112可以通过AHB2APB桥连接二类接口113和第三类接口114。示例性地，第二类接口113可以包括以下至少一项：TOP CRPM、计时器接口、长期演进(Long Term Evolution，LTE)低功耗模式(Low-Power Mode，LPM)、按键控制信号输入端、GPIO接口，第三类接口可以包括三个通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)接口、三个I2C接口、一个GPIO接口、一个PIN MUX引脚、三个同步串行口(Synchronous Serial Port，SSP)、两个集成电路内置音频总线(I2S)接口、一个计时器接口、SOC_CRM和按键接口。

示例性地，在通信总线105为AHB Matrix的情况下，通信总线105分别通过S0接口、S1接口、S2接口、S3接口、S4接口、S5接口、S6接口和S7接口与WiFi扫描接口、USB接口、SDIO接口、密文模块109、DMA接口、应用处理器101和通信处理器102连接。在通信总线105为AHBMatrix的情况下，通信总线105分别通过M1接口、M2接口、M3接口、M4接口和M5接口与BOOTROM 110、第二存储器203、第一存储器202、内存107和调制解调器108连接。

在本申请的一些实施例中，电子设备至少包括状态机、晶振、处理器子系统，状态机分别连接所述晶振和所述处理器子系统，处理器子系统包括应用处理器和通信处理器。

所述状态机用于在自身的状态为正常工作状态时，接收第一状态切换请求，所述第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；

所述状态机，还用于响应于所述第一状态切换请求，向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；

所述状态机，还用于在自身的状态为低功耗工作状态的情况下，关闭所述状态机的工作时钟。

本申请实施例中，状态机的状态表示电子设备的状态；示例性地，参照图2，在电子设备上电后，状态机经过STATE_DCXO_ON_1ST状态201、STATE_CLK26M_GATE_ON_1ST状态202后，进入STATE_IDLE状态203，这里，STATE_IDLE状态203表示正常工作状态。状态机处于STATE_DCXO_ON_1ST状态201时，可以控制电子设备的各电源域开关和外围接口开关接通，并通过与晶振、电子设备的射频电路和处理器子系统的交互，开启晶振(DXCO)、电子设备的射频电路的时钟、处理器子系统的时钟，还可以释放电子设备的复位信号；同时，在状态机处于STATE_DCXO_ON_1ST状态201时，PMU、PSRAM处于正常工作模式，这里，射频电路可以包括上述射频收发机。在晶振输出稳定(晶振输出信号的频率和幅值稳定)时，状态机进入STATE_CLK26M_GATE_ON_1ST状态202。在状态机处于STATE_CLK26M_GATE_ON_1ST状态202时，可以通过与PLL的交互，开启PLL、电子设备的系统时钟。在PLL输出时钟稳定后状态机进入STATE_IDLE状态203，此时，电子设备处于正常工作状态。

这里，在状态机的状态为正常工作状态，如果接收到第一状态切换请求，则说明需要将电子设备的状态由正常工作状态切换至低功耗工作状态。示例性地，低功耗工作状态可以是轻度休眠(light sleep)状态或深度休眠(deep sleep)状态。

示例性地，可以通过用户配置light_sleep_en寄存器的方式，使电子设备接收到由正常工作状态切换至轻度休眠状态的请求；可以通过用户配置deep_sleep_en寄存器的方式，使电子设备接收到由正常工作状态切换至深度休眠状态的请求。

本申请实施例中，状态机通过向处理器子系统发送第一控制信号，可以实现应用处理器的时钟和通信处理器的时钟的关闭；通过向晶振发送第二控制信号，可以实现晶振时钟的关闭。

在一些实施例中，在状态机进入STATE_IDLE状态203后，如果接收到电子设备的关机键的按压操作或者接收到软件配置关机寄存器的请求，可以触发状态机进入图2所示的STATE_SD状态204。在状态机进入STATE_SD状态204后，会通过与PMU、晶振和PLL的交互，关闭PMU、电子设备的晶振和PLL，然后，可以执行电子设备的关机操作。

这里，通过关闭状态机的工作时钟，可以进一步降低电子设备的功耗。

可以看出，本申请实施例无需依靠软件降低电子设备的功耗，而是通过状态机直接关闭应用处理器、通信处理器的时钟和状态机自身的工作时钟，与相关技术中降低时钟频率的方案相比，可以进一步降低电子设备的功耗，有利于满足低功耗需求。

在本申请的一些实施例中，在低功耗工作状态为轻度休眠状态的情况下，状态机用于向处理器子系统发送第一控制信号，将状态机的状态切换至晶振时钟关闭状态；在状态机的状态为所述晶振时钟关闭状态的情况下，向晶振发送所述第二控制信号。

可以看出，本申请实施例可以通过执行状态机的状态切换过程，依次将处理器子系统的时钟和电子设备的晶振时钟关闭，即本申请实施例无需软件降低电子设备的功耗，有利于进一步降低电子设备的功耗。

在本申请的一些实施例中，状态机，还用于在自身的状态为晶振时钟关闭状态的情况下，向电子设备的内存发送第一指示信号，第一指示信号用于指示将内存的状态确定为存储保持状态，存储保持状态表示保持已存储的数据的状态。

这里，状态机通过向内存发送第一指示信号，可以将内存的状态调整为存储保持(retention)状态。

可以理解地，在将电子设备的内存状态确定为存储保持状态后，如果要将电子设备的状态从低功耗工作状态切换为正常工作状态，可以基于电子设备的内存中存储的数据，快速地实现电子设备的唤醒。

在本申请的一些实施例中，状态机还用于在向晶振发送所述第二控制信号，并向内存发送第一指示信号的情况下，将自身的状态切换至所述低功耗工作状态。

可以看出，在关闭电子设备的晶振时钟，并将电子设备的内存状态确定为存储保持状态后，通过将状态机的状态切换至低功耗工作状态，有利于执行关闭状态机的工作时钟的操作，从而进一步降低电子设备的功耗。

在一些实施例中，电子设备还包括PLL，低功耗工作状态为轻度休眠状态，第一状态切换请求可以记为light sleep请求；参照图2，在状态机的状态为STATE_IDLE状态203时，如果接收到light sleep请求，会通过状态机与处理器子系统的交互，立即关闭处理器子系统的时钟，状态机的状态由STATE_IDLE状态跳转至STATE_PLL_OFF状态205，在状态机的状态为STATE_PLL_OFF状态205时，可以通过状态机与PLL的交互，关闭PLL。之后，状态机进入晶振时钟关闭状态，晶振时钟关闭状态可以记为图2所示的STATE_CLK26M_GATE_OFF状态206；在状态机的状态为STATE_CLK26M_GATE_OFF状态206时，可以通过状态机与晶振的交互，关闭26M晶振时钟；可以通过状态机与内存的交互，将内存的状态调整为存储保持状态，同时可以将电子设备的数字逻辑电路的供电电压降低至0.6V，然后状态机进入图2所示的STATE_LS状态207，这里，STATE_LS状态207为轻度休眠状态；在状态机进入STATE_LS状态207后，电子设备处于轻度休眠状态，此时，可以关闭状态机的工作时钟也会关闭以降低功耗，并等待唤醒启动。

本申请实施例中，如果需要将电子设备的状态切换至低功耗工作状态，不需要停止处理器子系统的高频时钟或者将处理器子系统的高频时钟切换至低频时钟，而是可以采用无毛刺开关的方式直接关闭处理器子系统的时钟，有利于降低进入轻度休眠状态的时间。

在本申请的一些实施例中，在低功耗工作状态为深度休眠状态的情况下，状态机，用于向处理器子系统发送所述第一控制信号，并将状态机的状态切换至复位状态；在状态机的状态为复位状态的情况下，向内存发送第一指示信号，并向电子设备的复位控制端发送复位控制信号，第一指示信号用于指示将内存的状态确定为存储保持状态，所述复位控制信号用于控制所述电子设备进行复位；状态机在向复位控制端发送复位控制信号后，将状态机的状态切换至第一中间状态；在状态机的状态为第一中间状态的情况下，向晶振发送所述第二控制信号；

所述状态机，还用于在自身的状态为第一中间状态的情况下，向电子设备的电源管理单元中除预设的常开AO域接口之外的接口发送关闭控制信号。

可以看出，在需要将电子设备的正常工作状态切换至深度休眠状态的情况下，本申请实施例通过状态机的状态切换，不仅可以将处理器子系统的时钟和电子设备的晶振时钟关闭，而且还可以将电子设备的电源管理单元中除预设的AO域接口之外的接口关闭，从而进一步降低电子设备的功耗；进一步地，通过电子设备的内存状态确定为存储保持状态后，也可以基于电子设备的内存中存储的数据，快速地实现电子设备的唤醒。

在本申请的一些实施例中，电子设备连接有第一存储器；状态机还用于在自身的状态为第一中间状态的情况下，向第一存储器发送第二指示信号，第二指示信号用于指示将第一存储器的状态确定为存储保持状态，存储保持状态表示保持已存储的数据的状态。

这里，第一存储器为电子设备外的存储器，即，在电子设备为芯片的情况下，第一存储器为片外存储器。示例性地，第一存储器可以是PSRAM或其它类型的存储器。

可以理解地，在将第一存储器的确定为存储保持状态后，如果要将电子设备的状态从低功耗工作状态切换为正常工作状态，可以基于第一存储器中存储的数据，快速地实现电子设备的唤醒。

在一些实施例中，在状态机的状态为所述第一中间状态的情况下，还可以将电子设备的内存的供电方式调整为LDO的供电方式，从而进一步降低电子设备的功耗。

在本申请的一些实施例中，状态机还用于在向晶振发送所述第二控制信号，并向电源管理单元中除预设的AO域接口之外的接口发送关闭控制信号后，将状态机的状态切换至低功耗工作状态。

可以看出，在关闭电子设备的晶振时钟，并将电源管理单元中除预设的AO域接口之外的接口关闭后通过将状态机的状态切换至低功耗工作状态，有利于执行关闭状态机的工作时钟的操作，从而进一步降低电子设备的功耗。

在一些实施例中，电子设备还包括PLL，低功耗工作状态为深度休眠状态，第一状态切换请求可以记为deep sleep请求；参照图2，在状态机的状态为STATE_IDLE状态203时，如果接收到deep sleep请求，会通过与处理器子系统的交互，立即关闭处理器子系统的时钟，状态机的状态由STATE_IDLE状态203跳转至STATE_ISO_EN状态209；在状态机的状态为STATE_ISO_EN状态209时，可以开启AO域的信号隔离功能。在AO域的信号隔离功能开启后，状态机的状态由STATE_ISO_EN状态209跳转至图2所示的STATE_FSM_RESET状态210，这里，STATE_FSM_RESET状态210为上述复位状态；在状态机的状态为STATE_FSM_RESET状态210时，可以通过与内存的交互，将内存的状态调整为存储保持状态，将电子设备进行复位。为进一步降低电子设备的功耗，状态机可以由STATE_FSM_RESET状态210跳转至图2所示的STATE_BUCK_OFF状态211，这里，STATE_BUCK_OFF状态211为上述第一中间状态。在状态机的状态为STATE_BUCK_OFF状态211时，可以通过与外围接口、PLL和晶振的交互，关闭电子设备的外围接口、PLL和晶振时钟，同时可以通过与第一存储器的交互，将第一存储器的状态调整为存储保持状态，并将内存的供电方式调整为LDO的供电方式，并将电源管理单元中除预设的AO域接口之外的接口(例如提供处理器核的工作电压和一些控制电路的电压的接口)关闭，以最大限度降低电子设备的功耗。然后，状态机可以进入图2所示的STATE_DS状态212，这里，STATE_DS状态212为深度休眠状态；在状态机进入STATE_DS状态212后，电子设备处于深度休眠状态，此时，可以关闭状态机的工作时钟也会关闭以降低功耗，并等待唤醒启动。

在本申请的一些实施例中，状态机还用于确定所述电子设备接收无线信号的模式；在电子设备接收无线信号的模式为DRX模式的情况下，在下行控制信道的帧边界到来后，向处理器子系统发送第一控制信号，向晶振发送第二控制信号。

示例性地，在电子设备接收无线信号的模式为DRX模式的情况下，可以由通信处理器的245.76M的高频时钟来检测下行控制信道的32K的上升沿(riseegde)，有利于消除帧边界恢复误差。

在一些实施例中，在电子设备的数据处理模式为open cpu模式时，可以通过与处理器子系统和晶振的交互，立即关闭电子设备的处理器子系统的时钟和电子设备的晶振时钟。这里，open cpu模式是一种以模块作为主处理器的应用方式，在open cpu模式，无需考虑下行控制信道的帧边界因素。

可以理解地，在电子设备接收无线信号的模式为DRX模式的情况下，通过等待下行控制信道的帧边界到来，可以维持和恢复准确的帧边界，有利于实现无线信号的可靠接收。

在本申请的一些实施例中，状态机还用于在自身的状态为所述低功耗工作状态的情况下，通过应用处理器的唤醒接口接收针对应用处理器的第一唤醒请求，通过通信处理器的唤醒接口接收针对通信处理器的第二唤醒请求，应用处理器的唤醒接口和通信处理器的唤醒接口为所述电子设备中不同的接口。

可以看出，本申请实施例可以针对应用处理器和通信处理器，设置不同的唤醒接口，从而对应用处理器和通信处理器独立唤醒，便于实现对应用处理器和通信处理器的独立控制。

在一些实施例中，在电子设备处于轻度休眠状态或深度休眠状态时，位于AO域的AP、CP的唤醒计数器依旧工作。芯片可以采用USB唤醒、按键唤醒、模拟AO输入输出(IO)接口唤醒，以及根据已设置的睡眠时间定时唤醒等方式进行应用处理器和通信处理器的独立唤醒。当电子设备启动唤醒程序时，PCU的状态机的工作时钟会立即恢复，状态机正常工作。

在本申请的一些实施例中，应用处理器的唤醒接口和通信处理器的唤醒接口为模拟输入输出接口。

示例性地，模拟输入输出接口可以是对数字GPIO接口改变后得到的模拟接口。

可以理解地，模拟输入输出接口与数字接口相比，功耗较小，因此，在应用处理器的唤醒接口和通信处理器的唤醒接口为模拟输入输出接口，可以降低电子设备的功耗。

在本申请的一些实施例中，状态机还用于在自身的状态为所述低功耗工作状态，且接收到第一唤醒请求和第二唤醒请求的情况下，向晶振发送用于开启晶振时钟的第三控制信号，向处理器子系统发送用于开启处理器子系统的时钟的第四控制信号，开启状态机的工作时钟；将状态机的状态切换至所述正常工作状态。

可以看出，通过开启状态机的工作时钟，有利于将状态机的状态恢复至正常工作状态，通过开启电子设备的晶振时钟、电子设备的处理器子系统的时钟，有利于实现处理器子系统的快速唤醒。

在本申请的一些实施例中，在状态机的状态为所述轻度休眠状态时，电子设备的内存状态为存储保持状态；状态机，还用于在自身的状态为轻度休眠状态，且接收到第一唤醒请求和第二唤醒请求的情况下，向电子设备的内存发送第三指示信号，第三指示信号用于指示将所述内存的状态切换为正常工作状态。

示例性地，电子设备还包括PLL；参照图2，在状态机处于STATE_LS状态207时，如果接收到第一唤醒请求和第二唤醒请求，电子设备的内存会理解退出存储保持状态，并打开PLL；然后，状态机的状态由STATE_LS状态207跳转至STATE_CLK26M_GATE_ON状态208。在状态机处于STATE_CLK26M_GATE_ON状态208时，可以通过与晶振、处理器子系统、状态机的时钟门控和射频电路的交互，打开电子设备的26M时钟、处理器子系统的时钟、状态机的工作时钟、射频电路的时钟；同时可以产生wakeup完成中断标志。在产生wakeup完成中断标志后，状态机的状态由STATE_CLK26M_GATE_ON状态208跳转至STATE_IDLE状态203，电子设备恢复正常工作状态。

可以看出，在接收到第一唤醒请求和第二唤醒请求时，通过将电子设备的内存状态切换为内存的正常工作状态，可以基于内存中存储的数据，实现应用处理器和通信处理器的状态的快速恢复。

在本申请的一些实施例中，低功耗工作状态为深度休眠状态；在状态机的状态为所述深度休眠状态时，电子设备的电源管理单元中除预设的AO域接口之外的接口处于关闭状态，电子设备的内存状态为存储保持状态，所述电子设备处于被复位状态。

所述状态机，用于向电源管理单元中除预设的AO域接口之外的接口发送开启控制信号，向电子设备的内存发送第三指示信号，向所述晶振发送所述第三控制信号；将状态机的状态切换至第二中间状态；第三指示信号用于指示将内存的状态切换为正常工作状态；

在状态机的状态为所述第二中间状态的情况下，向处理器子系统发送第四控制信号，开启所述状态机的工作时钟；

所述状态机，还用于在向处理器子系统发送所述第四控制信号，并开启状态机的工作时钟后，将状态机的状态切换至复位释放状态；在状态机的状态为复位释放状态的情况下，向电子设备的复位控制端发送复位释放控制信号，复位释放控制信号用于控制电子设备进行复位释放。

可以看出，在状态机的状态为深度休眠状态，且接收到第一唤醒请求和第二唤醒请求的情况下，说明需要将电子设备的深度休眠状态切换至正常工作状态；在需要将电子设备的深度休眠状态切换至正常工作状态的情况下，本申请实施例通过状态机的状态切换，不仅可以将处理器子系统的时钟和电子设备的晶振时钟开启，还可以将将电子设备的电源管理单元中除预设的AO域接口之外的接口打开，并将电子设备的内存状态切换为内存的正常工作状态，从而在对电子设备进行复位释放后，可以基于电子设备的内存中存储的数据，准确快速地实现应用处理器和通信处理器的唤醒。

在本申请的一些实施例中，电子设备连接有第一存储器；在状态机的状态为所述低功耗工作状态时，第一存储器的状态确定为存储保持状态；状态机，还用于在自身的状态为所述第二中间状态的情况下，向第一存储器发送第四指示信号，第四指示信号用于指示将第一存储器的状态切换为正常工作状态。

可以看出，在状态机的状态为第二中间状态的情况下，通过将第一存储器的状态切换为正常工作状态，可以实现对电子设备进行复位释放之前唤醒第一存储器，从而在对电子设备进行复位释放之后，基于第一存储器中的数据执行软件指令，从而提升电子设备的唤醒速度。

示例性地，参照图2，在状态机处于STATE_DS状态212时，如果接收到第一唤醒请求和第二唤醒请求，状态机的状态由STATE_DS状态212依次经过STATE_ABASE_ON状态213、STATE_BUCK0_ON状态214、STATE_BUCK1_ON状态215、STATE_DCXO_ON状态216、STATE_ISO_EN_RELEASE状态217，跳转至STATE_CLK26M_GATE_ON状态208；这里，STATE_CLK26M_GATE_ON状态208为上述第二中间状态。在状态机处于STATE_ABASE_ON状态213、STATE_BUCK0_ON状态214、STATE_BUCK1_ON状态215、STATE_DCXO_ON状态216和STATE_ISO_EN_RELEASE状态217时，可以将电子设备的电源管理单元中除预设的AO域接口之外的接口和所有外围接口开关打开，例如，电子设备的电源管理单元中除预设的AO域接口之外的接口可以包括提供控制电路电压(记为abase电压)、提供buck0电压的接口和提供buck1电压的接口，buck0电压和buck1电压表示处理器上不同取值的供电电压；在状态机处于STATE_ABASE_ON状态213、STATE_BUCK0_ON状态214、STATE_BUCK1_ON状态215、STATE_DCXO_ON状态216和STATE_ISO_EN_RELEASE状态217时，还可以将内存的供电方式由LDO的供电方式恢复至初始供电方式，打开晶振和PLL，将AO域的信号隔断功能关闭。在状态机处于STATE_CLK26M_GATE_ON状态208时，不仅开启电子设备的晶振时钟、电子设备的处理器子系统的时钟和状态机的工作时钟，还会启动第一存储器的自动唤醒流程，第一存储器会由休眠状态恢复至正常工作状态；然后，状态机的状态跳转至STATE_FSM_RESET_RELEAS状态218，STATE_FSM_RESET_RELEAS状态218为复位释放状态。在状态机的状态处于STATE_FSM_RESET_RELEAS状态218时，对电子设备进行复位释放，同时产生wakeup完成中断标志。在产生wakeup完成中断标志后，状态机的状态由STATE_FSM_RESET_RELEAS状态218跳转至STATE_IDLE状态203，电子设备恢复正常工作状态。可以看出，本申请实施例可以通过状态机控制电子设备的复位过程和释放复位过程。

在一些实施例中，在状态机的状态为STATE_IDLE状态203，可以由于出现故障等原因，跳转至其它(Others)状态219。

示例性地，参照图3，在状态机进入STATE_FSM_RESET状态210后，将pcu_fsm_rst_n信号拉低，图3中最右侧的与门输出的Global_resetn信号变为低电平信号，电子设备除AO域外其他数字逻辑电路进行复位，完成对电子设备的复位控制。在状态机处于STATE_FSM_RESET_RELEAS状态210后，将pcu_fsm_rst_n信号拉高，图3中最右侧的与门输出的Global_resetn信号变为高电平信号，电子设备除AO域外其他数字逻辑电路进行复位释放，应用处理器和通信处理器恢复正常工作。

在本申请的一些实施例中，第一存储器，用于在接收到第四指示信号后，关闭所述第一存储器的串行时钟；将所述第一存储器的片选信号置为低电平信号；在所述第一存储器的片选信号置为低电平信号的时长达到第一预设时长的情况下，将所述第一存储器的片选信号置为高电平信号；在所述第一存储器的片选信号置为高电平信号的时长达到第二预设时长的情况下，通过开启所述第一存储器的串行时钟(SCLK)，将所述第一存储器的状态切换为正常工作状态。

示例性地，第一存储器为PSRAM，PSRAM的片选信号可以记为CE#，第一预设时长可以记为t_HSMXC，第二预设时长可以记为t_HSMX。第一存储器的片选信号可以通过图4进行说明。在一个示例中，第一预设时长和第二预设时长的数值可以通过表1进行说明。

表1

说明	参数	最小值	最大值	单位
					第一预设时长	tHSMXC	60		nS
第二预设时长	tHSMX		70	μS

示例性地，可以在第一存储器的片选信号置为低电平信号之前，关闭PSRAM的串行时钟，防止在PSRAM唤醒过程中误操作。根据第一存储器的片选信号的高低电平的要求，可以使用32K时钟完成第一存储器的片选信号置为低电平信号和高电平信号的持续时间计算。

参照图5，对PSRAM执行的唤醒流程可以包括：

步骤501：关闭PSRAM的串行时钟。

步骤502：将PSRAM的片选信号置为低电平信号。

步骤503：在PSRAM的片选信号置为低电平信号的时长达到第一预设时长的情况下，将PSRAM的片选信号置为高电平信号。

步骤504：在PSRAM的片选信号置为高电平信号的时长达到第二预设时长的情况下，打开PSRAM的串行时钟。

可以看出，本申请实施例可以首先将第一存储器的片选信号先置为低电平信号，在等待第一预设时长后，将第一存储器的片选信号置为高电平信号，在等待第二预设时长后，再开启第一存储器的串行时钟，这样通过第一存储器的片选信号的时序控制，可以在避免误操作的情况下较为可靠地实现第一存储器的唤醒。

在相关技术中，利用软件降低处理器子系统工作电压和时钟频率的方案，存在电子设备无法满足低功耗需求，进入退出低功耗模式的速度较慢的问题。在本申请实施例中，通过状态机可以直接控制电源管理单元、电源控制单元、时钟系统、处理器子系统、射频电路和外围接口电路的开关时序；实现电子设备在正常工作状态、轻度休眠状态、深度休眠状态以及电子设备关断状态之间的转换控制。电子设备在正常工作状态和轻度休眠工作状态之间转换时，状态机直接控制PLL、时钟系统、射频电路、处理器子系统的开启和关断，同时将内存状态调整为存储保持状态，在深度休眠状态下，不仅控制时钟系统、存储单元、射频电路、处理器子系统，而且会控制电源系统的开关、外围接口以及复位系统。

本申请实施例可以应用于手机、智能音箱、移动打印机、可穿戴设备等消费电子领域；本申请实施例采用多种降低功耗的方法、设计了一个低功耗控制状态机。本申请实施例可以实现电子设备在正常工作状态和低功耗工作状态之间的快速转换。状态机直接控制电源管理单元、电源控制单元和时钟系统的开关，并且对复位系统也进行控制，同时对电子设备中的不同处理器系统进行单独控制，并控制外围接口、存储单元和射频电路的开关状态。在进入低功耗工作状态时，会直接关闭处理器子系统的时钟，而不采用高低频切换的方式来节省进入退出低功耗状态的时间，并且在低功耗工作状态时通过关闭状态机工作时钟进一步节省功耗。在唤醒过程中加入PSRAM存储颗粒的自动唤醒流程，软件启动后第一条指令可以直接在PSRAM执行。另外，通过使用模拟接口作为唤醒接口，可以节省电子设备的pad资源和功耗。

基于前述的实施例，本公开实施例提供一种电子设备的控制方法，所述电子设备包括状态机、晶振、处理器子系统，所述状态机分别连接所述晶振和所述处理器子系统，所述处理器子系统包括应用处理器和所述通信处理器；

参照图6，该电子设备的控制方法的流程可以包括：

步骤601：状态机在自身的状态为正常工作状态时，接收第一状态切换请求。

步骤602：状态机响应于第一状态切换请求，向处理器子系统发送用于关闭处理器子系统的时钟的第一控制信号，向晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态。

步骤603：状态机在自身的状态为低功耗工作状态的情况下，关闭状态机的工作时钟。

本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。

以上方法实施例的描述，与上述装置实施例的描述是类似的，具有同装置实施例相似的有益效果。在一些实施例中，对于本申请方法实施例中未披露的技术细节，请参照本申请装置实施例的描述而理解。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各步骤/过程的序号的大小并不意味着执行顺序的先后，各步骤/过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (16)

1.一种电子设备，其特征在于，所述电子设备包括状态机、晶振、处理器子系统，所述状态机分别连接所述晶振和所述处理器子系统，所述处理器子系统包括应用处理器和通信处理器；其中，

所述状态机用于在自身的状态为正常工作状态时，接收第一状态切换请求，所述第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；

所述状态机，还用于响应于所述第一状态切换请求，向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；

所述状态机，还用于在自身的状态为低功耗工作状态的情况下，关闭所述状态机的工作时钟。

2.根据权利要求1所述的电子设备，其特征在于，所述低功耗工作状态为轻度休眠状态；

所述状态机，用于向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号，包括：

向所述处理器子系统发送所述第一控制信号，将所述状态机的状态切换至晶振时钟关闭状态；在所述状态机的状态为所述晶振时钟关闭状态的情况下，向所述晶振发送所述第二控制信号。

3.根据权利要求2所述的电子设备，其特征在于，所述状态机，还用于在自身的状态为所述晶振时钟关闭状态的情况下，向所述电子设备的内存发送第一指示信号，所述第一指示信号用于指示将所述内存的状态确定为存储保持状态，所述存储保持状态表示保持已存储的数据的状态。

4.根据权利要求3所述的电子设备，其特征在于，所述状态机，还用于在向所述晶振发送所述第二控制信号，并向所述内存发送第一指示信号的情况下，将自身的状态切换至所述低功耗工作状态。

5.根据权利要求1所述的电子设备，其特征在于，所述低功耗工作状态为深度休眠状态；

所述状态机，用于向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号，包括：

向所述处理器子系统发送所述第一控制信号，并将所述状态机的状态切换至复位状态；在所述状态机的状态为复位状态的情况下，向所述电子设备的内存发送第一指示信号，并向所述电子设备的复位控制端发送复位控制信号，所述第一指示信号用于指示将所述内存的状态确定为存储保持状态，所述存储保持状态表示保持已存储的数据的状态，所述复位控制信号用于控制所述电子设备进行复位；

在向所述复位控制端发送复位控制信号后，将所述状态机的状态切换至第一中间状态；

在所述状态机的状态为所述第一中间状态的情况下，向所述晶振发送所述第二控制信号；

所述状态机，还用于在自身的状态为所述第一中间状态的情况下，向所述电子设备的电源管理单元中除预设的常开AO域接口之外的接口发送关闭控制信号。

6.根据权利要求5所述的电子设备，其特征在于，所述电子设备连接有第一存储器；

所述状态机，还用于在自身的状态为所述第一中间状态的情况下，向所述第一存储器发送第二指示信号，所述第二指示信号用于指示将所述第一存储器的状态确定为存储保持状态，所述存储保持状态表示保持已存储的数据的状态。

7.根据权利要求5或6所述的电子设备，其特征在于，所述状态机，还用于在向所述晶振发送所述第二控制信号，并向所述电源管理单元中除预设的AO域接口之外的接口发送关闭控制信号后，将所述状态机的状态切换至所述低功耗工作状态。

8.根据权利要求1至6任一项所述的电子设备，其特征在于，所述状态机，用于向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号，包括：

确定所述电子设备接收无线信号的模式；

在所述电子设备接收无线信号的模式为非连续接收DRX模式的情况下，在下行控制信道的帧边界到来后，向所述处理器子系统发送所述第一控制信号，向所述晶振发送所述第二控制信号。

9.根据权利要求1至6任一项所述的电子设备，其特征在于，所述状态机，还用于在自身的状态为所述低功耗工作状态的情况下，通过所述应用处理器的唤醒接口接收针对所述应用处理器的第一唤醒请求，通过所述通信处理器的唤醒接口接收针对所述通信处理器的第二唤醒请求，所述应用处理器的唤醒接口和所述通信处理器的唤醒接口为所述电子设备中不同的接口。

10.根据权利要求9所述的电子设备，其特征在于，所述应用处理器的唤醒接口和所述通信处理器的唤醒接口为模拟输入输出接口。

11.根据权利要求9所述的电子设备，其特征在于，所述状态机，还用于在自身的状态为所述低功耗工作状态，且接收到所述第一唤醒请求和所述第二唤醒请求的情况下，向所述晶振发送用于开启晶振时钟的第三控制信号，向所述处理器子系统发送用于开启所述处理器子系统的时钟的第四控制信号，开启所述状态机的工作时钟；将所述状态机的状态切换至所述正常工作状态。

12.根据权利要求11所述的电子设备，其特征在于，所述低功耗工作状态为轻度休眠状态；在所述状态机的状态为所述轻度休眠状态时，所述电子设备的内存状态为存储保持状态，所述存储保持状态表示保持已存储的数据的状态；

所述状态机，还用于在自身的状态为所述轻度休眠状态，且接收到所述第一唤醒请求和所述第二唤醒请求的情况下，向所述电子设备的内存发送第三指示信号，所述第三指示信号用于指示将所述内存的状态切换为正常工作状态。

13.根据权利要求11所述的电子设备，其特征在于，所述低功耗工作状态为深度休眠状态；在所述状态机的状态为所述深度休眠状态时，所述电子设备的电源管理单元中除预设的AO域接口之外的接口处于关闭状态，所述电子设备的内存状态为存储保持状态，所述电子设备处于被复位状态；所述存储保持状态表示保持已存储的数据的状态；

所述状态机，用于向所述晶振发送用于开启晶振时钟的第三控制信号，向所述处理器子系统发送用于开启所述处理器子系统的时钟的第四控制信号，开启所述状态机的工作时钟，包括：

向所述电源管理单元中除预设的AO域接口之外的接口发送开启控制信号，向所述电子设备的内存发送第三指示信号，向所述晶振发送所述第三控制信号；将所述状态机的状态切换至第二中间状态；所述第三指示信号用于指示将所述内存的状态切换为正常工作状态；

在所述状态机的状态为所述第二中间状态的情况下，向所述处理器子系统发送所述第四控制信号，开启所述状态机的工作时钟；

所述状态机，还用于在向所述处理器子系统发送所述第四控制信号，并开启所述状态机的工作时钟后，将所述状态机的状态切换至复位释放状态；在所述状态机的状态为复位释放状态的情况下，向所述电子设备的复位控制端发送复位释放控制信号，所述复位释放控制信号用于控制所述电子设备进行复位释放。

14.根据权利要求13所述的电子设备，其特征在于，所述电子设备连接有第一存储器；在所述状态机的状态为所述低功耗工作状态时，所述第一存储器的状态为存储保持状态；所述存储保持状态表示保持已存储的数据的状态；

所述状态机，还用于在自身的状态为所述第二中间状态的情况下，向所述第一存储器发送第四指示信号，所述第四指示信号用于指示将所述第一存储器的状态切换为正常工作状态。

15.根据权利要求14所述的电子设备，其特征在于，所述第一存储器，用于在接收到第四指示信号后，关闭所述第一存储器的串行时钟；将所述第一存储器的片选信号置为低电平信号；在所述第一存储器的片选信号置为低电平信号的时长达到第一预设时长的情况下，将所述第一存储器的片选信号置为高电平信号；在所述第一存储器的片选信号置为高电平信号的时长达到第二预设时长的情况下，通过开启所述第一存储器的串行时钟，将所述第一存储器的状态切换为正常工作状态。

16.一种电子设备的控制方法，其特征在于，所述电子设备包括状态机、晶振、处理器子系统，所述状态机分别连接所述晶振和所述处理器子系统，所述处理器子系统包括应用处理器和所述通信处理器；所述方法包括：

所述状态机在自身的状态为正常工作状态时，接收第一状态切换请求，所述第一状态切换请求表示由所述正常工作状态切换至低功耗工作状态的请求；

所述状态机响应于所述第一状态切换请求，向所述处理器子系统发送用于关闭所述处理器子系统的时钟的第一控制信号，向所述晶振发送用于关闭晶振时钟的第二控制信号；将自身的状态切换至低功耗工作状态；

所述状态机在自身的状态为低功耗工作状态的情况下，关闭所述状态机的工作时钟。