CN116569128A - 存储器热点识别 - Google Patents

存储器热点识别 Download PDF

Info

Publication number
CN116569128A
CN116569128A CN202180082645.2A CN202180082645A CN116569128A CN 116569128 A CN116569128 A CN 116569128A CN 202180082645 A CN202180082645 A CN 202180082645A CN 116569128 A CN116569128 A CN 116569128A
Authority
CN
China
Prior art keywords
memory
hazard
hotspot
queue
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180082645.2A
Other languages
English (en)
Inventor
T·M·布鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116569128A publication Critical patent/CN116569128A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

在一些实例中公开检测存储器热点的方法、系统、机器可读媒体、存储器装置和存储器控制器。所述系统保持对排队等待对那个地址的另一存储器存取完成的存储器存取的数目的计数。所述存储器存取数目可与用以确定一或多个存储器热点的热点准则进行比较。这些热点可发送到处理器，所述处理器可将所述存储器热点存储于可提供给管理员的文件中。

Description

存储器热点识别
申请优先权
本申请要求2020年10月20日申请的序列号为17/074,755的美国申请的优先权，所述美国申请以全文引用的方式并入本文中。
关于政府支持的声明
本发明是在美国政府支持下依据DARPA授予的第HR00111890003号合同完成的。美国政府拥有本发明的某些权利。
背景技术
小芯片是一种用于集成各种处理功能性的新兴技术。通常，小芯片系统由精密模块(各自被称为“小芯片”)构成，所述精密模块集成在中介层上，并且在许多实例中视需要通过一或多个已建立的网络互连，以向系统提供所要功能性。中介层和所包含的小芯片可封装在一起，以便于与较大系统的其它组件互连。每一小芯片可包含一或多个个别集成电路或“芯片”(IC)，其可能与离散电路组件组合，并且共同耦合到相应衬底以便于附接到中介层。系统中的大多数或所有小芯片将被个别地配置成用于通过一或多个已建立的网络进行通信。
小芯片作为系统的个别模块的配置不同于在单芯片上实施的此系统，所述芯片在一个衬底(例如单个裸片)上含有不同装置块(例如，知识产权(IP)块)，例如芯片上系统(SoC)，或集成在印刷电路板(PCB)上的多个离散封装装置。一般来说，小芯片提供比离散封装装置更好的性能(例如，更低的功率消耗、减少的时延等)，并且小芯片提供比单裸片芯片更大的生产效益。这些生产效益可包含更高的良率或减少的开发成本和时间。
小芯片系统可包含例如一或多个应用(或处理器)小芯片和一或多个支持小芯片。此处，应用小芯片与支持小芯片之间的区别只是对小芯片系统可能的设计情境的参考。因此，举例来说，合成视觉小芯片系统可包含(仅借助于实例)用以产生合成视觉输出的应用小芯片，以及例如存储器控制器小芯片、传感器接口小芯片或通信小芯片等支持小芯片。在典型的用例中，合成视觉设计者可设计应用程序小芯片并且从其它方获取支持小芯片。因此，由于避免设计和生产支持小芯片中所体现的功能性，因此减少了设计支出(例如，在时间或复杂性方面)。小芯片还支持原本可能很困难的IP块紧密集成，例如使用不同处理技术或使用不同特征大小(或利用不同的接触技术或间距)制造的IP块。因此，可以模块化方式汇编具有不同物理、电气或通信特性的多个IC或IC组合件，以提供实现所要功能性的组合件。小芯片系统还可促进调适以适应将并入有小芯片系统的不同较大系统的需要。在实例中，IC或其它组合件可针对特定功能的功率、速度或发热进行优化，如同传感器可能发生的情况一样，相比于在单个裸片上尝试与其它装置集成，所述IC或其它组合件可更容易地与其它装置集成。此外，通过减小裸片的整体大小，小芯片的良率往往会高于更复杂的单裸片装置的良率。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
图1A和1B说明根据本公开的一些实例的小芯片系统的实例。
图2说明根据本公开的一些实例的存储器控制器小芯片的实例的组件。
图3说明根据本公开的一些实例的识别存储器热点的方法300的流程图。
图4说明根据本公开的一些实例的服务热点队列的方法的流程图。
图5说明根据本公开的一些实例的存储器控制器500的框图。
图6是根据本公开的一些实例的机器的实例的框图，本公开的实施例可利用所述机器、在所述机器中或通过所述机器进行操作。
具体实施方式
下文所描述的图1提供小芯片系统和在其中操作的组件的实例。如下所述，这类小芯片系统可包含可控制一或多个存储器裸片的存储器控制器。对裸片上的同一存储器位置的重复存取可引起存储器系统降级。其中跨存储器组的存储器存取不均匀的这些存储器“热点”不利地影响存储器系统的性能和可靠性。在一些实例中，这可归因于未优化代码，归因于这些重复存取之间的冲突而花长时间等待存储器存取。另外，取决于存储器存储装置技术，在短时间段内对同一存储器位置的反复存取引起的物理效应可使存储器单元降级。理想地，将写入使用存储器的程序以使得跨裸片的存储器存取是均匀的以避免对存储器的特定位置施加应力并且确保最优编程性能。这并非始终都是可能的，这是因为编程器并非始终知道哪些存储器位置可能被施加应力。
图1A和1B说明根据实施例的小芯片系统110的实例。图1A是安装在外围板105上的小芯片系统110的表示，所述小芯片系统可通过例如外围组件互连高速(PCIe)连接到更宽计算机系统。小芯片系统110包含封装衬底115、中介层120和四个小芯片，即应用程序小芯片125、主机接口小芯片135、存储器控制器小芯片140和存储器装置小芯片150。其它系统可包含许多额外小芯片以提供额外功能，如将从以下论述中显而易见。小芯片系统110的封装用封盖或盖板165说明，但可使用用于小芯片系统的其它封装技术和结构。图1B是出于清楚起见标记小芯片系统中的组件的框图。
应用程序小芯片125说明为包含芯片上网络(NOC)130以支持用于小芯片间通信的小芯片网络155。在实例实施例中，NOC 130可包含在应用程序小芯片125上。在一实例中，NOC 130可响应于选定的支持小芯片(例如，小芯片135、140和150)而被限定，因此使设计者能够为NOC 130选择适当数目的小芯片网络连接或开关。在一实例中，NOC 130可位于单独的小芯片上乃至中介层120内。在如本文所论述的实例中，NOC 130实施小芯片协议接口(CPI)网络。
CPI为基于包的网络，其支持虚拟信道，以实现小芯片之间灵活和高速的交互。CPI实现了从小芯片内网络到小芯片网络155的桥接。举例来说，先进可扩展接口(AXI)是用以设计芯片内通信的广泛使用的规范。然而，AXI规范涵盖大量的物理设计选项，例如物理信道的数目、信号定时、功率等。在单芯片内，通常选择这些选项以满足设计目标，例如功率消耗、速度等。然而，为了实现小芯片系统的灵活性，使用如CPI等适配器在可实施于各种小芯片中的各种AXI设计选项之间介接。通过实现物理信道到虚拟信道的映射且利用包化协议包封基于时间的信令，CPI跨小芯片网络155桥接小芯片内网络。
CPI可利用多种不同的物理层来发射包。物理层可包含简单的导电连接，或可包含驱动器以增加电压，或以其它方式促进在较长距离上发射信号。一个这类物理层的实例可包含高级接口总线(AIB)，其在各种实例中可在中介层120中实施。AIB使用具有转发时钟的源同步数据传送来发射和接收数据。以单数据速率(SDR)或双数据速率(DDR)相对于所发射的时钟跨AIB传送包。AIB支持各种信道宽度。当在SDR模式下操作时，AIB信道宽度为20位的倍数(20、40、60、……)，并且对于DDR模式，AIB信道宽度为40位的倍数：(40、80、120、……)。AIB信道宽度包含发射和接收信号。信道可配置成具有对称数目的发射(TX)和接收(RX)输入/输出(I/O)，或者具有非对称数目的发射器和接收器(例如，所有发射器或所有接收器)。信道可取决于哪一小芯片提供主时钟而充当AIB主控装置或次要装置。AIB I/O单元支持三个时钟模式：异步(即，非时控)、SDR和DDR。在各种实例中，非计时模式用于时钟和一些控制信号。SDR模式可使用专用的仅SDR I/O单元，或双用途SDR/DDR I/O单元。
在实例中，CPI包协议(例如，点到点或可路由)可在AIB信道内使用对称的接收和发射I/O单元。CPI流式传输协议允许更灵活地利用AIB I/O单元。在实例中，流式传输模式的AIB信道可将I/O单元配置为全部为TX、全部为RX或者一半为TX且一半为RX。CPI包协议可在SDR或DDR操作模式中使用AIB信道。在一实例中，AIB信道针对SDR模式以80个I/O单元(即，40个TX和40个RX)的增量配置，且针对DDR模式以40个I/O单元的增量配置。CPI流式传输协议可在SDR或DDR操作模式下使用AIB信道。此处，在一实例中，AIB信道针对SDR和DDR模式两者以40个I/O单元为增量。在实例中，向每一AIB信道分配唯一的接口识别符。所述识别符在CPI重置和初始化期间用于确定跨邻近小芯片的成对AIB信道。在实例中，接口识别符为包括七位小芯片识别符、七位列识别符和六位链路识别符的20位值。AIB物理层使用AIB带外移位寄存器来发射接口识别符。使用移位寄存器的位32到51跨越AIB接口在两个方向上传送20位接口识别符。
AIB将堆叠的一组AIB信道限定为AIB信道列。AIB信道列具有一定数目的AIB信道，外加辅助信道。辅助信道含有用于AIB初始化的信号。列内的所有AIB信道(辅助信道除外)具有相同配置(例如，全部为TX、全部为RX，或者一半为TX且一半为RX，以及具有相同数目的数据I/O信号)。在实例中，以邻近于AUX信道的AIB信道开始，以连续递增次序对AIB信道编号。与AUX相邻的AIB信道被定义为AIB信道零。
通常，个别小芯片上的CPI接口可包含串行化-反串行化(SERDES)硬件。SERDES互连非常适用于需要高速信令和低信号计数的情境。然而，对于复用和解复用、错误检测或校正(例如，使用块级循环冗余检查(CRC))、链路级重试或前向错误校正，SERDE可能会引起额外的功耗和更长的等待时间。然而，在低时延或能量消耗为超短距离小芯片到小芯片互连的主要关注点时，可利用具有允许以最小时延进行数据传送的时钟速率的并行接口。CPI包含用于使这些超短距离小芯片互连的时延和能耗两者最小化的元件。
对于流控，CPI采用基于信用值的技术。如应用程序小芯片125的接收方向如存储器控制器小芯片140的发送方提供表示可用缓冲器的信用。在实例中，CPI接收方包含用于给定发射时间单位的每一虚拟信道的缓冲器。因此，如果CPI接收方在时间上支持五个消息和单个虚拟信道，则接收方具有布置成五行的五个缓冲器(例如，每一单位时间一行)。如果支持四个虚拟信道，那么接收方具有布置成五行的二十个缓冲器。每一缓冲器保持一个CPI包的有效负载。
当发送方向接收方进行发射时，发送方基于发射而使可用信用递减。一旦接收方的所有信用已消耗，发送方就停止向接收方发送包。这确保接收方始终具有可用缓冲器以存储发射。
当接收方处理接收到的包并释放缓冲器时，接收方将可用缓冲空间传达回发送方。接着，发送方可使用此信用返回以允许发射额外信息。
还说明了小芯片网状网络160，其使用直接小芯片到小芯片技术，而不需要NOC130。小芯片网状网络160可在CPI或另一小芯片到小芯片协议中实施。小芯片网状网络160通常实现小芯片流水线，其中一个小芯片充当到流水线的接口，而流水线接口中的其它小芯片仅与自身介接。
另外，专用装置接口，例如一或多个工业标准存储器接口145(例如，同步存储器接口，例如DDR5、DDR 6)，还可用于互连小芯片。小芯片系统或个别小芯片到外部装置的连接(例如，较大系统可通过所要接口(例如，PCIE接口))。在实例中，例如可通过主机接口小芯片135实施外部接口，在所描绘实例中，所述主机接口小芯片提供小芯片系统110外部的PCIE接口。当行业中的惯例或标准已经汇聚在这类专用接口145上时，通常采用这类接口。将存储器控制器小芯片140连接到动态随机存取存储器(DRAM)存储器装置小芯片150的双倍数据速率(DDR)接口145的所说明实例就是这种行业惯例。
在多种可能的支持小芯片中，存储器控制器小芯片140很可能存在于小芯片系统110中，这是因为几乎无所不在地使用存储来进行计算机处理以及对存储器装置使用先进技术。因此，使用由其它设计者生产的存储器装置小芯片150和存储器控制器小芯片140使小芯片系统设计者能够获得由成熟生产商生产的稳健的产品。通常，存储器控制器小芯片140提供用以读取、写入或擦除数据的特定于存储器装置的接口。通常，存储器控制器小芯片140可提供额外特征，例如错误检测、错误校正、维护操作或原子操作执行。对于一些类型的存储器，维护操作往往特定针对存储器装置150，例如NAND快闪或存储类存储器中的垃圾收集、NAND快闪存储器中的温度调整(例如，交叉温度管理)。在一实例中，维护操作可包含逻辑到物理(L2P)映射或管理，以在数据的物理与逻辑表示之间提供间接层级。在例如DRAM的其它类型的存储器中，例如刷新的一些存储器操作可在某些时间由主机处理器或存储器控制器控制，并且在其它时间由DRAM存储器装置或与一或多个DRAM装置相关联的逻辑控制，所述逻辑例如接口芯片(在实例中，缓冲器)。
原子事务是例如可由存储器控制器小芯片140进行的一或多个数据操纵操作。在其它小芯片系统中，原子事务可由其它小芯片进行。举例来说，可由应用程序小芯片125在命令中指定“增量”的原子事务，所述命令包含存储器地址并且可能包含增量值。在接收到命令后，存储器控制器小芯片140从指定存储器地址检索数字，使所述数字递增命令中所指定的量，并且存储结果。在成功完成后，存储器控制器小芯片140向应用小芯片125提供命令成功的指示。原子事务避免了跨小芯片网状网络160发射数据，从而减少执行这类命令的时延。
原子事务可分类为内置原子或可编程(例如，自定义)原子事务。内置原子事务是在硬件中不变地实施的有限的操作集。可编程原子事务是具有可在存储器控制器小芯片140的可编程原子单元(PAU)(例如，自定义原子单元(CAU))上执行的一或多个指令(例如，指令集)的小程序。图1说明论述PAU的存储器控制器小芯片的实例。
存储器装置小芯片150可以是或包含易失性存储器装置或非易失性存储器的任何组合。易失性存储器装置的实例包含但不限于随机存取存储器(RAM)，例如DRAM、同步DRAM(SDRAM)、图形双数据速率类型6SDRAM(GDDR6 SDRAM)等。非易失性存储器装置的实例包含但不限于“与非”(NAND)型快闪存储器、存储类存储器(例如，相变存储器或基于忆阻器的技术)、铁电RAM(FeRAM)等。所说明实例包含作为小芯片的存储器装置小芯片150，然而，存储器装置150可驻存在其它地方，例如在外围板105上的不同封装中。对于许多应用，可提供多个存储器装置小芯片。在一实例中，这些存储器装置小芯片可各自实施一或多种存储技术。在一实例中，存储器小芯片可包含不同技术的多个堆叠存储器裸片，例如一或多个SRAM装置与一或多个DRAM装置堆叠或以其它方式通信。存储器控制器140还可用以协调小芯片系统110中的多个存储器小芯片之间的操作；例如，在一或多个层级的高速缓存存储装置中利用一或多个存储器小芯片，并且使用一或多个额外存储器小芯片作为主存储器。小芯片系统110还可包含多个存储器控制器140，其可用以提供用于单独处理器、传感器、网络等的存储器控制功能性。例如小芯片系统110的小芯片架构提供如下优点：允许适应不同存储器存储技术；以及通过更新后的小芯片配置适应不同存储器接口，而不需要重新设计系统结构的其余部分。
图2说明根据实施例的存储器控制器小芯片205的实例的组件。存储器控制器小芯片205包含高速缓存器210、高速缓存控制器215、裸片外存储器控制器220(例如，用于与裸片外存储器275通信)、网络通信接口225(例如，用于与小芯片网络285介接且与其它小芯片通信)，以及一组原子和合并单元250。此组成员可包含例如写入合并单元255、存储器危险单元260、内置式原子单元265(用于执行内置原子事务)，或可编程原子单元(PAU)270(用于执行可编程原子事务)。各个组件是按逻辑说明的，且未必是它们将会被实施的方式。举例来说，内置原子单元265有可能包括沿着到裸片外存储器的路径的不同装置。举例来说，内置原子单元265可在存储器小芯片上的接口装置/缓冲器中，如上文所论述。相比之下，可编程原子单元270可在存储器控制器小芯片205上的单独处理器中实施(但在各种实例中，可在其它位置中实施，例如在存储器小芯片上实施)。
裸片外存储器控制器220直接耦合到裸片外存储器275(例如，经由总线或其它通信连接)以提供向例如裸片外存储器275和裸片外存储器280的所述一或多个裸片外存储器写入的操作和从所述一或多个裸片外存储器读取的操作。在所描绘的实例中，裸片外存储器控制器220还经耦合以输出到原子和合并单元250，并输入到高速缓存控制器215(例如，存储器侧高速缓存控制器)。
在实例配置中，高速缓存控制器215直接耦合到高速缓存210，并且可耦合到网络通信接口225以进行输入(例如传入读取或写入请求)，并经耦合以用于到裸片外存储器控制器220的输出。
网络通信接口225包含包解码器230、网络输入队列235、包编码器240和网络输出队列245以支持基于包的小芯片网络285，例如CPI。小芯片网络285可提供处理器、存储器控制器、混合线程处理器、可配置处理电路或通信接口之间的包路由。在此类基于包的通信系统中，每一包通常包含目的地和源寻址，以及任何数据有效负载或指令。在实例中，取决于配置，小芯片网络285可实施为具有折叠Clos配置的交叉开关的集合，或提供额外连接的网状网络。
在各种实例中，小芯片网络285可为异步交换结构的一部分。此处，数据包可沿着各种路径中的任一个路由，使得任何所选择数据包可取决于路由而在多个不同时间中的任何时间到达寻址的目的地。此外，小芯片网络285可至少部分地实施为同步通信网络，例如同步网状通信网络。经审慎考虑，例如根据本公开使用通信网络的两种配置。
存储器控制器小芯片205可接收具有例如源地址、读取请求和物理地址的包。作为响应，裸片外存储器控制器220或高速缓冲存储器控制器215将从指定物理地址(其可在裸片外存储器275或高速缓冲存储器210中)读取数据，并将响应包汇编成含有所请求数据的源地址。类似地，存储器控制器小芯片205可接收具有源地址、写入请求和物理地址的包。作为响应，存储器控制器小芯片205将数据写入到指定的物理地址(其可在高速缓存器210或裸片外存储器275或280中)，且将响应包汇编成含有数据被存储到存储器的确认的源地址。
因此，在可能的情况下，存储器控制器小芯片205可经由小芯片网络285接收读取和写入请求，并且使用与高速缓存210介接的高速缓存控制器215来处理所述请求。如果高速缓存控制器215无法处置所述请求，则裸片外存储器控制器220通过与裸片外存储器275或280、原子和合并单元250或两者通信来处置所述请求。如上所述，高速缓存的一或多个层级还可在裸片外存储器275或280中实施；且在一些此类实例中可由高速缓存控制器215直接存取。由裸片外存储器控制器220读取的数据可由高速缓存控制器215高速缓存于高速缓存210中以供后续使用。
原子和合并单元250经耦合以接收(作为输入)裸片外存储器控制器220的输出，且向高速缓存210、网络通信接口225或直接向小芯片网络285提供输出。存储器危险单元260、写入合并单元255和内置(例如，预定)原子单元265可各自被实施为具有其它组合逻辑电路系统(例如加法器、移位器、比较器、AND门、OR门、XOR门或其任何合适的组合)或其它逻辑电路系统的状态机。这些组件还可包含一或多个寄存器或缓冲器以存储操作数或其它数据。PAU 270可实施为一或多个处理器核心或控制电路系统，以及具有其它组合逻辑电路系统或其它逻辑电路系统的各种状态机，且还可包含一或多个寄存器、缓冲器或存储器以存储地址、可执行指令、操作数和其它数据，或可实施为处理器。
写入合并单元255接收读取数据和请求数据，并且合并请求数据和读取数据以产生具有读取数据和将在响应或返回数据包中使用的源地址的单个单元。写入合并单元255将合并后的数据提供到高速缓存210的写入端口(或等效地，提供到高速缓存控制器215以写入到高速缓存210)。任选地，写入合并单元255将合并的数据提供到网络通信接口225以编码且准备响应或返回数据包以在小芯片网络285上进行发射。
当请求数据是用于内置原子操作时，内置原子单元265接收请求并从写入合并单元255或直接从裸片外存储器控制器220读取数据。执行原子事务，并使用写入合并单元255将所得数据写入到高速缓存210或提供到网络通信接口225，以对响应或返回数据包进行编码并使其准备好在小芯片网络285上发射。
内置原子单元265处置预定义原子事务，例如提取并递增或比较并交换。在实例中，这些事务对大小为32字节或更小的单个存储器位置进行简单的读取-修改-写入操作。从经由小芯片网络285发射的请求包发起原子存储器事务。请求包具有物理地址、原子操作符类型、操作数大小，并且任选地具有至多32字节的数据。原子事务对高速缓存210的高速缓存存储器行进行读取-修改-写入，从而在必要时填充高速缓存存储器。原子事务响应可为简单的完成响应，或具有至多32字节的数据的响应。实例原子存储器事务包含提取并与、提取并或、提取并异或、提取并加、提取并减、提取并递增、提取并递减、提取并最小、提取并最大、提取并交换和比较并交换。在各种示例实施例中，支持32位和64位操作以及对16或32字节的数据的操作。本文所公开的方法还与支持较大或较小操作和较多或较少数据的硬件兼容。
内置原子事务还可涉及对关于所请求数据的“标准”原子标准的请求，例如相对简单的单循环整数原子，例如提取并递增或比较并交换，其吞吐量将与不涉及原子操作的普通存储器读取或写入操作相同。对于这些操作，高速缓存控制器215通常可通过(在硬件中)设定危险位来预留高速缓存器210中的高速缓存行，使得高速缓存行在过渡时无法被另一进程读取。从裸片外存储器275或高速缓存210获得数据，并且将所述数据提供到内置原子单元265以进行所请求原子事务。在原子事务之后，除了将所得数据提供到包编码器240以对传出数据包进行编码从而在小芯片网络285上发射之外，内置原子单元265还将所得数据提供到写入合并单元255，所述写入合并单元将所得数据写入到高速缓存器210。在将所得数据写入到高速缓存器210之后，存储器危险单元260将清除所设置的任何对应危险位。
PAU 270实现了可编程原子事务(也被称为“自定义原子事务”或“自定义原子操作”)的高性能(高吞吐量和低时延)，其与内置原子事务的性能相当。代替执行多个存储器存取，响应于原子事务请求指定可编程原子事务和存储器地址，存储器控制器小芯片205中的电路系统将原子事务请求传送到PAU 270，并且设置存储在存储器危险寄存器中的对应于原子操作中所使用的存储器行的存储器地址的危险位，以确保不对所述存储器行进行其它操作(读取、写入或原子事务)，接着在原子事务完成后清除所述危险位。为执行可编程原子事务的PAU 270提供的额外、直接数据路径允许额外的写入操作，而不会受到由通信网络的带宽施加的任何限制，并且不会增加通信网络的任何拥塞。
PAU 270包含多线程处理器，例如基于RISC-V ISA的多线程处理器，其具有一或多个处理器核心，并且另外具有用于执行可编程原子事务的扩展式指令集。当具备用于执行可编程原子事务的扩展指令集时，PAU 270的处理器可体现为一或多个混合线程处理器。在一些实例实施例中，PAU 270的处理器提供桶式轮循瞬时线程切换以维持较高的每时钟指令速率。
PAU 270可包含本地存储器，例如静态随机存取存储器(SRAM)、NAND、相变存储器等等。本地存储器可包含寄存器、指令存储器和高速缓存器。本地存储器可为通过存储器控制器可供处理器存取的。
可编程原子事务可由PAU 270进行，所述可编程原子事务涉及对关于所请求数据的可编程原子事务的请求。用户可准备呈一或多个指令形式的编程码以提供此类可编程原子事务。举例来说，可编程原子事务可为相对简单的多周期操作，例如浮点加法，或可为相对复杂的多指令操作，例如布隆过滤器插入(Bloom filter insert)。可编程原子事务可与预定原子事务相同或不同，只要它们是由用户而非系统供应商定义的。对于这些操作，高速缓存控制器215可通过(在硬件中)设置危险位来保留高速缓存210中的高速缓存行，使得高速缓存行在转变时无法被另一进程读取。从高速缓存210或裸片外存储器275或280获得数据，并且提供到PAU 270以进行所请求可编程原子事务。在原子操作之后，PAU 270将所得数据提供到网络通信接口225以直接编码具有所得数据的传出数据包以在小芯片网络285上进行发射。此外，PAU 270将所得数据提供到高速缓存控制器215，所述高速缓存控制器还将所得数据写入到高速缓存器210。在将所得数据写入到高速缓存器210之后，高速缓存控制器215将清除所设置的任何对应危险位。
在所选择的实例中，针对可编程原子事务所采取的方式是提供多个通用的可编程原子事务请求类型，其可通过小芯片网络285从例如处理器或其它系统组件的起始源发送到存储器控制器小芯片205。高速缓存控制器215或裸片外存储器控制器220将请求识别为可编程原子事务并将所述请求转发到PAU 270。在代表性实施例中，PAU 270：(1)是能够高效地进行用户定义的原子事务的可编程处理元件；(2)可对存储器、算术和逻辑操作以及控制流决策进行加载和存储；并且(3)利用具有新的专用指令集的RISC-V ISA来促进与此类控制器215、220的交互，从而以原子方式进行用户定义的事务。在合乎需要的实例中，RISC-V ISA含有支持高级语言操作符和数据类型的完整指令集。PAU 270可利用RISC-V ISA，但通常会支持更有限的指令集和有限的寄存器文件大小，以在包含在存储器控制器小芯片205内时减小单元的裸片大小。
如上文所提及，在将读取数据写入到高速缓存210之前，存储器危险清除单元260将清除预留高速缓存行的所设置的危险位。因此，在写入合并单元255接收到请求和读取数据时，存储器危险清除单元260可将重置或清除信号发射到高速缓存210以重置所保留高速缓存行的所设置存储器危险位。并且，重置此危险位还将释放涉及所指定(或预留)的高速缓存行的待处理读取或写入请求，从而将待处理读取或写入请求提供到流入请求多路复用器以供选择和处理。
如先前所描述，对同一存储器位置的重复存取可从反复存取同一存储器位置引起的物理效应(例如温度上升)引起存储器系统性能降级，从在存取所述存储器位置之前等待清除冲突引起性能降级，或这两者。在一些实例中，降级可包含对其中在提供存储器存取之前等待清除冲突的程序的性能影响。在其它实例中，降级可包含由反复存取同一存储器位置的物理效应引起的临时或永久性降级。那些效应可基于基础存储技术而改变。举例来说，DRAM装置中的多余热量可减小存储器单元中的数据保持时间。快闪存储器装置中的热点可需要在读取和/或写入操作期间调整电压以便准确地存储和/或检索数据。理想地，将写入使用存储器的程序以使得存储器存取均匀地分布进而避免对存储器的特定位置施加应力。这并非始终可能的，因为编程器并非始终知道哪些存储器位置被施加应力。
在一些实例中公开检测存储器热点的方法、系统、机器可读媒体、存储器装置和存储器控制器。如本文中所使用，存储器热点是具有频繁存取冲突的存储器区域，而非具有温度上升的存储器区域(虽然如先前解释，由于所述位置的频繁使用而可存在与这些区域相关联的温度上升)。如先前所描述，当存储器控制器接收到存储器存取请求时，请求中的地址散列。所述散列索引到数据结构中存储危险指示符(例如，危险位或存取请求的列表)的位置。如果危险指示符指示针对所述存储器地址的存储器存取目前正在进行中，那么暂停当前请求直到目前正在进行的存储器存取(以及可能已经在等待所述地址的任何存储器存取)结束为止。
为了跟踪热点，存储器控制器可维持存储由于危险指示符而暂停的用于存储器存取请求的地址的队列。每当接收到请求并且设置了危险指示符时，将请求地址推送到队列中。通过存储器控制器的处理器定期服务队列。所述定期服务例如当处理器空闲时，或每隔预定时间段。处理器通过移除内含物(将队列为空)并且将每一存储器地址出现在队列中的次数计数来服务队列。具有最高计数的地址被视为更活跃的存储器位置。具有显著高于其它地址的计数的任何地址可为存储器热点。在一些实例中，所述计数是绝对的(例如，随装置操作连续递增)。在其它实例中，可定期报告计数并清除，也就是说，每当服务队列时，重置针对每一存储器位置的计数。在又其它实例中，可在与服务队列的时段相同或不同的时段定期清除计数。通过识别编程存储器中发生热点的位置，存储器存取可被修改为减少存储器热点。
在一些实例中，队列条目包含当接收到请求时或当请求放置到队列中时的时间戳。在其它实例中，如果以预定间隔服务队列，那么时间戳可能并非必需的，这是因为系统可能知道在服务时间间隔之间的某一时间接收到请求。这可为粒度足以计算存储器热点的时间戳。
为了简化队列的操作并且为了使时延降到最低，在一些实例中，如果队列已满，那么并非在可能增加存储器存取的时延的时间服务队列，而是当队列已满时，不将正在等待中的处于危险中的新请求地址推送到队列上。当指定数目的地址存储于队列中时或当指定量的存储器用于队列时，队列为满的。所述队列可存储于存储器控制器的工作存储器中。在其它实例中，如果队列已满，那么处理器可在那时服务队列。
图3说明根据本公开的一些实例的识别存储器热点的方法300的流程图。在操作305处，存储器控制器可接收存储器请求。所述请求可为请求存储器装置读取、写入、修改、擦除或在存储于包含在所述请求中的地址处的特定值上执行另一操作的读取请求、写入请求、修改请求、擦除请求等等。
在操作310处，可使用散列函数将包含在请求中的地址散列以确定进入存储指示符的危险数据结构的索引，所述指示符指示存储器位置是否正被另一操作存取。危险指示符可为其中第一值指示危险清除，且第二值指示危险未清除的位。在其它实例中，可利用其它结构。举例来说，散列值可索引到较高级的结构阵列，例如链表、队列等等中。在这些实例中，队列和/或链表可描述目前正在服务的任何请求和可在本发明请求之前等待服务的请求。在这些实例中，可在先出现先服务基础上服务队列中等待的存储器请求。因此，如果存在多个等待存取地址的请求，那么第一个接收的请求第一个被服务，第二个接收的请求第二个被服务，以此类推。数据结构可存储服务所述请求的次序(例如，将请求置于数据结构中所依的次序可指示其将被服务的次序)。可通过数据结构描述等待与地址有关的服务的存储器请求。在一些实例中，对于这些较高级的数据结构，确定危险指示符是否被清除包括确定是否存在对待处理或在待处理请求上等待的先前请求的任何记录。
如果危险指示符被清除，那么在操作320处，可设置指示符以防止在存储器操作完成之前对此地址的另一存储器存取。在其中危险是一位的实例中，所述位可被设置或清除以指示所述地址上的操作目前待处理。在其它实例中，对于较高级的危险结构，可创建指示请求正在被处理的条目(例如，链表条目)。在操作325处，执行存储器请求。在操作327处，一旦存储器请求完成，便清除危险位，因此可执行那个存储器地址上的另一操作。举例来说，所述位从指示存储器正被存取且当前请求正被处理的值改变为指示存储器目前不被存取的值。在其它实例中，一或多个数据结构可被清除，或从队列、列表等等移除以清除危险指示符。
如果危险位未清除且接收到对那个地址的请求，那么检查热点队列是否已满。如果否，那么在操作330处，可将与在操作305处的请求一起接收到的地址添加到队列。如果队列已满或一旦地址插入到队列中，那么在操作335处，系统使所述请求排队直到当已经在等待处理的存储器操作完成时危险指示符被清除为止。一旦危险指示符清除，操作便转到操作320、325和327以满足存储器请求。
图4说明根据本公开的一些实例的服务热点队列的方法的流程图。可以预定频率定期服务所述队列。在其它实例中，当队列为满时，即在队列为满之后立即或在队列为满之后的不活动时段之后可服务所述队列(以确保服务所述队列不干扰对存储器控制器作出的请求)。在操作405处，可读取队列中的第一地址，举例来说，所述值可被移出队列并且存储于存储器控制器的操作存储器中。在操作410处，对于从队列读取的第一存储器地址，可使计数器递增以指示归因于已经进行中的请求而延迟对存取所述地址的请求。
如果队列不为空，那么针对队列中的每一后续地址重复操作405和410。一旦队列为空，在操作415处，便可将计数与热点确定准则进行比较以确定存储器热点。举例来说，具有高于指定存取阈值数目的计数的存储器地址可被视为热点。在其它实例中，可确定来自队列的所有存储器地址的平均计数，且具有高于平均值的阈值数目的计数的存储器地址可被视为热点。在又其它实例中，准则可为前n个存储器地址；前n％的存储器地址；或类似者。
在一些实例中，(例如，其中以与借以测量热点的时间范围匹配的预定频率来服务队列)，用于每一地址的热点计数器可在方法400开始时归零。在其它实例中，可以大于借以测量热点的速率的速率来服务队列，在这些实例中，在借以测量热点的时间段到期之后重置计数器。在另外其它实例中，在存储器控制器重置或断电之前不重置计数器。
在操作420处，可存储关于热点的信息。举例来说，在操作415处被视为热点的存储器地址和关于存储器地址的数据(例如，存取的数目的计数)以及其它统计数据(例如在其它时间段内的存取的数目)可存储于例如存储器装置中。在其它实例中，可能并不执行操作415且可针对每一地址存储在操作410处确定的计数。
在操作425处，可接收对热点信息的请求。举例来说，在存储器控制器小芯片内部或外部的处理器通过外部或内部通信接口接收所述请求。在操作430处，存储器控制器可发射包含所存储的热点信息的响应。
图5说明根据本公开的一些实例的存储器控制器500的示意图。图5是存储器控制器小芯片205的另一实例并且示出如图2所示的许多相同组件。举例来说，高速缓存器520和585是高速缓存器210的实例；DRAM 545是裸片外存储器275-280的实例；原子/写入合并580和可编程原子单元595可为原子和合并单元250的实例；图5的其它组件可为图2的其它组件的实例，例如裸片外存储器控制器220和高速缓存控制器215。NOC请求队列505从片上网络接收请求且提供少量的排队。原子请求队列510从可编程原子单元接收请求并提供少量排队。流入请求多路复用器(IRM)515在流入存储器请求源之间进行选择。三个源按优先级次序是：存储器危险请求、原子请求和流入NOC请求。高速缓存器(读取)502和高速缓存器(写入)585是SRAM数据高速缓存器。图展示作为两个单独块的高速缓存器(502和585)，一个提供读取存取，另一个提供写入存取。延迟块525提供一或多个管线级以模拟用于SRAM高速缓存读取操作的延迟。高速缓存未命中需要对存储器的存取以将所要数据引入到高速缓存器中。在此DRAM存取时间期间，存储器行不可用于其它请求。存储器危险块(设置块530和清除块590)维持指示哪些存储器行不可用于存取的危险位的表。尝试存取具有危险的行的流入请求由存储器危险块保持直到清除危险为止。一旦清除危险，就通过流入请求多路复用器重新发送请求。存储器行标签地址经散列处理为危险位索引。可挑选危险位的数目以将危险冲突概率设置到足够低的水平。流入DRAM控制多路复用器(IDCM)535从流入NOC请求和高速缓存逐出请求进行选择。组请求队列540，即各自单独被管理的DRAM组，具有专用的组请求队列以保持请求，直到它们可在相关联DRAM组上调度为止。
调度器542跨组队列540进行选择以挑选对可用DRAM组的请求。DRAM 545表示一或多个外部DRAM装置。请求命中数据队列550保持来自高速缓存命中的请求数据直到被选择为止。请求未命中数据队列555保持从DRAM读取的数据直到被选择为止。未命中请求队列560用于保持用于高速缓存未命中的请求包信息直到请求被选择为止。命中请求队列565保持用于高速缓存命中的请求包信息直到被选择为止。数据选择多路复用器(DSM)570在DRAM读取数据和高速缓存命中读取数据之间进行选择。将所选择的数据写入到SRAM高速缓存器。请求选择多路复用器(RSM)575在命中请求队列560与未命中请求队列565之间进行选择。
原子/写入合并580合并请求数据和DRAM读取数据，或者，如果请求为内置原子，那么存储器数据和请求数据用作原子操作的输入。高速缓存(写入)块585表示用于SRAM高速缓存器的写入端口。来自NOC写入请求的数据和来自DRAM读取操作的数据写入到SRAM高速缓存。存储器危险(清除)块590表示针对存储器危险结构的危险清除操作。清除危险可释放待处理NOC请求且将其发送到流入请求多路复用器。可编程原子单元595处理可编程原子事务。NOC流出响应多路复用器(ORM)597在存储器控制器响应和自定义原子单元响应之间进行选择且将选择发送到NOC。
图6是实例机器600的框图，本文中所论述的技术(例如，方法)中的任何一种或多种可利用所述机器、在所述机器中或通过所述机器进行实施。如本文中所描述，实例可包含机器600中的逻辑或数个组件或机构，或可由其操作。电路系统(例如，处理电路系统)是在机器600的有形实体中实施的电路集合，其包含硬件(例如，简单电路、门、逻辑等)。电路系统成员资格可随时间推移为灵活的。电路系统包含在操作时可单独或组合地执行特定任务的成员。在实例中，可以不可改变的方式设计电路系统的硬件以进行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式经修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的机器可读媒体。在连接物理组件时，改变硬件组成部分的根本电性质，例如从绝缘体变为导体，或反之亦然。指令使得嵌入式硬件(例如，执行单元或加载机构)能够经由可变连接以硬件创建电路系统的构件以在处于操作中时实行特定操作的部分。因此，在实例中，机器可读媒体元件是电路系统的一部分或在装置操作时以通信方式耦合到电路系统的其它部件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统中的第一电路，且在不同时间由第一电路系统中的第二电路重新使用，或由第二电路系统中的第三电路重新使用。下文是关于机器600的这些组件的额外实例。
在替代性实施例中，机器600可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器600可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的容量操作。在实例中，机器600可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器600可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令的任何机器。此外，虽然仅示出单个机器，但术语“机器”还应被视为包括单独或联合执行一组(或多组)指令以执行本文论述的方法论中的任何一种或多种的任何机器集合，如云计算、软件即服务(software as a service，SaaS)、其它计算机集群配置。
机器(例如，计算机系统)600可包含硬件处理器602(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器604、静态存储器(例如，固件、微码的存储器或存储设备、基本输入输出(BIOS)、统一可扩展固件接口(UEFI)等)606，以及大容量存储装置608(例如，硬盘驱动器、磁带机、快闪存储设备或其它块装置)，其中的一些或全部可经由互联件630(例如，总线)彼此通信。机器600可另外包含显示单元610、字母数字输入装置612(例如，键盘)和用户接口(UI)导航装置614(例如，鼠标)。在一实例中，显示单元610、输入装置612和UI导航装置614可为触摸屏显示器。机器600可另外包含大容量存储装置(例如，驱动单元)608、信号产生装置618(例如，扬声器)、网络接口装置620和一或多个传感器616，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器600可包含输出控制器628，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
处理器602、主存储器604、静态存储器606或大容量存储装置608的寄存器可以是或包含其上存储有一或多组数据结构或指令624(例如，软件)的机器可读媒体622，所述数据结构或指令体现本文中所描述的技术或功能中的任何一或多种，或被所述技术或功能利用。指令624还可在其由机器600执行期间完全或至少部分地停留在硬件处理器602、主存储器604、静态存储器606或大容量存储装置608的寄存器中的任一个内。在实例中，硬件处理器602、主存储器604、静态存储器606或大容量存储装置608中的一个或任何组合可构成机器可读媒体622。虽然机器可读媒体622说明为单个媒体，但术语“机器可读媒体”可包含被配置成存储一或多个指令624的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓存器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或承载供机器600执行且使机器600执行本公开的技术中的任何一或多者的指令的任何媒体，或能够存储、编码或承载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器、光学媒体、磁性媒体和信号(例如，射频信号、其它基于光子的信号、声音信号等)。在实例中，非暂时性机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量，且因此为物质组成。因此，非暂时性机器可读媒体是不包含暂时性传播信号的机器可读媒体。非暂时性机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移式盘；磁光盘；以及CD-ROM和DVD-ROM盘。
在实例中，存储或以其它方式提供在机器可读媒体622上的信息可表示指令624，例如指令624本身或可从其导出指令624的格式。可从其导出指令624的此格式可包含源码、已编码指令(例如，呈压缩或加密形式)、已封装指令(例如，拆分成多个封装)等。表示机器可读媒体622中的指令624的信息可由处理电路系统处理到指令中以实施本文中所论述的操作中的任一个。举例来说，从信息(例如，由处理电路系统处理)导出指令624可包含：编译(例如，从源代码、目标代码等)、解译、加载、组织(例如，动态地或静态地链接)、编码、解码、加密、解密、封装、解封装或以其它方式将信息操纵到指令624中。
在实例中，指令624的导出可包含(例如，通过处理电路系统)对信息的汇编、编译或解译以从由机器可读媒体622提供的一些中间或预处理格式创建指令624。当在多个部分中提供信息时，可组合、解封装和修改所述信息以创建指令624。举例来说，信息可在一个或数个远程服务器上的多个压缩源码封装(或目标码，或二进制可执行码等)中。源代码封装可在经由网络发射时被加密，且在必要时被解密、解压缩、汇编(例如，链接)，且在本地机器处被编译或解译(例如，到可独立执行的库中等)，且由本地机器执行。
指令624可进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置620使用发射媒体在通信网络626上发射或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络和无线数据网络(例如，被称为的电气电子工程师学会(IEEE)802.11标准系列、被称为/>的IEEE 802.16标准系列)、IEEE 802.15.4标准系列、对等(P2P)网络等等。在实例中，网络接口装置620可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络626。在实例中，网络接口装置620可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“发射媒体”应被视为包含能够存储、编码或载送指令以由机器600执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。发射媒体是机器可读媒体。为了更好地说明本文中所描述的方法和设备，一组非限制性实例实施例在下文阐述为带编号的实例。
其它注释和实例
实例1是一种设备，其包括：存储器阵列；危险指示符存储器；危险队列；处理器，其耦合到所述存储器阵列、危险指示符和危险队列且被配置成：接收对所述存储器阵列的存储器地址的存储器存取请求；确定所述危险指示符存储器中的危险指示符针对所述存储器地址经设置；响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到所述危险队列；使存储器存取计数针对所述危险队列中的每一地址递增；基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；接收对所述热点信息的请求，所述请求来自裸片外处理器；以及将所述热点信息发射到所述裸片外处理器。
在实例2中，根据实例1所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址，以此创建热点信息。
在实例3中，根据实例1到2所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址，以此创建热点信息。
在实例4中，根据实例1到3所述的标的物包含，其中所述处理器被进一步配置成：响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
在实例5中，根据实例1到4所述的标的物包含，其中所述处理器被进一步配置成：接收对第二存储器地址的第二存储器存取请求；确定危险指示符针对所述第二存储器地址经设置；响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及响应于确定所述危险队列已满，制止将所述第二存储器地址添加到所述危险队列。
在实例6中，根据实例1到5所述的标的物包含，其中所述危险指示符是危险位。
在实例7中，根据实例1到6所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于所述存取计数来识别所述一或多个热点地址，以此创建热点信息。
实例8是一种方法，其包括：接收对存储器阵列的存储器地址的存储器存取请求；确定危险指示符针对所述存储器地址经设置；响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到危险队列；使存储器存取计数针对所述危险队列中的每一地址递增；基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；接收对所述热点信息的请求，所述请求来自裸片外处理器；以及将所述热点信息发射到所述裸片外处理器。
在实例9中，根据实例8所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址。
在实例10中，根据实例8到9所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址。
在实例11中，根据实例8到10所述的标的物包含，其中响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
在实例12中，根据实例8到11所述的标的物包含，接收对第二存储器地址的第二存储器存取请求；确定危险指示符针对所述第二存储器地址经设置；响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及响应于确定所述危险队列已满，不将所述第二存储器地址添加到所述危险队列。
在实例13中，根据实例8到12所述的标的物包含，其中所述危险指示符是危险位。
在实例14中，根据实例8到13所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于所述存取计数来识别所述一或多个热点地址。
实例15是一种存储指令的非暂时性机器可读媒体，所述指令在由机器执行时使得所述机器执行包括以下操作的操作：接收对存储器阵列的存储器地址的存储器存取请求；确定危险指示符针对所述存储器地址经设置；响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到危险队列；使存储器存取计数针对所述危险队列中的每一地址递增；基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；接收对所述热点信息的请求，所述请求来自裸片外处理器；以及将所述热点信息发射到所述裸片外处理器。
在实例16中，根据实例15所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息的所述操作包括基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址。
在实例17中，根据实例15到16所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息的所述操作包括基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址。
在实例18中，根据实例15到17所述的标的物包含，其中响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
在实例19中，根据实例15到18所述的标的物包含，其中所述操作另外包括：接收对第二存储器地址的第二存储器存取请求；确定危险指示符针对所述第二存储器地址经设置；响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及响应于确定所述危险队列已满，不将所述第二存储器地址添加到所述危险队列。
在实例20中，根据实例15到19所述的标的物包含，其中所述危险指示符是危险位。
在实例21中，根据实例15到20所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于所述存取计数来识别所述一或多个热点地址。
实例22是一种装置其包括：用于接收对存储器阵列的存储器地址的存储器存取请求的装置；用于确定危险指示符针对所述存储器地址经设置的装置；用于响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到危险队列的装置；用于使存储器存取计数针对所述危险队列中的每一地址递增的装置；用于基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息的装置；用于接收对所述热点信息的请求的装置，所述请求来自裸片外处理器；以及用于将所述热点信息发射到所述裸片外处理器的装置。
在实例23中，根据实例22所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述用于创建热点信息的装置包括用于基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址的装置。
在实例24中，根据实例22到23所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述用于创建热点信息的装置包括用于基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址的装置。
在实例25中，根据实例22到24所述的标的物包含，其中所述装置另外包括用于响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止的装置
在实例26中，根据实例22到25所述的标的物包含，用于接收对第二存储器地址的第二存储器存取请求的装置；用于确定危险指示符针对所述第二存储器地址经设置的装置；用于响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满的装置；以及用于响应于确定所述危险队列已满，不将所述第二存储器地址添加到所述危险队列的装置。
在实例27中，根据实例22到26所述的标的物包含，其中所述危险指示符是危险位。
在实例28中，根据实例22到27所述的标的物包含，其中所述热点信息包括一或多个热点地址的识别，且其中所述用于创建热点信息的装置包括基于所述存取计数来识别所述一或多个热点地址。
实例29是包含指令的至少一个机器可读媒体，所述指令当由处理电路执行时使得所述处理电路执行操作以实施实例1到28中的任一实例。
实例30是一种设备，其包括用以实施实例1到28中的任一实例的装置。
实例31是一种实施实例1到28中的任一实例的系统。
实例32是一种用以实施实例1到28中的任一实例的方法。
以上详细描述包含对附图的参考，所述附图形成详细描述的一部分。图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示或所描述的那些元件的实例。此外，本发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，如专利文件中常见，使用术语“一”以包含一个或多于一个，这与“至少一个”或“一或多个”的任何其它实例或用途无关。在此文档中，除非另外指示，否则术语“或”用于指代非排他性的或，使得“A或B”可以包含“A而非B”、“B而非A”，以及“A和B”。在所附权利要求书中，术语“包含”和“在其中(in which)”用作相应术语“包括”和“其中(wherein)”的通俗等效术语。此外，在所附权利要求书中，术语“包含”和“包括”为开放式的，即，包含除权利要求书中在此术语之后列出的那些元件之外的元件的系统、装置、物品或过程仍被视为在权利要求书的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标签，并且并不旨在对其对象施加数字要求。
以上描述意在为说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可以彼此组合使用。如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。同样，在以上详细描述中，可以将各种特性分组在一起以简化本公开。此情况不应解释为期望未要求的所公开特征对任何权利要求来说是必需的。实际上，本发明主题可在于比特定公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (20)

1.一种设备，其包括：
存储器阵列；
危险指示符存储器；
危险队列；
处理器，其耦合到所述存储器阵列、危险指示符和危险队列且被配置成：
接收对所述存储器阵列的存储器地址的存储器存取请求；
确定所述危险指示符存储器中的危险指示符针对所述存储器地址经设置；
响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到所述危险队列；
使存储器存取计数针对所述危险队列中的每一地址递增；
基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；
接收对所述热点信息的请求，所述请求来自裸片外处理器；以及
将所述热点信息发射到所述裸片外处理器。
2.根据权利要求1所述的设备，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址，以此创建热点信息。
3.根据权利要求1所述的设备，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址，以此创建热点信息。
4.根据权利要求1所述的设备，其中所述处理器被进一步配置成：响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
5.根据权利要求1所述的设备，其中所述处理器被进一步配置成：
接收对第二存储器地址的第二存储器存取请求；
确定危险指示符针对所述第二存储器地址经设置；
响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及
响应于确定所述危险队列已满，制止将所述第二存储器地址添加到所述危险队列。
6.根据权利要求1所述的设备，其中所述危险指示符是危险位。
7.根据权利要求1所述的设备，其中所述热点信息包括一或多个热点地址的识别，且其中所述处理器被配置成通过被配置成基于所述存取计数来识别所述一或多个热点地址，以此创建热点信息。
8.一种方法，其包括：
接收对存储器阵列的存储器地址的存储器存取请求；
确定危险指示符针对所述存储器地址经设置；
响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到危险队列；
使存储器存取计数针对所述危险队列中的每一地址递增；
基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；
接收对所述热点信息的请求，所述请求来自裸片外处理器；以及
将所述热点信息发射到所述裸片外处理器。
9.根据权利要求8所述的方法，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址。
10.根据权利要求8所述的方法，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址。
11.根据权利要求8所述的方法，其中响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
12.根据权利要求8所述的方法，其另外包括：
接收对第二存储器地址的第二存储器存取请求；
确定危险指示符针对所述第二存储器地址经设置；
响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及
响应于确定所述危险队列已满，不将所述第二存储器地址添加到所述危险队列。
13.根据权利要求8所述的方法，其中所述危险指示符是危险位。
14.根据权利要求8所述的方法，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息包括基于所述存取计数来识别所述一或多个热点地址。
15.一种存储指令的非暂时性机器可读媒体，所述指令在由机器执行时使得所述机器执行包括以下操作的操作：
接收对存储器阵列的存储器地址的存储器存取请求；
确定危险指示符针对所述存储器地址经设置；
响应于确定所述危险指示符针对所述存储器地址经设置，将所述存储器地址添加到危险队列；
使存储器存取计数针对所述危险队列中的每一地址递增；
基于针对所述危险队列中的每一地址的所述存储器存取计数来创建热点信息；
接收对所述热点信息的请求，所述请求来自裸片外处理器；以及
将所述热点信息发射到所述裸片外处理器。
16.根据权利要求15所述的非暂时性机器可读媒体，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息的所述操作包括基于针对所述一或多个热点地址的所述存储器存取计数高于阈值来识别所述一或多个热点地址。
17.根据权利要求15所述的非暂时性机器可读媒体，其中所述热点信息包括一或多个热点地址的识别，且其中创建热点信息的所述操作包括基于针对所述一或多个热点地址的所述存储器存取计数是高于平均存取量的阈值数目来识别所述一或多个热点地址。
18.根据权利要求15所述的非暂时性机器可读媒体，其中响应于确定所述危险指示符针对所述地址经设置，延迟所述存储器存取请求的执行直到清除所述危险指示符为止。
19.根据权利要求15所述的非暂时性机器可读媒体，其中所述操作另外包括：
接收对第二存储器地址的第二存储器存取请求；
确定危险指示符针对所述第二存储器地址经设置；
响应于确定所述危险指示符针对所述第二存储器地址经设置，确定所述危险队列已满；以及
响应于确定所述危险队列已满，不将所述第二存储器地址添加到所述危险队列。
20.根据权利要求15所述的非暂时性机器可读媒体，其中所述危险指示符是危险位。
CN202180082645.2A 2020-10-20 2021-10-06 存储器热点识别 Pending CN116569128A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/074,755 2020-10-20
US17/074,755 US20220121394A1 (en) 2020-10-20 2020-10-20 Identifying memory hotspots
PCT/US2021/053778 WO2022115165A2 (en) 2020-10-20 2021-10-06 Identifying memory hotspots

Publications (1)

Publication Number Publication Date
CN116569128A true CN116569128A (zh) 2023-08-08

Family

ID=81186206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180082645.2A Pending CN116569128A (zh) 2020-10-20 2021-10-06 存储器热点识别

Country Status (3)

Country Link
US (1) US20220121394A1 (zh)
CN (1) CN116569128A (zh)
WO (1) WO2022115165A2 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423739B2 (en) * 2008-02-06 2013-04-16 International Business Machines Corporation Apparatus, system, and method for relocating logical array hot spots
US20090254902A1 (en) * 2008-04-02 2009-10-08 Inventec Corporation Method for improving access efficiency of small computer system interface storage device
US20120110291A1 (en) * 2009-04-06 2012-05-03 Kaminario Technologies Ltd. System and method for i/o command management
US9063561B2 (en) * 2009-05-06 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct memory access for loopback transfers in a media controller architecture
US8782324B1 (en) * 2012-06-28 2014-07-15 Emc Corporation Techniques for managing placement of extents based on a history of active extents
WO2015063889A1 (ja) * 2013-10-30 2015-05-07 株式会社日立製作所 管理システム、プラン生成方法、およびプラン生成プログラム
US11175709B2 (en) * 2019-08-26 2021-11-16 Intel Corporation Per chiplet thermal control in a disaggregated multi-chiplet system

Also Published As

Publication number Publication date
WO2022115165A2 (en) 2022-06-02
US20220121394A1 (en) 2022-04-21
WO2022115165A3 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US11539623B2 (en) Single field for encoding multiple elements
CN114388040B (zh) 通知进程或可编程原子操作捕获的方法
US11693690B2 (en) Method of completing a programmable atomic transaction by ensuring memory locks are cleared
US11403023B2 (en) Method of organizing a programmable atomic unit instruction memory
US11985078B2 (en) Packet arbitration for buffered packets in a network device
US11740929B2 (en) Registering a custom atomic operation with the operating system
CN116547644A (zh) 检测可编程原子事务中的无限循环
CN116601601A (zh) 在多过程系统内执行可编程原子单元资源的方法
CN114385236A (zh) 传递可编程原子操作符到存储器控制器
CN116685943A (zh) 可编程原子单元中的自调度线程
US11847464B2 (en) Variable pipeline length in a barrel-multithreaded processor
US11698791B2 (en) On-demand programmable atomic kernel loading
CN114385545B (zh) 针对可编程原子操作的存储器存取边界检查
US20220121394A1 (en) Identifying memory hotspots
US11455262B2 (en) Reducing latency for memory operations in a memory controller
US12020062B2 (en) Method of executing programmable atomic unit resources within a multi-process system
US12020064B2 (en) Rescheduling a failed memory request in a processor
US20220121483A1 (en) Thread execution control in a barrel processor
CN116583828A (zh) 管理存储器控制器中的危险

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination