CN116562225A - 一种芯片验证平台、方法和装置 - Google Patents

一种芯片验证平台、方法和装置 Download PDF

Info

Publication number
CN116562225A
CN116562225A CN202310511996.1A CN202310511996A CN116562225A CN 116562225 A CN116562225 A CN 116562225A CN 202310511996 A CN202310511996 A CN 202310511996A CN 116562225 A CN116562225 A CN 116562225A
Authority
CN
China
Prior art keywords
sequence
function
mac address
port
excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310511996.1A
Other languages
English (en)
Inventor
魏刚
唐云霁
杨锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Shengxin Network Technology Co ltd
Original Assignee
Beijing Shengxin Network Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Shengxin Network Technology Co ltd filed Critical Beijing Shengxin Network Technology Co ltd
Priority to CN202310511996.1A priority Critical patent/CN116562225A/zh
Publication of CN116562225A publication Critical patent/CN116562225A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种芯片验证平台、方法和装置，应用于芯片设计验证，该验证平台包括：激励发生器、被测设计、参考模型和数据库。通过激励发生器生成激励数据，数据库中记录中间信息，被测设计和参考模型接收和处理激励数据，另外，参考模型还用于将处理激励数据得到的中间信息保存至数据库。激励发生器、被测设计、参考模型和数据库相互配合，能够实现自动构造激励数据，智能化的产生激励。

Description

一种芯片验证平台、方法和装置
技术领域
本公开涉及但不限于芯片领域，尤其涉及一种芯片验证平台、方法和装置。
背景技术
随着芯片制造工艺的不断进步，以及芯片应用场景的不断拓展，芯片的规模越来越大，功能越来越复杂，芯片的验证工作面临更复杂的挑战。
传统的芯片验证方法是直接测试，针对芯片的每一个功能特性编写测试激励，采用观察波形或对比文件的方式判断所测功能特性是否正确。其主要步骤包括：先分解测试点，然后设计直接测试用例，再执行直接测试用例，最后分析代码覆盖率，补充测试用例，直到覆盖率收敛。
随着芯片复杂度的不断提高，采用传统的芯片验证方法，面临越来越多的问题。例如，由于传统的芯片验证方法都是直接测试，而其所构造的测试激励的抽象层次低，导致测试用例的数量非常庞大，维护比较困难，而且随着芯片复杂度的提高，验证的难度和工作量也会成倍地增长，导致芯片的验证效率低下。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开一实施例提供了一种芯片验证平台，应用于芯片设计验证，包括激励发生器、被测设计、参考模型和数据库，其中：
所述激励发生器被设置为根据第一功能的测试用例生成第一激励数据并发送；及根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送；
所述被测设计被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述参考模型与所述被测设计的功能和端口相同，被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述数据库被配置为保存所述参考模型处理得到的中间信息。
本公开一实施例还提供了一种芯片验证方法，用于对芯片设计进行验证，其中，应用包括激励发生器、被测设计、参考模型和数据库的芯片验证平台，所述参考模型与所述被测设计的功能和端口相同，所述方法包括：
所述激励发生器根据第一功能的测试用例生成第一激励数据并发送；
所述被测设计接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；所述参考模型接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库；
所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送；
所述被测设计接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；所述参考模型接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果。
本公开一实施例还提供了一种芯片验证装置，包括处理器和保存有计算机程序的存储器，其中，所述处理器能够读取所述计算机程序，执行如本公开任一实施例所述的芯片验证方法。
与相关技术相比，本公开实施例提供的一种芯片验证平台、方法和装置，能够自动修改报文信息，自动构造激励数据，智能化地产生激励。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
图1为本公开一实施例芯片验证平台的的示意图；
图2为本公开一实施例MAC地址项的结构示意图；
图3为本公开一实施例激励产生器的结构示意图；
图4为本公开一实施例以太网帧的结构示意图；
图5为本公开一实施例芯片验证方法的流程图；
图6为本公开一实施例激励产生器的结构示意图。
具体实施方式
本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
激励构造、响应校验、覆盖率收敛是芯片验证的过程中要解决的三大问题。激励构造主要为产生DUT(被测设计)的输入信号，响应校验主要为校验DUT的输出信号，覆盖率收敛主要为验证的完备性。其中激励构造是最关键的一个环节。
随着芯片复杂度的提高，验证工作量会成倍地增长。
为了解决上述问题，本公开一实施例提供了一种芯片验证平台，应用于芯片设计验证，如图1所示，包括激励发生器Intelligent Stimulus Generator、被测设计DesignUnder Test(DUT)、参考模型Reference Model(RM)和数据库：
所述激励发生器被设置为根据第一功能的测试用例生成第一激励数据并发送；及根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送；
所述被测设计被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述参考模型与所述被测设计的功能和端口相同，被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述数据库被配置为保存所述参考模型处理得到的中间信息。
其中，所述数据库可以为MAC_Info类型的数据库(MAC_Info Database)，是SystemVerilog语言的一个数组队列，数组的索引是端口号；所述中间信息可以为MAC_info类型的数据结构；所述MAC_info类型的数据结构可以用SystemVerilog语言定义的MAC_info类型数据结构，至少包含MAC地址和VLAN标签，数据结构可以如下：
typedef struct{
int mac_addr；
int vlan_tag；
}mac_info；
本实施例的芯片验证平台是一种智能化的芯片验证平台，根据被测设计的某个特定功能，通过将芯片处理的中间信息学习到数据库，并在激励数据构造过程中，通过激励发生器自动获取数据库中存储的中间信息，从而能够自动修改报文，智能化地自动构造相应的激励报文，解决手动构造激励报文的繁琐，验证效率低下的问题。
在本公开一示例性的实施例中，所述芯片包括以太网交换芯片，所述第一功能包括MAC地址学习功能，所述第二功能包括MAC地址查找功能；
所述第一激励数据为第一以太网报文，所述第二激励数据为第二以太网报文；
所述中间信息包括与端口绑定的数据结构，每一数据结构包含所述参考模型根据所述第一以太网报文学习得到的MAC地址和VLAN标签。
在本实施例的一示例中，通过以太网交换芯片对MAC地址学习和MAC地址查找进行说明：
首先需要说明的是，根据目的MAC地址的类型，以太网帧分为单播报文、组播报文和广播报文，以太网帧的源MAC地址都为单播地址。
以太网交换芯片的主要功能包括源MAC地址学习和目的MAC地址查找，交换芯片通过维护其内部的MAC地址表实现源MAC地址的学习和目的MAC地址的查找。MAC地址表由一系列的MAC地址项组成，图2为MAC地址项的结构示意图，MAC地址项的结构可以参照图2。
具体的，源MAC地址学习工作原理是：
当以太网交换芯片接收到一个报文时，首先检查该报文的源MAC地址是否是单播地址；如果不是，则丢弃该报文；如果是，则根据源MAC地址和VLAN标签组成的KEY，通过Hash算法计算得到一个地址，按照该地址读取MAC地址表；
如果MAC地址表里已经存在该KEY，则更新MAC地址表的状态；如果不存在，则把该KEY写到MAC地址表里。
目的MAC地址查找的工作原理是：
当接收到一个广播报文时，它会向除接收端口之外的所有端口进行洪泛；
当收到一个单播或组播报文时，根据目的MAC地址和VLAN标签组成的KEY，通过Hash算法计算得到一个地址，按照该地址读取MAC地址表，检查报文的KEY和MAC地址表内的KEY是否相同，如果相同，则按照MAC地址表对应的端口转发，否则，则洪泛到所有端口。
在本公开一示例性的实施例中，所述激励发生器根据所述第一功能的测试用例生成第一激励数据并发送，包括：根据MAC地址学习功能的测试用例生成第一以太网报文并发送到所述被测设计的第一端口和所述参考模型的第一端口，所述第一以太网报文的源MAC地址为第一MAC地址，VLAN标签为第一VLAN标签；
所述参考模型基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库，包括：基于MAC地址学习功能对所述第一以太网报文进行解析，将解析得到的所述第一以太网报文中的第一MAC地址和第一VLAN标签作为所述中间信息，存储到所述数据库中与所述第一端口绑定的数据结构中。
本公开的参考模型基于MAC地址学习功能得到学习的以太网报文的MAC地址和VLAN标签作为中间信息，而数据库则分端口存放学习的以太网报文的MAC地址和VLAN标签处理得到的中间信息。
在本公开一示例性的实施例中，所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：根据MAC地址查找功能的测试用例所配置的目的端口，查找所述数据库中与所述目的端口绑定的数据结构，在所述目的端口为第一端口的情况下，生成第二以太网报文并发送到所述被测设计的第二端口和所述参考模型的第二端口，以测试所述被测设计将以太网报文从所述第二端口转发到所述第一端口的能力，其中，所述第二以太网报文中的目的MAC地址为所述第一MAC地址，VLAN标签为所述第一VLAN标签。
在本公开一示例性的实施例中，参见图3，图3中WSEQ代表工作序列的指针，ASEQ代表应用序列的指针，RAL代表寄存器模型的指针，CFG代表仿真配置类的指针；SQR代表序列发生器的指针；
所述激励发生器包括三层序列结构及序列发生器；
所述三层序列结构包括用于描述生成激励数据的一系列操作的测试序列TestSequences、工作序列Worker Sequences和应用序列API Sequences；每一测试序列对应于一种功能的一个测试用例，可调用所述工作序列和/或所述应用序列；每一工作序列对应于芯片的一种功能，可调用所述应用序列和/或其他工作序列；每一应用序列用于基于接口协议完成设定的一个或多个操作；
所述序列发生器被设置为通过调用所述测试序列以生成激励数据，所述激励数据包括所述第一激励数据和所述第二激励数据；
另外，所述应用序列由通用验证组件提供。
在本实施例的一示例中，所述序列发生器包括与端口一一对应的多个序列发生器，其中的每一序列发生器用于调用对应端口的测试序列以生成对应端口的激励数据，如图3中的序列发生器A、序列发生器B和序列发生器C分别对应端口A、B、C；
所述对应端口的测试序列包括用于测试MAC地址学习功能的第一测试序列，所述第一测试序列用于根据设置的或自动生成的源MAC地址和VLAN标签，调用设置的工作序列和/或应用序列，生成发给该对应端口的第一以太网报文。
在本实施例的一示例中，所述对应端口的测试序列还包括用于测试MAC地址查找功能的第二测试序列，所述第二测试序列用于根据配置的目的端口，调用对应于MAC地址查找功能的工作序列；
所述对应于MAC地址查找功能的工作序列用于在被调用后，从所数据库中获取与所述目的端口绑定的MAC地址和VLAN标签，调用用于生成以太网报文的应用序列；
所述用于生成以太网报文的应用序列用于在被调用后，生成所述第二以太网报文，所述第二以太网报文中的目的MAC地址为与所述目的端口绑定的MAC地址，VLAN标签为与所述目的端口绑定的VLAN标签。
本公开任一实施例的工作序列，能够自动获取数据库存储的中间信息，并根据获取的中间信息自动修改报文内容，自动构造激励报文。
下面以一具体示例说明，假如将从端口A来的报文转发到B，具体的流程可以包括以下步骤：
第一步，参考模型从端口B收到一个报文PKT_B后，把报文PKT_B对应的源MAC地址和VLAN标签组成的MAC地址项学习到MAC地址表里，同时把源MAC地址和VLAN标签赋值给MAC_info类型的数据结构，并把它存储到MAC_info数据库里，示例如下：
mac_info var_b；//定义mac_info类型的变量var_b
var_b.mac_addr＝PKT_B.smac_addr；//把报文PKT_B的源MAC地址smac_addr赋给变量var的mac_addr
var_b.vlan_tag＝PKT_B.vlan_tag；//把报文PKT_B的VLAN标签vlan_tag赋给变量var的vlan_tag
mac_info_queue[PORT_B].push_back(var_b)；//把var_b存入队列
其中，mac_info_queue是MAC_info数据库，它是SystemVerilog语言的一个数组队列，数组的索引是端口号，队列里存储MAC_info类型的数据结构。
第二步，假设测试用例要测试端口A发送的报文能够从端口B转发出去，则端口A发送的报文的目的MAC地址必须等于从端口B发送报文的源MAC地址。
要将端口A发送的报文能够从端口B转发出去，激励发生器Test Sequences、Worker Sequences和API Sequences可以按照下述方式调用：激励发生器调用A口的TestSequences的port_a_tseq生成PKT_A，port_a_seq调用Worker Sequences的mac_fwd_wseq，mac_fwd_wseq调用API Sequences的eth_data_aseq。mac_fwd_wseq自动从MAC_info数据库中获取B口发送报文的MAC_info类型的数据结构，把MAC_info里的mac_addr赋给eth_data_aseq里的frame的目的MAC地址dmac_addr，把MAC_info里的vlan_tag赋给eth_data_aseq里的frame的VLAN标签vlan_tag。
详细代码如下：
(1)Test Sequence的port_a_tseq示例如下：
(2)Worker Sequence的mac_fwd_wseq示例如下：
(3)API Sequence的eth_data_aseq示例如下：
第三步，激励发生器把报文PKT_A通过端口A送给被测设计，同时送给参考模型，参考模型使用报文A的目的MAC地址和VLAN标签组成的MAC地址项，查找MAC地址表，会命中从端口B报文PKT_B学习到MAC地址表的MAC地址项，因此报文PKT_A会通过端口B发送出去。
上述Test sequence代码中的direct_destination_port_enable用于设置指定目的端口使能，destination_port用于设置报文转发的目的端口，所述目的端口使能可被设置为第一标识0和第二标识1；例如，从A端口发送的报文，如果目的端口使能配置成第一标识1，且目的端口是B，则只能从数据库中获取转发到目的端口B的中间信息，从而A端口发送的报文只会转发到目的端口B；如果目的端口使能配置成第二标识0，则从数据库中随机获取一个中间信息，从而端口A发出的报文可能转发到端口B或端口C或端口D。
本公开的芯片验证平台能够自动获取数据库中存储的中间信息，从而能够自动修改报文，达到自动构造激励报文的目的。
另外需要说明的是，所述测试序列由于用于完成某个特定测试用例所构造的序列，因为每个测试用例所测的测试点都不一样，所以测试序列一般不会复用；工作序列与DUT和寄存器或表项的配置相关，可以在不同的测试用例之间复用；所述应用序列和DUT的寄存器或表项的配置无关，可以在不同的项目中重用。
在本公开一示例性的实施例中，参见图3，至少部分所述工作序列包含寄存器模型的指针RAL和/或仿真配置类的指针CFG，以通过所述寄存器模型的指针读取寄存器的配置，和/或通过所述仿真配置类的指针读取表项的配置，以根据所述寄存器和/或表项的配置执行生成激励数据的操作。
其中，所述寄存器和表项是芯片内部的存储单元，可以保存数据，芯片的各种功能特性需要通过把其内部的寄存器或表项配置成特定的值才能实现，要测试芯片的某个功能要完成必要的寄存器或表项的配置。芯片内部的寄存器或表项和端口有关系，每个端口有一组寄存器或表项，测试某个功能时，需要配置使用的端口对应的寄存器或表项，不使用的端口对应的寄存器或表项可以不配置。
可见，在寄存器和表项的配置发生更改后，本公开的工作序列在代码生成过程中，可以通过寄存器模型的指针读取最新的寄存器配置，通过仿真配置类的指针读取最新的表项配置，及时的根据寄存器和表项的配置去生成激励数据。
在本实施例的一示例中，以4个端口的交换芯片为例，每个端口都可以进行MAC地址学习，但是芯片的MAC地址表空间有限，所以芯片设计时可能会限制某个端口可以学习的MAC地址的数量，也可能会限制某个VLAN可以学习的MAC地址的数量。
寄存器的配置可以是通过寄存器模型实现的，配置端口可以学习的MAC地址的最大数量的示例可以如下：
RAL.port_learn_control[0].mac_learn_limit.set(100)；
RAL.port_learn_control[1].mac_learn_limit.set(200)；
RAL.port_learn_control[2].mac_learn_limit.set(300)；
RAL.port_learn_control[3].mac_learn_limit.set(400)；
其中，port_learn_control为对应的寄存器名字，mac_learn_limit为寄存器里包含的域名字，用来控制端口可以学习的MAC地址的最大数量。
表项的配置可以是通过仿真配置类实现的，假设需要限制VLAN标签是100/200/300/400的VLAN可以学习的MAC地址的数量分别是1000/2000/3000/4000，配置示例可以如下：
CFG.vlan_learn_control[100].vlan_learn_limit＝1000；
CFG.vlan_learn_control[200].vlan_learn_limit＝2000；
CFG.vlan_learn_control[300].vlan_learn_limit＝3000；
CFG.vlan_learn_control[400].vlan_learn_limit＝4000；
通过RAM(即表项)实现对每个VLAN可以学习的MAC地址数量进行限制，比通过寄存器实现对每个VLAN可以学习的MAC地址数量进行限制，能够减少芯片的面积。
在本公开一示例性的实施例中，所述工作序列还包括用于获取覆盖率的工作序列；
所述获取覆盖率的工作序列用于从测试后生成的覆盖率数据库获取测试的覆盖率，在所述覆盖率低于设定的覆盖率阈值时，调整产生激励的随机种子，以增加测试用例的覆盖率。
在本实施例的一示例中，假设通过Synopsys公司的仿真器VCS进行仿真，功能覆盖率模型A设定的目标测试用例的覆盖率为90％假设给仿真设定的目标测试用例的覆盖率是功能覆盖率模型A的覆盖率达到90％，可以包括以下步骤：
第一步，使用VCS命令vcs编译激励发生器(stimulus_gen.sv)、参考模型(reference_model.sv)、被测设计(dut.sv)，生成可执行文件simv，命令如下：
vcs–sverilog stimulus_gen.sv reference_model.sv dut.sv；
第二步，执行可执行文件simv，输入执行仿真的种子，命令如下：
simv–seed＝seed_001
仿真执行完毕后，自动生成覆盖率数据库文件simv.vdb；
其中，所述种子是一个整数，可以是用例配置的，也可以是自动生成的。
第三步，执行VCS的覆盖率收集命令urg，收集覆盖率，命令如下：
urg–dir simv.vdb
urg命令执行完毕后，自动生成覆盖率报告文件test.html。
第四步，读取test.html文件，获取覆盖率的数值，假设是80％，覆盖率没有达到我们设定的目标90％，重复执行第二步，输入不同的种子，再次执行仿真，命令如下：
simv–seed＝seed_002
并使用脚本重复执行第二步至第四步，直到覆盖率达到我们设定的目标测试用例的覆盖率90％。
在本公开一示例性的实施例中，所述芯片验证平台还包括计分板模块Scoreboard，所述计分板模块被设置为将所述被测设计输出的处理结果和所述参考模型输出的处理结果进行比较，在两者相同时，确定所述第二功能的测试用例验证通过；
如图4所示，典型的以太网帧包括目的MAC地址、源MAC地址、VLAN标签、类型、数据区、CRC校验区。其中，所述被测设计输出的处理结果和所述参考模型输出的处理结果的格式均是以太网帧，所述以太网帧内容完全相同则所述被测设计输出的处理结果和所述参考模型输出的处理结果一致，否则，不一致。
本公开的芯片验证平台，通过将芯片处理的中间信息学习到数据库，并在激励数据构造过程中，通过激励发生器自动获取数据库中存储的中间信息，并且能够自动感知芯片的寄存器或表项配置，从而能够自动修改报文，智能化地产生激励。另外，本公开的芯片验证平台能够自动获取覆盖率数据，从而能够自动调整产生激励的随机种子，以增加测试用例的覆盖率。
本公开一实施例还提供了一种芯片验证方法，用于对芯片设计进行验证，应用包括激励发生器、被测设计、参考模型和数据库的芯片验证平台，所述参考模型与所述被测设计的功能和端口相同，如图5所示，所述芯片验证方法可以按以下步骤执行：
步骤S510，所述激励发生器根据第一功能的测试用例生成第一激励数据并发送。
步骤S520，所述被测设计接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；所述参考模型接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库。
步骤S530，所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送。
步骤S540，所述被测设计接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；所述参考模型接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果。
本实施例的激励构造方法，通过将芯片处理的中间信息学习到数据库，并在激励数据构造过程中，通过激励发生器自动获取数据库中存储的中间信息，从而能够自动修改报文，智能化地自动构造相应的激励报文，解决手动构造激励报文的繁琐，提高芯片的MAC地址学习和MAC地址查找功能的验证效率。
在本公开一示例性的实施例中，所述芯片包括以太网交换芯片，所述第一功能包括MAC地址学习功能，所述第二功能包括MAC地址查找功能；
所述第一激励数据为第一以太网报文，所述第二激励数据为第二以太网报文；
所述中间信息包括与端口绑定的数据结构，每一数据结构包含所述参考模型根据所述第一以太网报文学习得到的MAC地址和VLAN标签。
在本公开一示例性的实施例中，所述激励发生器根据所述第一功能的测试用例生成第一激励数据并发送，包括：根据MAC地址学习功能的测试用例生成第一以太网报文并发送到所述被测设计的第一端口和所述参考模型的第一端口，所述第一以太网报文的源MAC地址为第一MAC地址，VLAN标签为第一VLAN标签；
所述参考模型基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库，包括：基于MAC地址学习功能对所述第一以太网报文进行解析，将解析得到的所述第一以太网报文中的第一MAC地址和第一VLAN标签作为所述中间信息，存储到所述数据库中与所述第一端口绑定的数据结构中；
所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：根据MAC地址查找功能的测试用例所配置的目的端口，查找所述数据库中与所述目的端口绑定的数据结构，在所述目的端口为第一端口的情况下，生成第二以太网报文并发送到所述被测设计的第二端口和所述参考模型的第二端口，以测试所述被测设计将以太网报文从所述第二端口转发到所述第一端口的能力，其中，所述第二以太网报文中的目的MAC地址为所述第一MAC地址，VLAN标签为所述第一VLAN标签。
在本公开一示例性的实施例中，所述激励发生器包括三层序列结构及序列发生器；
所述三层序列结构包括用于描述生成激励数据的一系列操作的测试序列、工作序列和应用序列；每一测试序列对应于一种功能的一个测试用例，可调用所述工作序列和/或所述应用序列；每一工作序列对应于芯片的一种功能，可调用所述应用序列和/或其他工作序列；每一应用序列用于基于接口协议完成设定的一个或多个操作；
所述序列发生器被设置为通过调用所述测试序列以生成激励数据，所述激励数据包括所述第一激励数据和所述第二激励数据。
在本实施例的一示例中，所述序列发生器包括与端口一一对应的多个序列发生器，其中的每一序列发生器用于调用对应端口的测试序列以生成对应端口的激励数据，如图3中的序列发生器A、序列发生器B和序列发生器C分别对应端口A、B、C；
所述对应端口的测试序列包括用于测试MAC地址学习功能的第一测试序列，所述第一测试序列用于根据设置的或自动生成的源MAC地址和VLAN标签，调用设置的工作序列和/或应用序列，生成发给该对应端口的第一以太网报文。
在本实施例的一示例中，所述对应端口的测试序列还包括用于测试MAC地址查找功能的多个第二测试序列；所述根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：
所述第二测试序列根据配置的目的端口，调用对应于MAC地址查找功能的工作序列以生成所述第二以太网报文；
所述对应于MAC地址查找功能的工作序列在被调用后，从所数据库中获取与所述目的端口绑定的MAC地址和VLAN标签，调用用于生成以太网报文的应用序列；
所述用于生成以太网报文的应用序列在被调用后，生成所述第二以太网报文，所述第二以太网报文中的目的MAC地址为与所述目的端口绑定的MAC地址，VLAN标签为与所述目的端口绑定的VLAN标签。
在本公开一示例性的实施例中，至少部分所述工作序列包含寄存器模型的指针和/或仿真配置类的指针；所述序列发生器通过调用所述测试序列以生成所述激励数据，包括：
通过所述寄存器模型的指针读取寄存器的配置，和/或通过所述仿真配置类的指针读取表项的配置，根据所述寄存器和/或表项的配置执行生成激励数据的操作。
在本公开一示例性的实施例中，所述工作序列还包括用于获取覆盖率的工作序列，所述方法还包括：
所述获取覆盖率的工作序列从测试后生成的覆盖率数据库获取测试的覆盖率，在所述覆盖率低于设定的覆盖率阈值时，调整产生激励的随机种子，以增加测试用例的覆盖率。
在本公开一示例性的实施例中，所述芯片验证平台还包括计分板模块，所述计分板模块将所述被测设计输出的处理结果和所述参考模型输出的处理结果进行比较，在两者相同时，确定所述第二功能的测试用例验证通过。
本公开还提供了一种芯片验证装置，参见图6，包括处理器和保存有计算机程序的存储器，其中，所述处理器能够读取所述计算机程序，执行如本公开任一实施例所述的芯片验证方法。
本公开的芯片验证平台、方法和装置，能够自动感知芯片的寄存器或表项配置，自动获取芯片处理的中间信息，自动获取覆盖率数据，从而智能化地产生激励。
本公开上述实施例的处理器可以是通用处理器，包括中央处理器(CPU)、网络处理器(Network Processor，简称NP)、微处理器等等，也可以是其他常规的处理器等；所述处理器还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)、离散逻辑或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，或其它等效集成或离散的逻辑电路，也可以是上述器件的组合。即上述实施例的处理器可以是实现本发明实施例中公开的各方法、步骤及逻辑框图的任何处理器件或器件组合。如果部分地以软件来实施本公开实施例，那么可将用于软件的指令存储在合适的非易失性计算机可读存储媒体中，且可使用一个或多个处理器在硬件中执行所述指令从而实施本公开实施例的方法。本文中所使用的术语“处理器”可指上述结构或适合于实施本文中所描述的技术的任意其它结构。
在以上一个或多个示例性实施例中，所描述的功能可以硬件、软件、固件或其任一组合来实施。如果以软件实施，那么功能可作为一个或多个指令或代码存储在计算机可读介质上或经由计算机可读介质传输，且由基于硬件的处理单元执行。计算机可读介质可包含对应于例如数据存储介质等有形介质的计算机可读存储介质，或包含促进计算机程序例如根据通信协议从一处传送到另一处的任何介质的通信介质。以此方式，计算机可读介质通常可对应于非暂时性的有形计算机可读存储介质或例如信号或载波等通信介质。数据存储介质可为可由一个或多个计算机或者一个或多个处理器存取以检索用于实施本公开中描述的技术的指令、代码和/或数据结构的任何可用介质。计算机程序产品可包含计算机可读介质。
举例来说且并非限制，此类计算机可读存储介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置、快闪存储器或可用来以指令或数据结构的形式存储所要程序代码且可由计算机存取的任何其它介质。而且，还可以将任何连接称作计算机可读介质举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输指令，则同轴电缆、光纤电缆、双纹线、DSL或例如红外线、无线电及微波等无线技术包含于介质的定义中。然而应了解，计算机可读存储介质和数据存储介质不包含连接、载波、信号或其它瞬时(瞬态)介质，而是针对非瞬时有形存储介质。如本文中所使用，磁盘及光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘或蓝光光盘等，其中磁盘通常以磁性方式再生数据，而光盘使用激光以光学方式再生数据。上文的组合也应包含在计算机可读介质的范围内。虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定为准。

Claims (17)

1.一种芯片验证平台，应用于芯片设计验证，其特征在于，包括激励发生器、被测设计、参考模型和数据库，其中：
所述激励发生器被设置为根据第一功能的测试用例生成第一激励数据并发送；及根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送；
所述被测设计被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述参考模型与所述被测设计的功能和端口相同，被设置为接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库；及接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；
所述数据库被配置为保存所述参考模型处理得到的中间信息。
2.如权利要求1所述的芯片验证平台，其特征在于：
所述芯片包括以太网交换芯片，所述第一功能包括MAC地址学习功能，所述第二功能包括MAC地址查找功能；
所述第一激励数据为第一以太网报文，所述第二激励数据为第二以太网报文；
所述中间信息包括与端口绑定的数据结构，每一数据结构包含所述参考模型根据所述第一以太网报文学习得到的MAC地址和VLAN标签。
3.如权利要求2所述的芯片验证平台，其特征在于：
所述激励发生器根据所述第一功能的测试用例生成第一激励数据并发送，包括：根据MAC地址学习功能的测试用例生成第一以太网报文并发送到所述被测设计的第一端口和所述参考模型的第一端口，所述第一以太网报文的源MAC地址为第一MAC地址，VLAN标签为第一VLAN标签；
所述参考模型基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库，包括：基于MAC地址学习功能对所述第一以太网报文进行解析，将解析得到的所述第一以太网报文中的第一MAC地址和第一VLAN标签作为所述中间信息，存储到所述数据库中与所述第一端口绑定的数据结构中。
4.如权利要求3所述的芯片验证平台，其特征在于：
所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：根据MAC地址查找功能的测试用例所配置的目的端口，查找所述数据库中与所述目的端口绑定的数据结构，在所述目的端口为第一端口的情况下，生成第二以太网报文并发送到所述被测设计的第二端口和所述参考模型的第二端口，以测试所述被测设计将以太网报文从所述第二端口转发到所述第一端口的能力，其中，所述第二以太网报文中的目的MAC地址为所述第一MAC地址，VLAN标签为所述第一VLAN标签。
5.如权利要求2或3或4所述的芯片验证平台，其特征在于：
所述激励发生器包括三层序列结构及序列发生器；
所述三层序列结构包括用于描述生成激励数据的一系列操作的测试序列、工作序列和应用序列；每一测试序列对应于一种功能的一个测试用例，可调用所述工作序列和/或所述应用序列；每一工作序列对应于芯片的一种功能，可调用所述应用序列和/或其他工作序列；每一应用序列用于基于接口协议完成设定的一个或多个操作；
所述序列发生器被设置为通过调用所述测试序列以生成激励数据，所述激励数据包括所述第一激励数据和所述第二激励数据。
6.如权利要求5所述的芯片验证平台，其特征在于：
所述序列发生器包括与端口一一对应的多个序列发生器，其中的每一序列发生器用于调用对应端口的测试序列以生成对应端口的激励数据；
所述对应端口的测试序列包括用于测试MAC地址学习功能的第一测试序列，所述第一测试序列用于根据设置的或自动生成的源MAC地址和VLAN标签，调用设置的工作序列和/或应用序列，生成发给该对应端口的第一以太网报文。
7.如权利要求6所述的芯片验证平台，其特征在于：
所述对应端口的测试序列还包括用于测试MAC地址查找功能的第二测试序列，所述第二测试序列用于根据配置的目的端口，调用对应于MAC地址查找功能的工作序列；
所述对应于MAC地址查找功能的工作序列用于在被调用后，从所数据库中获取与所述目的端口绑定的MAC地址和VLAN标签，调用用于生成以太网报文的应用序列；
所述用于生成以太网报文的应用序列用于在被调用后，生成所述第二以太网报文，所述第二以太网报文中的目的MAC地址为与所述目的端口绑定的MAC地址，VLAN标签为与所述目的端口绑定的VLAN标签。
8.如权利要求5所述的芯片验证平台，其特征在于：
至少部分所述工作序列包含寄存器模型的指针和/或仿真配置类的指针，以通过所述寄存器模型的指针读取寄存器的配置，和/或通过所述仿真配置类的指针读取表项的配置，以根据所述寄存器和/或表项的配置执行生成激励数据的操作。
9.如权利要求5所述的芯片验证平台，其特征在于：
所述工作序列还包括用于获取覆盖率的工作序列；
所述获取覆盖率的工作序列用于从测试后生成的覆盖率数据库获取测试的覆盖率，在所述覆盖率低于设定的覆盖率阈值时，调整产生激励的随机种子，以增加测试用例的覆盖率。
10.如权利要求1所述的芯片验证平台，其特征在于：
所述芯片验证平台还包括计分板模块，所述计分板模块被设置为将所述被测设计输出的处理结果和所述参考模型输出的处理结果进行比较，在两者相同时，确定所述第二功能的测试用例验证通过。
11.一种芯片验证方法，用于对芯片设计进行验证，其特征在于，应用包括激励发生器、被测设计、参考模型和数据库的芯片验证平台，所述参考模型与所述被测设计的功能和端口相同，所述方法包括：
所述激励发生器根据第一功能的测试用例生成第一激励数据并发送；
所述被测设计接收所述第一激励数据，基于所述第一功能处理所述第一激励数据；所述参考模型接收所述第一激励数据，基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库；
所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送；
所述被测设计接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果；所述参考模型接收所述第二激励数据，基于所述第二功能处理所述第二激励数据，输出处理结果。
12.如权利要求11所述的芯片验证方法，其特征在于：
所述芯片包括以太网交换芯片，所述第一功能包括MAC地址学习功能，所述第二功能包括MAC地址查找功能；
所述第一激励数据为第一以太网报文，所述第二激励数据为第二以太网报文；
所述中间信息包括与端口绑定的数据结构，每一数据结构包含所述参考模型根据所述第一以太网报文学习得到的MAC地址和VLAN标签。
13.如权利要求12所述的芯片验证方法，其特征在于：
所述激励发生器根据所述第一功能的测试用例生成第一激励数据并发送，包括：根据MAC地址学习功能的测试用例生成第一以太网报文并发送到所述被测设计的第一端口和所述参考模型的第一端口，所述第一以太网报文的源MAC地址为第一MAC地址，VLAN标签为第一VLAN标签；
所述参考模型基于所述第一功能处理所述第一激励数据，将处理得到的中间信息保存至所述数据库，包括：基于MAC地址学习功能对所述第一以太网报文进行解析，将解析得到的所述第一以太网报文中的第一MAC地址和第一VLAN标签作为所述中间信息，存储到所述数据库中与所述第一端口绑定的数据结构中；
所述激励发生器根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：根据MAC地址查找功能的测试用例所配置的目的端口，查找所述数据库中与所述目的端口绑定的数据结构，在所述目的端口为第一端口的情况下，生成第二以太网报文并发送到所述被测设计的第二端口和所述参考模型的第二端口，以测试所述被测设计将以太网报文从所述第二端口转发到所述第一端口的能力，其中，所述第二以太网报文中的目的MAC地址为所述第一MAC地址，VLAN标签为所述第一VLAN标签。
14.如权利要求12或13所述的芯片验证方法，其特征在于：
所述激励发生器包括三层序列结构及序列发生器；
所述三层序列结构包括用于描述生成激励数据的一系列操作的测试序列、工作序列和应用序列；每一测试序列对应于一种功能的一个测试用例，可调用所述工作序列和/或所述应用序列；每一工作序列对应于芯片的一种功能，可调用所述应用序列和/或其他工作序列；每一应用序列用于基于接口协议完成设定的一个或多个操作；
所述序列发生器被设置为通过调用所述测试序列以生成激励数据，所述激励数据包括所述第一激励数据和所述第二激励数据。
15.如权利要求14所述的芯片验证方法，其特征在于：
所述序列发生器包括与端口一一对应的多个序列发生器，其中的每一序列发生器用于调用对应端口的测试序列以生成对应端口的激励数据；
所述对应端口的测试序列包括用于测试MAC地址学习功能的第一测试序列，所述第一测试序列用于根据设置的或自动生成的源MAC地址和VLAN标签，调用设置的工作序列和/或应用序列，生成发给该对应端口的第一以太网报文。
16.如权利要求15所述的芯片验证方法，其特征在于：
所述对应端口的测试序列还包括用于测试MAC地址查找功能的多个第二测试序列；所述根据第二功能的测试用例的配置信息，从所述数据库中获取相应的中间信息，根据获取的中间信息生成第二激励数据并发送，包括：
所述第二测试序列根据配置的目的端口，调用对应于MAC地址查找功能的工作序列以生成所述第二以太网报文；
所述对应于MAC地址查找功能的工作序列在被调用后，从所数据库中获取与所述目的端口绑定的MAC地址和VLAN标签，调用用于生成以太网报文的应用序列；
所述用于生成以太网报文的应用序列在被调用后，生成所述第二以太网报文，所述第二以太网报文中的目的MAC地址为与所述目的端口绑定的MAC地址，VLAN标签为与所述目的端口绑定的VLAN标签。
17.一种芯片验证装置，包括处理器和保存有计算机程序的存储器，其特征在于，所述处理器能够读取所述计算机程序，执行如权利要求11至16任一所述的芯片验证方法。
CN202310511996.1A 2023-05-08 2023-05-08 一种芯片验证平台、方法和装置 Pending CN116562225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310511996.1A CN116562225A (zh) 2023-05-08 2023-05-08 一种芯片验证平台、方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310511996.1A CN116562225A (zh) 2023-05-08 2023-05-08 一种芯片验证平台、方法和装置

Publications (1)

Publication Number Publication Date
CN116562225A true CN116562225A (zh) 2023-08-08

Family

ID=87497674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310511996.1A Pending CN116562225A (zh) 2023-05-08 2023-05-08 一种芯片验证平台、方法和装置

Country Status (1)

Country Link
CN (1) CN116562225A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056897A (zh) * 2023-10-13 2023-11-14 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质
CN117195790A (zh) * 2023-11-07 2023-12-08 成都市楠菲微电子有限公司 多级表项验证方法、系统及计算机设备及介质
CN117762594A (zh) * 2023-12-25 2024-03-26 成都北中网芯科技有限公司 一种验证激励的产生方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056897A (zh) * 2023-10-13 2023-11-14 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质
CN117056897B (zh) * 2023-10-13 2023-12-26 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质
CN117195790A (zh) * 2023-11-07 2023-12-08 成都市楠菲微电子有限公司 多级表项验证方法、系统及计算机设备及介质
CN117195790B (zh) * 2023-11-07 2024-01-26 成都市楠菲微电子有限公司 多级表项验证方法、系统及计算机设备及介质
CN117762594A (zh) * 2023-12-25 2024-03-26 成都北中网芯科技有限公司 一种验证激励的产生方法

Similar Documents

Publication Publication Date Title
CN116562225A (zh) 一种芯片验证平台、方法和装置
RU2430409C2 (ru) Методология измерения покрытия в структурном состоянии взаимного соединения
CN111262759B (zh) 一种物联网平台测试方法、装置、设备和存储介质
CN109101415A (zh) 基于数据库比对的接口测试方法、系统、设备和存储介质
US8079017B2 (en) Automated QS interface testing framework
US9426284B2 (en) Methods, systems, and computer readable media for call flow analysis using comparison level indicators
US20140198790A1 (en) Data link layer analysis with packet trace replay
US20230394208A1 (en) Device verification method, uvm verification platform, electronic apparatus and storage medium
CN112905437B (zh) 一种测试用例的方法、装置及存储介质
CN109165209A (zh) 数据库中对象类型的数据校验方法、装置、设备及介质
US6721276B1 (en) Automated microcode test packet generation engine
CN107579879A (zh) 一种网络仿真测试方法、仿真服务器以及存储介质
CN113704044B (zh) 一种接口验证系统、方法及芯片
CN111783283B (zh) 一种基于模糊有向图的层次化故障传递建模及推理方法
CN116956801A (zh) 芯片验证方法、装置、计算机设备和存储介质
CN112860585A (zh) 一种测试脚本断言生成方法及装置
CN111935767A (zh) 一种网络仿真系统
CN111949537A (zh) 接口的测试方法、装置、设备和介质
JP6959624B2 (ja) セキュリティアセスメントシステム
CN110233842A (zh) 一种请求的校验方法和相关装置
CN113722235B (zh) 一种自动化测试方法及装置
CN113886221B (zh) 测试脚本生成方法、装置、存储介质及电子设备
Gavrilov et al. Method of mathematical description for digital system blocks logical models
CN112527453B (zh) 虚拟化信息仿真系统、方法及计算机可读存储介质
Luo et al. Clustering and tailoring user session data for testing web applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination