CN116545809A - 自适应匹配模块和通讯结构 - Google Patents

Abstract

本发明提供了一种自适应匹配模块和通讯结构。所述自适应匹配模块包括状态切换点、延时单元、开关单元和波形优化单元，其中，所述状态切换点基于所述编码输入端处的信号切换工作状态。所述延迟单元在延迟时长后，将所述状态切换点的工作状态还原。所述开关单元仅当发送信号时将所述波形优化单元连接入系统。当连接入所述系统时，所述波形优化单元缩短所述切换时长。如此配置，一方面在发送信号时通过所述波形优化单元减少了切换时长对通讯速率的制约，另一方面不发送信号时断开连接，使得所述波形优化单元不会对整个系统的电气参数造成影响。从而解决了现有技术，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率的问题。

Description

自适应匹配模块和通讯结构

技术领域

本发明涉及集成电路技术领域，特别涉及一种自适应匹配模块和通讯结构。

背景技术

在商用空调等工业应用领域，由于设备之间距离远、干扰大、工况较复杂；且对稳定性要求高，一般多采用有线通讯方式来确保可靠性；同时为了实现远距离通讯，一般是通过降低通讯速率来实现远距离通讯。随着设备的不断增加、应用场景多元化，对通讯要求的要求越来越高，需要通讯方案可以兼容更多的节点、更高的通讯速率、更远的通讯距离；原有的解决方案已无法满足要求。

为实现将信号在通讯总线上高效传输，避免信号反射，造成信号畸变或无法远距离传输，一般会在总线上添加匹配电阻，实现阻抗匹配，常用的解决方案是在总线的最远端添加匹配电阻。但是随着通讯距离的进一步增加，以及总线上接入设备的数量增加，则会出现无法通讯的问题：只有距匹配电阻距离近的设备，其通讯质量较好，距匹配电阻远的设备，其通讯质量较差；若此时提高通讯速率，则几乎所有设备都无法正常通讯；理论上可以通过在每台设备通讯端口都添加匹配电阻可以解决，此方案仅适用于总线上设备数量非常少的情况；因为每台设备的通讯接口都是并联在总线上，则添加的匹配电阻也是并联，由于单台设备的匹配电阻值是欧姆级；多台通讯设备的匹配电阻并联后，造成总线间的直流电阻过低，通讯信号被电阻消耗掉，也无法实现通讯。所以急需一种可以实现每台设备通讯端口都具有匹配电阻的特性，又不降低总线上总的直流阻抗技术，实现增加总线上节点数，且提高通讯速率、通讯距离。

以商用空调室外机与室内机为例，一般采用多联机方案，即一台大功率的室外机搭配数量不定的室内机；为实现室外机与室内机之间可靠的通讯，一般采用HBS协议通讯，该协议优势为支持双绞线无极性通讯；为实现多节点通讯的可靠性，通讯距离一般控制在500m以内，通讯速率一般采用9.6Kbps。随着技术的发展与客户的需求不断提升；需要在原有的方案进一步提高要求：1.增加通讯节点数量（即总线上可以接入更多的室内机和室外机，实现互联互控）；2.提高通讯速率（通讯速率提高，可以提高通讯效率节约时间，提高用户体验）；3.增加通讯距离（有线通讯距离提高，可以兼容更多的应用场景）。

在不做任何改善的情况下，通讯节点数量和通讯距离增加，会提高总线上的寄生参数，总线上最远端并联的匹配电阻效果大打折扣，造成信号畸变，无法通讯，一般通过降低通讯速率来折中处理；与提高通讯速率的要求相悖，无法满足要求。

总之，现有技术中，受到通讯设备自身工作原理的限制，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率。

发明内容

本发明的目的在于提供一种自适应匹配模块和通讯结构，以解决现有技术中，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率的问题。

为了解决上述技术问题，本发明提供了一种自适应匹配模块，用于和一编码模块配合使用并应用于一系统，所述编码模块至少包括一个编码输入端和两个编码输出端；所述编码输入端处的信号从第一电平切换至第二电平时，所述两个编码输出端的压差从预设压差经历一个切换时长切换至0V，所述切换时长的默认值影响所述系统的通讯频率。

所述自适应匹配模块包括匹配输入端、状态切换点、延时单元、开关单元和波形优化单元，其中，所述匹配输入端用于获取所述编码输入端处的信号；所述状态切换点至少具有第一工作状态和第二工作状态，当所述状态切换点处于第一工作状态时，若所述编码输入端处的信号从所述第一电平切换至所述第二电平，所述状态切换点切换至所述第二工作状态。所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟单元在延迟时长后，将所述状态切换点的所述第二工作状态切换至所述第一工作状态。所述状态切换点为所述第二工作状态时，所述开关单元将所述波形优化单元连接入所述系统，所述状态切换点为所述第一工作状态时，所述开关单元将所述波形优化单元从所述系统断开。当连接入所述系统时，所述波形优化单元缩短所述切换时长。

可选的，所述波形优化单元为阻抗匹配电阻；连接入所述系统时，所述阻抗匹配电阻连接于所述两个编码输出端之间。

可选的，所述阻抗匹配电阻包括第一电阻和第二电阻，所述开关单元包括第一三极管和第二三极管，所述第一三极管和所述第二三极管的基极均与所述状态切换点连接；所述第一三极管和所述第一电阻构成从所述两个编码输出端中的第一个到第二个的线路；所述第二三极管和所述第二电阻构成从所述两个编码输出端中的第二个到第一个的线路；所述第一三极管和所述第二三极管导通时的电流方向相反。

可选的，所述延迟单元包括延迟电容；所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟电容的充放电状态发生变化，在所述延迟时长后，所述延迟电容的其中一端的电压满足触发条件，从而将所述状态切换点的所述第二工作状态切换至所述第一工作状态。

可选的，所述延迟单元包括恒流子单元，所述延迟电容基于所述恒流子单元的输出电流充电。

可选的，所述延迟单元还包括放电子单元，所述编码输入端处的信号为第一电平时，所述放电子单元工作并持续对所述延迟电容进行放电；所述编码输入端处的信号为第二电平时，所述放电子单元不工作，所述延迟电容从所述恒流子单元获取电量并逐渐提升自身的电压。

可选的，所述延迟电容连接于所述编码输入端和状态切换点之间，所述延迟电容与所述编码输入端连接的一端被配置为所述匹配输入端。

为了解决上述技术问题，本发明还提供了一种通讯结构，所述通讯结构包括编码模块和上述的自适应匹配模块，所述通讯结构应用于一系统，所述编码模块至少包括一个编码输入端和两个编码输出端；所述编码输入端处的信号从第一电平切换至第二电平时，所述两个编码输出端的压差从预设压差经历一个切换时长切换至0V，所述切换时长的默认值影响所述系统的通讯频率；所述第一电平为高电平和低电平中的一个，所述第二电平为高电平和低电平中的另一个。

可选的，所述通讯结构为芯片，所述编码模块和所述自适应匹配模块分别为所述芯片的一部分；或者，所述编码模块为芯片，所述自适应匹配模块基于分立元件搭建于所述芯片外部。

可选的，所述通讯结构为芯片；所述延迟单元包括延迟电容；所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟电容的充放电状态发生变化，在所述延迟时长后，所述延迟电容的其中一端的电压满足触发条件，从而将所述状态切换点的所述第二工作状态切换至所述第一工作状态。所述延迟单元包括恒流子单元，所述延迟电容基于所述恒流子单元的输出电流充电。

所述通讯结构包括延迟时长调节端口，所述延迟时长调节端口连接不同的电阻后，所述恒流子单元的电流相应地发生改变，从而改变所述延迟时长。

与现有技术相比，本发明提供的一种自适应匹配模块和通讯结构中，所述自适应匹配模块包括匹配输入端、状态切换点、延时单元、开关单元和波形优化单元，其中，所述匹配输入端用于获取编码输入端处的信号；所述状态切换点基于所述编码输入端处的信号切换工作状态。所述延迟单元在延迟时长后，将所述状态切换点的工作状态还原。所述开关单元仅当发送信号时将所述波形优化单元连接入系统，其他情况下断开所述波形优化单元的连接。当连接入所述系统时，所述波形优化单元缩短所述切换时长。如此配置，一方面在发送信号时通过所述波形优化单元减少了切换时长对通讯速率的制约，另一方面在不发送信号时断开连接，使得所述波形优化单元不会对整个系统的电气参数造成影响。从而解决了现有技术，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率的问题。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是本发明一实施例的自适应匹配模块的电路示意图。

图2是现有技术中系统的关键信号的波形图的理想状态和实际状态示意图。

图3是本发明一实施例的自适应匹配模块作用下系统的关键信号的波形图。

图4是本发明又一实施例的自适应匹配模块的电路示意图。

图5是本发明一实施例的通讯结构的结构示意图。

图6是本发明又一实施例的通讯结构的结构示意图及多联机方案的示意图。

图7是现有技术中系统在通讯速率100Kbps时的仿真波形。

图8是添加了本发明一实施例的自适应匹配模块的系统在通讯速率100Kbps时的仿真波形。

其中：

1-自适应匹配模块；2-编码模块；3-通讯结构；4-通讯总线；11-匹配输入端；12-状态切换点；13-延时单元；14-开关单元；15-波形优化单元；21-编码输入端；22-编码输出端。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的核心思想在于提供一种自适应匹配模块和通讯结构，以解决现有技术中，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率的问题。

本实施例基于HBS协议进行介绍，可以理解的，在类似的其他通讯协议下，本实施例也可以发挥相同的作用。

以下参考附图进行描述。

请参考图1，本实施例提供了一种自适应匹配模块1，用于和一编码模块2（在图1中未图示，在后续附图中进行图示）配合使用并应用于一系统，所述编码模块为电路、芯片或者芯片中的一个模块。

所述自适应匹配模块1既可以参与开发一款新的通讯芯片，使得新生产的芯片在通讯速率上有所提升；也可以结合已有量产芯片，通过外接的方式提升现有芯片的通讯速率；从而满足不同的客户需求。

所述编码模块至少包括一个编码输入端21和两个编码输出端22，所述编码模块按照如下逻辑工作：所述编码输入端21处的信号TXD保持为第一电平（例如为低电平）时，所述两个编码输出端22的压差在误差范围内为预设压差（例如，为5V，此处的压差取绝对值），所述编码输入端处的信号TXD保持为第二电平（例如为高电平）时，所述两个编码输出端的压差在误差范围内为0V；所述编码输入端21处的信号TXD从所述第一电平切换至所述第二电平时，所述两个编码输出端22的电压需经历一个切换时长完成切换，所述切换时长的默认值影响所述系统的通讯频率。例如，通讯过程中，一个周期的时长为0.2ms，而所述切换时长的默认值为0.005ms，那么，在这个周期的0.2ms中，有2.5%的时间通讯信号是不确定的，因此，这个切换时长的存在对于该通讯影响不大。当通讯过程的周期时长被缩短至0.02ms时，有25%的时间通讯信号是不确定的，对于一个0/1时长各占一半的信号而言，甚至占了1信号的50%的时长，此时，对通讯过程影响极大，甚至导致无法识别信号。“默认值”应当这样理解，电路的输出信号也受外部电路的影响，否则，本申请的方案也就无法实施，默认值是指外部电路不影响所述编码模块2的信号时，所述延迟时长的值，也可以理解为所述两个编码输出端22断路时所述延迟时长的值。

所述第一电平为高电平和低电平中的一个，所述第二电平为高电平和低电平中的另一个。在后文中，按照所述第一电平为低电平，所述第二电平为高电平进行理解。

所述自适应匹配模块1包括匹配输入端11、状态切换点12（图中也用Q点表示）、延时单元13、开关单元14和波形优化单元15，其中，所述匹配输入端11用于获取所述编码输入端21处的信号TXD；所述状态切换点12至少具有第一工作状态(在本实施例中，为低电平)和第二工作状态(在本实施例中，为高电平)，当所述状态切换点处于第一工作状态时，若所述编码输入端处的信号TXD从所述第一电平切换至所述第二电平，所述状态切换点切换至所述第二工作状态。所述编码输入端处的信号TXD从所述第一电平切换至所述第二电平时，所述延迟单元13在延迟时长后，将所述状态切换点12的所述第二工作状态切换至所述第一工作状态。所述状态切换点为所述第二工作状态时，所述开关单元14将所述波形优化单元15连接入所述系统，所述状态切换点12为所述第一工作状态时，所述开关单元14将所述波形优化单元15从所述系统断开。当连接入所述系统时，所述波形优化单元15缩短所述切换时长。

第一工作状态和第二工作状态是可以根据实际需要进行选取的，高电平和低电平是一种可能的实现形式，但是也存在其他的可能性，例如第一工作状态为导通，第二工作状态为断开；或者第一工作状态为振荡波形，第二工作状态为直线波形，等等。具体可以根据元件特性和电路的整体性能进行选择。

所述波形优化单元15连接入所述系统的具体位置也是可以自由选择的，可以是如图1所示的方式，也可能以其他的方式接入系统。

所述波形优化单元15的作用是缩短所述切换时长，但是其具体实现方式也可以是多种多样的。例如，所述波形优化单元15为阻抗匹配电阻R1和R2；连接入所述系统时，所述阻抗匹配电阻R1和R2连接于所述两个编码输出端22之间。所述两个编码输出端中的第一个为OUTA，所述两个编码输出端中的第二个为OUTB，第一个和第二个仅用于区分两者，没有顺序上的逻辑关系。但是不排除基于其他原理的波形优化方式。

为了便于描述，将图1中出现的三极管列举如下：第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9，第十三极管Q10。

所述状态切换点12基于如下逻辑工作：当TXD为低电平时，所述第三三极管Q3的集电极电压为Vbe，第一比较器COMP1的正向端电压为Vbe，所述第一比较器COMP1的反相端电压为VREF1，合理设置VREF1的值，使得VREF1>Vbe，此时，所述第一比较器COMP1的输出端为低电平，即所述第一工作状态。当TXD从低电平转化为高电平时，所述第三三极管Q3的集电极电压为TXD信号的幅值+Vbe，TXD信号的幅值一般为3.3V或5.0V，TXD信号的幅值大于VREF1，此时，所述第一比较器COMP1的输出端为低电平，即所述第二工作状态。所述延迟单元13的工作逻辑在后续内容中进行介绍。生成VREF1的模块可以根据本领域公知常识进行设置，在此不进行展开描述。

如图1所示，所述阻抗匹配电阻15包括第一电阻R1和第二电阻R2，所述开关单元14包括第一三极管Q1和第二三极管Q2，所述第一三极管Q1和所述第二三极管Q2的基极均与所述状态切换点12连接；所述第一三极管Q1和所述第一电阻R1构成从所述两个编码输出端中的第一个OUTA到第二个OUTB的线路；所述第二三极管Q2和所述第二电阻R2构成从所述两个编码输出端中的第二个OUTB到第一个OUTA的线路；所述第一三极管Q1和所述第二三极管Q2导通时的电流方向相反。

可以理解的，在其他实施例中，只要对其他元件进行适应性地修改，或者添加一些新的元件，所述第一三极管Q1和所述第二三极管Q2可以是PNP型或者NPN型，R1可以和Q1的电流输入端或者电流输出端连接，R2可以和Q2的电流输入端或者电流输出端连接，上述变化均符合本实施例对于Q1、Q2、R1和R2的描述。

在本实施例中，由于选择了三极管作为开关，因此需要正向和反向的两条线路，若存在一种理想开关元件，其导通时电流方向是双向的，则所述开关单元14可以仅使用一个开关元件，且所述阻抗匹配电阻15可以仅包括一个电阻。当然，这种理想开关元件的响应速度应当和三极管相当，否则，会因该开关元件的延迟动作而达不到预期的设计目标。

请参考图2和图3对于所述阻抗匹配电阻15的运行效果进行理解。如图2所示，其中，当RESET信号为低电平时，所述系统开始工作。RESET信号的设置位置和相关工作原理在本申请中不进行展开描述。图2中，实线代表理想状态，当TXD为低电平时，OUTA和OUTB的压差为5V，OUTA和OUTB的电平交替变化；当TXD为高电平时，OUTA和OUTB均切换至中心电平，即2.5V左右。DATA OUT代表解码后的信号，或者，也可以理解为系统意图输出的信号。在理想状态下DATA OUT应当恰好与TXD同向。虚线代表实际情况，其中未用虚线示出的部分，可以理解为与实线重合，或者尽管不重合，但是不是本申请所关心的内容。由虚线可以看出，OUTA和OUTB切换至中心电平的过程并不是瞬间实现的，而是相对缓慢地进行切换，因此，外部解码模块接收到OUTA和OUTB的信号后，会解码为如虚线所示的信号，该信号的问题在于，高电平的脉宽过小，影响通讯质量，甚至导致无法传输信号。

请参考图3，当所述阻抗匹配电阻15介入后，由于OUTA和OUTB之间短暂导通，两者的电平互相影响，快速收敛至中心电平，实现了设计目标。状态切换点12（也即Q点）的电压在TXD从0转化为1的时刻转化为高电平，并在延迟单元13的作用下又转化为低电平。

所述延迟单元13的设计目的是为了防止R1、R2持续并入总线， 对于HBS协议来说，总线上始终只有一台设备在发送信号，所以只需要仅在发送时将阻抗匹配电阻15并入总线，其他时候断开，便可以解决通讯问题，也不会造成总线上阻抗较低的问题。

请参考图1，所述延迟单元13包括延迟电容C1；所述编码输入端处的信号TXD从所述第一电平切换至所述第二电平时，所述延迟电容C1的充放电状态发生变化，在所述延迟时长后，所述延迟电容C1的其中一端的电压满足触发条件，从而将所述状态切换点的所述第二工作状态切换至所述第一工作状态。

具体地，所述延迟单元包括恒流子单元，所述延迟电容基于所述恒流子单元的输出电流充电。图1中，所述第四三极管Q4、所述第七三极管Q7、第一恒流元件IS1和第二恒流元件IS2构成所述恒流子单元。其中，IS1用来给电流镜模块提供基准电流源，IS2用来给C1恒流充电。

进一步地，所述延迟单元13还包括放电子单元，所述编码输入端处的信号为第一电平时，所述放电子单元工作并持续对所述延迟电容进行放电；所述编码输入端处的信号为第二电平时，所述放电子单元不工作，所述延迟电容从所述恒流子单元获取电量并逐渐提升自身的电压。图1中，第三电阻R3、第四电阻R4、所述第六三极管Q6、所述第八三极管Q8和所述第九三极管Q9构成所述放电子单元。

当TXD为低电平时，Q3集电极对地电压近似为Vbe，则Q8关闭、Q9导通，对C1进行放电，使得C1的电量为0，当TXD为高电平时，Q3集电极电压为TXD信号幅值+Vbe，则Q8导通、Q9关闭，C1不放电，因此在IS2的作用下持续充电，到特定时刻，C1上端的电压大于VREF1，第二比较器COMP2的电压变为高电平，Q10导通，从而使得导通所述状态切换点12的电压降低为0。也即，所述触发条件为C1上端的电压大于VREF1。

另外，为了使得所述自适应匹配模块1能够正常工作，Q4、Q5、Q6、Q7的发射极需连接电源VCC。

由于MCU不发送信号时，会将TXD信号置高，此计时模块同时也可以防止TXD持续为高电平时，R1、R2持续并入总线，造成总线阻抗过小的情况发生。

可以理解地，所述延迟单元13的具体实施方式不限于图1所示的内容。图4示出了另一种实现方式。所述延迟电容C1连接于所述编码输入端21和状态切换点12之间，所述延迟电容C1与所述编码输入端21连接的一端被配置为所述匹配输入端11。

图1所示的方案主要用于芯片内部以实现一种新的通讯芯片，图4所示的方案主要是对现有通讯芯片进行优化升级以提升通讯系统的性能。

图4中，当TXD从低电平切换到高电平，所述延迟电容C1两端的电压差不能突变，因此C1右侧的端口为高电平，从而Q1和Q2打开，实现预期目标。慢慢地，C1右侧的电荷随着Q1和Q2的导通而放电，C1右侧的电压最终降低为低电平，Q1和Q2关闭，从而实现设计预期。图4中，第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8的设置目的有两个：一是将三极管下拉，实现默认关闭状态，另外，通过与C1组成RC电路，可以设置Q1、Q2的开启时间。

本实施例还提供了一种通讯结构，所述通讯结构包括上述的编码模块2和上述的自适应匹配模块1，所述通讯结构应用于一系统。

如图5所示，若当前芯片尚未进行加工，则将所述自适应模块1并入芯片中，所述通讯结构3为芯片，所述编码模块2和所述自适应匹配模块1分别为所述芯片的一部分。所述芯片中还包含其他必要的功能模块，具体根据实际需要进行设置，在此不进行展开描述。

或者，如图6所示，当前通讯用的芯片已经加工完成，所述通讯结构基于已有的芯片进行搭建，以节约改造成本。所述编码模块2为芯片，所述自适应匹配模块1基于分立元件搭建于所述芯片外部。

如图5所示的通讯结构3，还可以设置延迟时长调节端口（未图示），所述延迟时长调节端口连接不同的电阻后，所述恒流子单元的电流相应地发生改变，从而改变所述延迟时长。

如图6所示的通讯结构3，则可以通过改变C1的电容大小来改变延迟时长。

图5和图6所示的实施例，各自具有一些不同的有益效果，可应用于不同的工况。

请继续参考图6，本发明的实施例在进行多联机的方案时，相较于现有技术更加具有优势。因为多个设备同时介入通讯总线4时，会导致各自的匹配元件综合作用，造成总线间的直流电阻过低，通讯信号被电阻消耗掉，也无法实现通讯。而将现有技术的编码模块2与基于分类元件搭建的自适应匹配模块1连接在一起，则可以解决上述问题；从而获得远距离、高通讯速率、多节点的有益效果。其中，编码模块2的一种可选型号为XL1193。对于空调系统而言，室外机和室内机的芯片均添加相应的自适应匹配模块1为佳。

图6中简化了各部分的连接方式，本领域技术人员可以知晓为了进行必要的保护和屏蔽功能，需要在特定位置添加电容、电阻等元件，以及需要在必要位置添加电源等。这些元件是否添加并不影响本申请所介绍内容的工作原理和实施效果，因此在此不进行展开描述。

图7 是未添加本实施例的自适应匹配模块1时，通讯速率100Kbps的仿真波形，波形从上到下依次为一设备的OUTA信号、OUTB信号、TXD信号、DATAOUT信号和另一设备接收到的DATAOUT信号。可以看出 OUTA和OUTB的信号由高电平或低电平翻转的中心电平比较缓慢，耗时较久，造成解码后的DATAOUT的高电平脉宽较窄，信号失真严重。

图8是添加本实施例的自适应匹配模块1后，通讯速率100Kbps的仿真波形，波形从上到下依次为一设备的OUTA信号、OUTB信号、TXD信号、DATAOUT信号和另一设备接收到的DATAOUT信号。可以看出OUTA和OUTB的信号由高电平或低电平翻转的中心电平速度较快，解码后的DATAOUT的高电平脉宽正常，信号可以正常通讯。

图7和图8说明，本实施例确实可以解决背景技术中所提出的技术问题。

本实施例的发明思路和有益效果归纳总结如下：为降低寄生电容和阻抗不匹配造成的信号畸变，通常在总线上并联匹配电阻；但随着通讯距离的增长、终端设备数量的增加，通讯速率的提升，总线上单个匹配电阻仅能解决距离靠近的终端设备，远距离的终端设备通讯质量依然较差。理论上可以在每个终端附近都并联电阻，但会造成总线回路上终端电阻值较小，通讯信号无法驱动，幅值被总线上的终端电阻衰减。

为解决上述问题，提出一种自适应阻抗匹配思路；原理是每个终端设备并联匹配电阻，芯片在不发送信号时，将匹配电阻与总线断开，保证总线上的匹配电阻为较大的固定值，当终端设备在发送信号时，将匹配电阻连接至总线，减小总线上的匹配电阻，修正总线上波形，确保总线上其他设备收到的信号正常。

该电路结构简单、效果明显、功耗极低，可以自适应通讯速率、自适应阻抗匹配，仅在需要的时候将匹配电阻接入，不会影响总线上的阻抗，允许多节点接入；大幅度提高通讯芯片的性能，提高通讯网络的通讯速率、通讯距离，增加设备的节点数。

电路仿真结果表明，此方案对HBS芯片提高通讯速率、距离、增加通讯节点的效果明显。

综上所述，本实施例提供了一种自适应匹配模块和通讯结构。所述自适应匹配模块包括匹配输入端、状态切换点、延时单元、开关单元和波形优化单元，其中，所述匹配输入端用于获取编码输入端处的信号；所述状态切换点基于所述编码输入端处的信号切换工作状态。所述延迟单元在延迟时长后，将所述状态切换点的工作状态还原。所述开关单元仅当发送信号时将所述波形优化单元连接入系统，其他情况下断开所述波形优化单元的连接。当连接入所述系统时，所述波形优化单元缩短所述切换时长。如此配置，一方面在发送信号时通过所述波形优化单元减少了切换时长对通讯速率的制约，另一方面在不发送信号时断开连接，使得所述波形优化单元不会对整个系统的电气参数造成影响。从而解决了现有技术，无论是添加匹配元件或者不添加匹配元件，都无法进一步提高通讯速率的问题。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种自适应匹配模块，其特征在于，用于和一编码模块配合使用并应用于一系统，所述编码模块至少包括一个编码输入端和两个编码输出端；所述编码输入端处的信号从第一电平切换至第二电平时，所述两个编码输出端的压差从预设压差经历一个切换时长切换至0V，所述切换时长的默认值影响所述系统的通讯频率；

所述自适应匹配模块包括匹配输入端、状态切换点、延时单元、开关单元和波形优化单元，其中，

所述匹配输入端用于获取所述编码输入端处的信号；

所述状态切换点至少具有第一工作状态和第二工作状态，当所述状态切换点处于第一工作状态时，若所述编码输入端处的信号从所述第一电平切换至所述第二电平，所述状态切换点切换至所述第二工作状态；

所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟单元在延迟时长后，将所述状态切换点的所述第二工作状态切换至所述第一工作状态；

所述状态切换点为所述第二工作状态时，所述开关单元将所述波形优化单元连接入所述系统，所述状态切换点为所述第一工作状态时，所述开关单元将所述波形优化单元从所述系统断开；

当连接入所述系统时，所述波形优化单元缩短所述切换时长。

2.根据权利要求1所述的自适应匹配模块，其特征在于，所述波形优化单元为阻抗匹配电阻；连接入所述系统时，所述阻抗匹配电阻连接于所述两个编码输出端之间。

3.根据权利要求2所述的自适应匹配模块，其特征在于，所述阻抗匹配电阻包括第一电阻和第二电阻，所述开关单元包括第一三极管和第二三极管，所述第一三极管和所述第二三极管的基极均与所述状态切换点连接；所述第一三极管和所述第一电阻构成从所述两个编码输出端中的第一个到第二个的线路；所述第二三极管和所述第二电阻构成从所述两个编码输出端中的第二个到第一个的线路；所述第一三极管和所述第二三极管导通时的电流方向相反。

4.根据权利要求1所述的自适应匹配模块，其特征在于，所述延迟单元包括延迟电容；所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟电容的充放电状态发生变化，在所述延迟时长后，所述延迟电容的其中一端的电压满足触发条件，从而将所述状态切换点的所述第二工作状态切换至所述第一工作状态。

5.根据权利要求4所述的自适应匹配模块，其特征在于，所述延迟单元包括恒流子单元，所述延迟电容基于所述恒流子单元的输出电流充电。

6.根据权利要求5所述的自适应匹配模块，其特征在于，所述延迟单元还包括放电子单元，所述编码输入端处的信号为第一电平时，所述放电子单元工作并持续对所述延迟电容进行放电；所述编码输入端处的信号为第二电平时，所述放电子单元不工作，所述延迟电容从所述恒流子单元获取电量并逐渐提升自身的电压。

7.根据权利要求4所述的自适应匹配模块，其特征在于，所述延迟电容连接于所述编码输入端和状态切换点之间，所述延迟电容与所述编码输入端连接的一端被配置为所述匹配输入端。

8.一种通讯结构，其特征在于，所述通讯结构包括编码模块和如权利要求1~7中任一项所述的自适应匹配模块，所述通讯结构应用于一系统，所述编码模块至少包括一个编码输入端和两个编码输出端；所述编码输入端处的信号从第一电平切换至第二电平时，所述两个编码输出端的压差从预设压差经历一个切换时长切换至0V，所述切换时长的默认值影响所述系统的通讯频率。

9.根据权利要求8所述的通讯结构，其特征在于，所述通讯结构为芯片，所述编码模块和所述自适应匹配模块分别为所述芯片的一部分；或者，所述编码模块为芯片，所述自适应匹配模块基于分立元件搭建于所述芯片外部。

10.根据权利要求9所述通讯结构，其特征在于，所述通讯结构为芯片；所述延迟单元包括延迟电容；所述编码输入端处的信号从所述第一电平切换至所述第二电平时，所述延迟电容的充放电状态发生变化，在所述延迟时长后，所述延迟电容的其中一端的电压满足触发条件，从而将所述状态切换点的所述第二工作状态切换至所述第一工作状态；

所述延迟单元包括恒流子单元，所述延迟电容基于所述恒流子单元的输出电流充电；

所述通讯结构包括延迟时长调节端口，所述延迟时长调节端口连接不同的电阻后，所述恒流子单元的电流相应地发生改变，从而改变所述延迟时长。