CN116542298A - 数据处理方法、装置、电子设备以及存储介质 - Google Patents

数据处理方法、装置、电子设备以及存储介质 Download PDF

Info

Publication number
CN116542298A
CN116542298A CN202310565645.9A CN202310565645A CN116542298A CN 116542298 A CN116542298 A CN 116542298A CN 202310565645 A CN202310565645 A CN 202310565645A CN 116542298 A CN116542298 A CN 116542298A
Authority
CN
China
Prior art keywords
matrix
activation
outlier
kernel
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310565645.9A
Other languages
English (en)
Inventor
吴飞圣
邓凯鹏
党青青
于佃海
马艳军
王海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202310565645.9A priority Critical patent/CN116542298A/zh
Publication of CN116542298A publication Critical patent/CN116542298A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/048Activation functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本公开提供了数据处理方法、装置、电子设备以及存储介质,涉及数据处理技术领域,尤其涉及人工智能、深度学习、模型推理优化等技术领域。具体实现方案为:从存储介质中读取待处理对象的激活矩阵,以及目标神经网络层的参数矩阵;采用至少一个内核从激活矩阵中分离出第一矩阵和第二矩阵,并从参数矩阵中分离出第三矩阵和第四矩阵;对第一矩阵和第三矩阵执行矩阵乘积操作,得到第一处理结果;对第二矩阵和第四矩阵执行矩阵乘积操作,得到第二处理结果;将第一处理结果和第二处理结果进行融合,得到目标神经网络层对激活矩阵的数据处理结果。本公开实施例可节约存储空间的同时,加速大模型的推理速度,以提高资源的利用率。

Description

数据处理方法、装置、电子设备以及存储介质
技术领域
本公开涉及数据处理技术领域,尤其涉及人工智能、深度学习、模型推理优化等技术领域。
背景技术
随着人工智能技术的发展,模型功能日益强大。随着功能的强大,神经网络模型的规模也日益增加。对大模型而言,模型量化能够降低对存储空间的占用,但是在推理阶段会影响模型的推理精度。因此,如何在尽可能少占用资源的情况下还能够适当的加速推理,成为模型应用的关键。
发明内容
本公开提供了数据处理方法、装置、电子设备以及存储介质。
根据本公开的一方面,提供了一种数据处理方法,包括:
从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取该目标神经网络层的参数矩阵;该激活矩阵的数值精度为第一精度;该参数矩阵的数值精度为第二精度;该第二精度低于该第一精度;
采用至少一个内核将该激活矩阵分离为第一矩阵和第二矩阵,并从该参数矩阵中获取与该第一矩阵对应的第三矩阵,以及与该第二矩阵对应的第四矩阵;其中,该第一矩阵采用该第一精度,该第二矩阵采用该第二精度,该第一矩阵基于该激活矩阵中的非离群通道构建,该第二矩阵基于该激活矩阵中的离群通道构建;
对该第一矩阵和该第三矩阵执行矩阵乘积操作,得到第一处理结果;以及,
对该第二矩阵和该第四矩阵执行矩阵乘积操作,得到第二处理结果;
将该第一处理结果和该第二处理结果进行融合,得到该目标神经网络层对该激活矩阵的数据处理结果。
根据本公开的另一方面,提供了一种数据处理装置,包括:
读取模块,用于从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取该目标神经网络层的参数矩阵;该激活矩阵的数值精度为第一精度;该参数矩阵的数值精度为第二精度;该第二精度低于该第一精度;
拆分模块,用于采用至少一个内核将该激活矩阵分离为第一矩阵和第二矩阵,并从该参数矩阵中获取与该第一矩阵对应的第三矩阵,以及与该第二矩阵对应的第四矩阵;其中,该第一矩阵采用该第一精度,该第二矩阵采用该第二精度,该第一矩阵基于该激活矩阵中的非离群通道构建,该第二矩阵基于该激活矩阵中的离群通道构建;
第一运算模块,用于对该第一矩阵和该第三矩阵执行矩阵乘积操作,得到第一处理结果;以及,
第二运算模块,用于对该第二矩阵和该第四矩阵执行矩阵乘积操作,得到第二处理结果;
融合模块,用于将该第一处理结果和该第二处理结果进行融合,得到该目标神经网络层对该激活矩阵的数据处理结果。
根据本公开的另一方面,提供了一种电子设备,包括:
至少一个处理器;以及
与该至少一个处理器通信连接的存储器;其中,
该存储器存储有可被该至少一个处理器执行的指令,该指令被该至少一个处理器执行,以使该至少一个处理器能够执行本公开中任一实施例的数据处理方法。
根据本公开的另一方面,提供了一种存储有计算机指令的非瞬时计算机可读存储介质,其中,该计算机指令用于使该计算机执行根据本公开中任一实施例的数据处理方法。
根据本公开的另一方面,提供了一种计算机程序产品,包括计算机程序,该计算机程序在被处理器执行时实现根据本公开中任一实施例的数据处理方法。
本公开实施例可节约存储空间的同时,加速大模型的推理速度,以提高资源的利用率。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案,不构成对本公开的限定。其中:
图1是根据本公开实施例提供的数据处理方法的流程示意图;
图2是根据本公开实施例提供的数据处理方法的处理过程示意图;
图3a是根据本公开实施例提供的第一内核对激活矩阵进行量化和标记的示意图;
图3b是根据本公开一实施例中提供的第一内核标记结果所占用存储空间的意图;
图3c是根据本公开一实施例中提供的第二内核所需发射线程数的意图;
图4是根据本公开一实施例中提供的第一内核拆分出第二矩阵的示意图;
图5是根据本公开实施例提供的第二内核拆分参数矩阵的示意图;
图6是根据本公开实施例提供的从拆分句子到实现矩阵乘积操作的示意图;
图7是根据本公开实施例提供的数据处理方法的框架图;
图8是根据本公开一实施例中数据处理装置的结构示意图;
图9是用来实现本公开实施例的数据处理方法的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
此外,本公开实施例采用的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
大模型,例如大型语音模型,大型图像处理模型,或者大型混合模型,其模型的推理速度是至关重要的。因为这些模型通常需要处理大量的数据,需要进行大量的计算才能够生成高质量的输出。
大模型的计算量由模型的训练模型所决定,模型一旦训练完成,参数大小基本无法改变,从而计算量也基本确定下来。因此,推理速度较难通过降低计算量来获得提升。
不过,近年来发现对模型通过量化训练或者训练后离线量化的方式可以在不影响模型预测能力的前提下,降低数据(包括激活值和参数值)的表示精度。一方面能降低模型参数对磁盘和内存的占用,提升推理吞吐;另一方面,也能有效提升模型的推理速度。
然而,无论是量化训练还是训练后离线量化的方式,都需要在模型训练结束之后额外引入一个步骤去微调模型参数或者统计量化参数。对于大模型来说,这些步骤的时间成本并不低。此外,大模型往往需要根据输入和反馈进行快速的迭代,这意味着模型需要经常性的微调。如果每次微调之后都需要进行一次额外的量化训练或者训练后离线量化的话,迭代成本会增长不少。
因此,在大模型时代,动态量化的方案更加适用。动态量化是指不在训练、微调之后引入额外的步骤,而是在推理过程中动态地统计激活值的最值,计算出合适的量化参数,从而将激活值从高精度量化为低精度。例如,从较高的fp32/fp16量化为int8/int4,以便于加速运算。
但是,直接的动态量化方法在大模型上会带来非常大的精度损失,无法保证大模型的输出效果。在这个基础上,统计分析大模型的激活值特征,发现激活值的分布并不均匀。在某一些特征通道上会出现非常大的离群点,这些离群点的出现会导致按照min-max(最小值-最大值)进行量化时,会将正常的激活值量化为0,由此导致丢失的信息非常多,最终影响模型推理结果的准确性。
有鉴于此,本公开提供了一种混合精度的数据处理方法,以期望既能够降低对存储资源的占用,还能够提高模型推理速度。如图1所示,为该方法的流程示意图,包括:
S101,从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取该目标神经网络层的参数矩阵;该激活矩阵的数值精度为第一精度;该参数矩阵的数值精度为第二精度;该第二精度低于该第一精度。
其中,以大语言模型为例,待处理对象可以为音频或文本。待处理对象的激活矩阵,可以为原始的音频或文本,也可以为经过目标神经网络层之前的神经网络层处理之后的信息。例如,在大模型中,目标神经网络层之前有3个神经网络层,则关于目标神经网络层的激活矩阵,为该目标神经网络层的前一层对音频或文本处理之后得到的输出结果。
类似的,以图像处理模型为例,待处理对象可以为图像,待处理对象的激活矩阵,可以为原始的图像,也可以为经过目标神经网络层之前的神经网络层处理之后的信息。例如,在大模型中,目标神经网络层之前有3个神经网络层,则关于目标神经网络层的激活矩阵,为该目标神经网络层的前一层对图像处理后的输出结果。总之,激活矩阵所包含的信息基于该目标神经网络层在大模型中所处的位置,以及目标神经网络层所需的输入确定。
参数矩阵,即大模型经训练后的模型参数。
本公开实施例中存储介质可以包括磁盘、显存、缓存等。实施时,激活矩阵可以存储在磁盘中,参数矩阵可以存储在显存中。当然,这里仅示例说明,可以根据实际情况确定激活矩阵和参数矩阵的存储方式。缓存可以存储计算过程产生的计算结果,例如矩阵乘积操作的计算结果等。
S102,采用至少一个内核将该激活矩阵分离为第一矩阵和第二矩阵,并从参数矩阵中获取与第一矩阵对应的第三矩阵,以及与第二矩阵对应的第四矩阵;其中,该第一矩阵采用该第一精度,该第二矩阵采用该第二精度,该第一矩阵基于该激活矩阵中的非离群通道构建,该第二矩阵基于该激活矩阵中的离群通道构建。
激活矩阵需要与参数矩阵执行矩阵乘积操作,因此第三矩阵即为从参数矩阵分离出的需要与激活矩阵中的第一矩阵执行矩阵乘积操作的子矩阵。同理,第四矩阵即为从参数矩阵分离出的需要与激活矩阵中的第二矩阵执行矩阵乘积操作的子矩阵。
S103,对该第一矩阵和该第三矩阵执行矩阵乘积操作,得到第一处理结果。
S104,对该第二矩阵和该第四矩阵执行矩阵乘积操作,得到第二处理结果。
需要说明的是,步骤S103和S104的执行顺序不受限。
S105,将该第一处理结果和该第二处理结果进行融合,得到该目标神经网络层对该激活矩阵的数据处理结果。
以上整体的处理过程如图2所示,激活矩阵大小为3*5,其中假设离群通道为激活矩阵中的第2列和第3列。则从激活矩阵中分离出第2列和第3列作为离群通道构建第二矩阵,由此第二矩阵中的数值保持较高的第一精度。剩余的列构建第一矩阵,并将第一矩阵量化为第二精度。同时,从参数矩阵中分离出需要与第2列和第3列相乘的第2行和第3行以构建第四矩阵,剩余的构建第三矩阵。然后,第一矩阵和第三矩阵执行矩阵乘积操作得到第一处理结果,第二矩阵和第四矩阵执行矩阵乘积操作得到第二处理结果,最终将两个处理结果融合,得到激活矩阵与参数矩阵的乘积结果。
对激活矩阵和参数矩阵的分离和量化,可以基于Pytorch的框架实现。实现过程中,可以采用该框架中的一些算子。但是基于该框架实现的方案中会重复使用一些算子(例如拆分激活矩阵和参数矩阵需要重复使用拆分算子),且会增加额外的步骤。由此,本公开实施例中选择内核实现对激活矩阵和参数矩阵的分离和量化,以便于简化运算,加速推理过程。
本公开实施例中,在存储第二精度的参数矩阵以降低对存储资源的消耗的基础上,采用少量的内核从激活矩阵中分离并量化出第一矩阵和第二矩阵,从参数矩阵中分离出第三矩阵和第四矩阵。以便于实现混合精度的推理过程。该方法能够有效保证离群通道推理的准确性,还能够通过量化非离群通道实现推理的加速。此外,由于内核相比Pytorch框架的算子,在启动和处理上,能够有效的加速推理,从而使得本公开实施例提供的数据处理方法既能够节约存储资源又能够提高推理速度。
本公开实施例中,对激活矩阵和参数矩阵的分离和量化,可采用一个内核来实现。但为了更好的加快推理同时兼顾采用少量的内核,本公开实施例中提供了采用两个内核来实现对激活矩阵和参数矩阵的分离和量化的方案。其中,包括第一内核和第二内核。后文中将引入第三内核实现对第一处理结果和第二处理结果的融合。其中:
针对第一内核,其用于从该激活矩阵中筛选出离群通道,并确定该离群通道的标记,以构建该第一矩阵。
针对第二内核,其用于按该离群通道的标记,从该激活矩阵中提取出该离群通道,并基于该离群通道构建出该第二矩阵;以及,采用该第二内核按该离群通道的标记,从该参数矩阵中提取出与该第二矩阵对应的参数值,以构建该第四矩阵。在实施时,第三矩阵无需额外通过内核构建,参数矩阵即可作为第三矩阵参与运算。
本公开实施例中,采用两个内核,以期望通过较少的内核数,减少启动内核的耗时,因此加速推理的同时能够兼顾对内核资源的消耗。此外,通过将对激活矩阵和参数矩阵的分离和量化,合理分配到不同内核中,以通过两个内核的紧密协作提高对激活矩阵和参数矩阵的分类和量化的速度。
为便于理解,下面对第一内核、第二内核以及第三内核的具体操作进行说明。
1、第一内核
本公开实施例中,采用第一内核基于该离群通道的标记构建该第一矩阵,可实施为针对该激活矩阵中的每一行,分别执行:
步骤A1,确定该行的最大值。
步骤A2,基于该最大值,将该行的激活值量化为该第二精度,并将该离群通道对应的激活值设置为默认值,以得到该第一矩阵。
本公开实施例中默认值可以为0,以便于在执行矩阵乘积操作时,加速矩阵相乘的运算过程,并能够和第二处理结果快速进行融合。
本公开实施例中,对激活矩阵按行进行量化,并完成对离群值的重置,以便于构建出第一矩阵,加速推理。
实施时,为了加速推理,基于激活矩阵的总行数,该第一内核中启动L个block(线程块),并在每个线程块内发射q个thread(线程),其中:L小于或等于激活矩阵的总行数,q小于或等于激活矩阵中同一行包含的激活值数,且每个block负责激活矩阵中的至少一行激活值,每个thread负责至少一个激活值;相应的,采用第一内核构建该第一矩阵时,可针对激活矩阵中的每行激活值,采用对应的block执行以下操作:
步骤B1,基于该block确定该行的激活值的最大值;
步骤B2,控制该block内的每个线程,基于该最大值将该行的激活值内该线程负责的激活值量化为该第二精度,并将该离群通道对应的激活值设置为默认值,以得到该第一矩阵。
如图3a所示,假定激活矩阵的规模为m*k,即m行,k列。由于激活矩阵的规模往往较大,本公开实施例中第一内核可以基于block实现对激活矩阵的量化和标记。
一种可能的实施方式中,如图3a所示,第一内核中包括m个block,每个block分别处理激活矩阵中的一行激活值。假设每行包括k个激活值由于一个block中最多发射P(如1024)个thread(线程),因此在k小于或等于P的情况下,每个block发射k个thread,每个thread处理该行中的一个激活值。具体实施时,每个thread分别实现对相应激活值的量化,以将该激活值从第一精度量化为第二精度,并能够完成对离群通道的标记。
由于大模型中,k可能远远大于P,因此为了加速处理过程,本公开实施例中使用了向量化技术和折叠技术来处理同一行的激活值。例如,同一个block内可发射q个thread(q<P),每个thread负责处理(k/q)个激活值。在此基础上,针对每一行激活值,在一个Block中使用BlockReduce(块规约)获取一行的absmax值(最值)。之后该block内的每个thread处理k/q个激活值,具体的处理步骤是:
步骤C1,根据absmax量化该激活值。
步骤C2,判断当前激活值是否大于threshold(预设阈值),如果大于threshold的话就将该激活值置0,并使用原子操作将当前激活值所在列对应的离群通道的位置进行标记。
针对一个激活矩阵,第一内核中发射的thread数量为m*q,即m个block,每个block发射q个thread。由此,每个thread负责多个激活值的量化和标记。如图3a所示,每个thread负责其中4个激活值的量化和标记。
此外,对于激活矩阵的行,即m这个维度也可以使用折叠技术。实施时,可以根据第一内核所采用的GPU(graphics processing unit,图形处理器)型号计算出SM(StreamingMultiprocessor,流处理器)利用率最高的block数量。一般情况下,block的数量不会超过1000。
在同一block处理多行激活值的情况下,可以采用BlockReduce获取这多行激活值的最大值,由此每行激活值采用相同的最大值进行量化。也可以采用BlockReduce获取每行激活值的最大值。每行激活值的量化过程依然采用q个thread分别进行处理。也即每个thread串行的处理各行中的激活值。
由此,本公开实施例中,第一内核采用block和少量的thread处理每行的激活值,以从激活矩阵中识别出离群通道。该方式能够加速对激活矩阵的分离和量化,从而实现对推理的进一步加速。
此外,为了进一步减少对存储资源的占用,对离群通道的筛选和标记,可实施为,针对该第一内核中的每个线程,在该线程负责的激活值中,存在任一激活值大于预设阈值的情况下,由该线程将该任一激活值所在的列标识编码为离群通道的标记,以使得该离群通道的标记占用目标数量的比特位。
本公开实施例中,每个线程负责对相应激活值的判断和离群通道的标记。为了能够尽可能少的占用存储资源,离群通道的标记通过编码实现,且每个离群通道的编码结果仅占用目标数量的比特位,以此能够节约存储资源。
为了最小化离群通道的标记所占用的数据量,本公开实施例中,编码的具体实现,可实施为:
将该离群通道在该激活矩阵中的列标识编码为占用1个比特的第一目标值;以及,
将非离群通道在该激活矩阵中的列标识编码为占用1个比特的第二目标值。
实施时,由于激活矩阵共有k个特征通道,可以设置k个比特位,其中各比特位的默认取值为第二目标值,当筛选出离群通道之后,将该离群通道对应的比特位重置为第一目标值,由此实现对离群通道的标记进行编码。
例如,在基于Pytorch框架实现混合精度的推理时,离群通道的标记col_idx需要用int32来表示。虽然离群通道数kfp_num只有k的1/1000左右,但该相关技术中需要对激活矩阵的每一行都要保存,所以占用的存储空间有kfp_num*m个int32。由于激活矩阵中的总行数m的数量级可能会达到10000以上,假设m=10000,k=16384,kfp_num=20。则该方法中如图3b所示,col_idx就要占用10000*20*4=800000bytes。
而本公开实施例中,离群通道的标记表示为outlier_idx。实现的是对k个通道的one_hot for bit编码。可用1个bit表示一个通道,如果该通道为离群通道,就设为1,否则就设为0。Outlier_idx所占空间仅与k相关,且与m和kfp_num无关。仍沿用前面的例子,本公开实施例中的outlier_idx,如图3b所示,仅需占用16384/8=2048bytes。相比于800000bytes,大量减少对存储资源的消耗。
由此,通过将离群通道和非离群通道编码为分别仅占用1比特的标记,可以占用少量的存储资源。
与此同时,本公开实施例不仅能够占用少量的资源以存储离群通道的标记,还能够基于离群通道的标记快速实现对激活矩阵和参数矩阵的分离。具体的由第二内核来实现,下面介绍第二内核的执行过程。
2、第二内核
本公开实施例中,第二内核需要从激活矩阵中抽取出第二矩阵,并从参数矩阵中抽取出第四矩阵。
如果采用Pytorch框架的算子,则需要使用slice算子从激活矩阵中抽取出第二矩阵,并需要重复使用该slice算子从参数矩阵中抽取出第二矩阵对应的第四矩阵。因为离群通道是非连续的。在激活矩阵的行数为m,共有k个特征通道的情况下,如图3c所示,slice操作需要启动m*k个thread。
而,本公开实施例中,采用第二内核实现时,可以适当降低启动thread的数量。
实施时,假设需要启动的thread数量为指定数量,则本公开实施例中采用该第二内核基于以下方法确定该指定数量:
步骤D1,确定该激活矩阵中每列包含的激活值的数量(即激活矩阵的总行数),得到第一候选值;也即确定激活矩阵的行数m。
步骤D2,确定该参数矩阵中每行包含的激活值的数量(即参数矩阵的总列数),得到第二候选值;也即确定参数矩阵的列数n。
需要说明的是,步骤D1和步骤D2的执行顺序不受限。
步骤D3,选取该第一候选值和该第二候选值中的最大值,得到第三候选值。
步骤D4,确定该指定数量为该第三候选值和该离群通道的总数的乘积。
例如,接续前面的例子,假设离群通道的数量为kfp_num,则本公开实施例中,如图3c所示,仅需要启动m*kfp_num_个thread或n*kfp_num_个thread。一般情况下,kfp_num在k的1/1000这个数量级上,则相对于Pytorch的框架,本公开实施例中启动的thread只需要其1/1000。
综上,本公开实施例中,在内核中实现对第二矩阵和第四矩阵的分离,启动的线程数量可大大降低,由此可提高推理的速度,同时降低资源消耗。
本公开实施例中,第二内核中的每个thread根据outlier_idx(离群通道的标记)将对应的通道赋值给子矩阵。该子矩阵可以为激活矩阵的离群矩阵,即第二矩阵。也可以为从参数矩阵中抽取出的第四矩阵。通过第二内核可同时处理激活矩阵和参数矩阵。
实施时,采用第二内核构建出该第二矩阵,可实施为采用该第二内核启动指定数量的线程,并分配该指定数量的线程中的m个线程分别执行以下操作:
步骤E1,从该激活矩阵中抽取出该离群通道中与该线程对应的激活值。
也即,针对每个离群通道,该离群通道包括m个激活值,每个thread负责其中的一个激活值。
步骤E2,将该激活值按序存储到该第二矩阵中;其中,m为该激活矩阵中每行包含的激活值的数量。
以两个离群通道为例,如图4所示,假设离群通道1具有3个激活值分别为B11、B12和B13。则第二内核发射线程1、线程2和线程3。线程1负责将B11赋值到第二矩阵中的C11位置,线程2负责将B12赋值到第二矩阵的C12位置,线程3负责将B13赋值到第二矩阵的C13位置。假设离群通道2具有3个激活值分别为B21、B22和B23。则第二内核中的线程1负责将B21赋值到第二矩阵中的C21位置,线程2负责将B22赋值到第二矩阵的C22位置,线程3负责将B23赋值到第二矩阵的C23位置。
本公开实施例中,可采用第二内核内的线程,从激活矩阵中提取出离群通道中的每个激活值,通过启动少量的内核和线程,完成对激活矩阵的分离,进而构建出第二矩阵,可提高推理的速度,合理利用内核和线程。
类似的,本公开实施例中,第二内核分配该指定数量的线程中的n个线程分别执行以下操作,n为该参数矩阵中每行包含的激活值的数量:
步骤F1,确定该线程对应的离群通道的标记;
步骤F2,按该离群通道的标记,从该参数矩阵中抽取出与该离群通道和该线程均对应的参数值。
也即,参数矩阵中每行包括n个激活值,第二内核中每个tread负责处理其中的一个激活值。由此,并发的调用多个thread,高效的处理参数矩阵。由于参数矩阵中每个激活值为第二精度,为了便于准确的计算第二处理结果,在步骤F3中,对该参数值执行反量化操作后,按序存储到该第四矩阵中。
以一个离群通道对应的一个参数通道为例,在图4基础上如图5所示,离群通道1对应的参数通道中包括一行,改行记为行A。该行A中假设包括2个参数值,分别为q11和q12。第二内核发射线程1和线程2。线程1负责将q11赋值到第四矩阵中的Q11位置,线程2负责将q12赋值到第四矩阵的Q12位置。离群通道2对应的参数通道中包括一行,改行记为行B。该行B中假设包括2个参数值,分别为q21和q22。第二内核发射线程1和线程2。线程1负责将q21赋值到第四矩阵中的Q21位置,线程2负责将q22赋值到第四矩阵的Q22位置。
由此,本公开实施例中,可采用第二内核内少量的线程,从参数矩阵中提取出离群通道对应的每个参数值。通过启动少量的内核和线程,完成对参数矩阵的分离,进而构建出第四矩阵,可提高推理的速度,合理利用内核和线程。
除了以上两个内核外,为了加速推理速度,本公开实施例还采用第三内核,以完成对两个矩阵乘积结果的融合。
3、第三内核
在一些实施例中,为了能够加速推理,本公开实施例中采用内第三内核将该第一处理结果和该第二处理结果进行融合,可实施为:
步骤G1,采用第三内核将该第一处理结果反量化为该第一精度,得到中间结果。
步骤G2,采用该第三内核将该中间结果和该第二处理结果执行矩阵加操作。
假设激活矩阵的规模为m*k,参数矩阵的规模为k*n。如图6所示,第一矩阵规模为m*k,其中,离群通道的值为0。从参数矩阵分离出的第三矩阵的规模为k*n。第三矩阵中离群通道对应的行取值不变。对第一矩阵和第三矩阵执行矩阵乘积操作,得到第一处理结果。该第一处理结果的规模为m*n。
第二矩阵的规模为m*kfp_num_,其中离群通道的取值为从激活矩阵中的取值。第四矩阵规模为kfp_num*n,其中离群通道对应的参数值为从参数取值中提取并进行反量化的。第二矩阵和第四矩阵的构建均由第二内核完成。对第二矩阵和第四矩阵执行矩阵乘积操作,得到第二处理结果,该第二处理结果的规模为m*n。
相应的,第一处理结果和第二处理结果相加,得到最终的结果,
本公开实施例中,基于第三内核完成对大规模矩阵的融合,调用内核的耗时相对调用算子要少,因此能够提高推理的速度。
在一些实施例中,矩阵乘积操作的表达式可如式(1)所示:
A*B=C (1)
其中,A矩阵位置在B矩阵位置之前,表示A矩阵的行与B矩阵的列相乘。在实施时,为了实现矩阵乘积操作需要将需要相乘的两个矩阵放在在用于矩阵乘积操作的两个存储空间位置即A位置和B位置。
本公开实施例中,基于Pytorch的框架实现的加速推理的情况下,需要引入额外的步骤,对第一矩阵、第二矩阵、第三矩阵以及第四矩阵不仅需要转置操作,而且各矩阵中所有元素的存储顺序都被打乱,在执行矩阵乘积操作时,还需要对打乱的顺序进行重排序等操作。最终无法实现式(1)所示的矩阵乘积操作。
本公开实施例中,为了加速推理,该对该第一矩阵和该第三矩阵执行矩阵乘积操作,得到第一处理结果,可实施为:
将该第一矩阵映射到第一位置,并将该第三矩阵映射到第二位置;在矩阵乘积表达式中该第一位置在该第二位置之前;该第一位置和该第二位置为矩阵乘积操作所需的存储空间;例如,执行矩阵乘积操作,需要将第一矩阵存储在第一位置,将第二矩阵存储在第二位置,以便于矩阵乘积操作,处理这两个位置的数据;
基于该第一位置和该第二位置执行矩阵乘积操作,得到该第一处理结果。
其中,第一位置即式(1)中的A位置,第二位置即式(1)中的B位置。
以提取出来的第二矩阵和第四矩阵为例。第二矩阵规模为m*kfp_num,第四矩阵规模是kfp_num*n。矩阵相乘表示为:
第二矩阵(m*kfp_num)*第四矩阵(kfp_num*n)=处理结果(m*n)
其等价变换是两边取转置,即:第四矩阵的转置(n*kfp_num)*第二矩阵的转置(k_fp*m)=处理结果的转置(n*m);
由于调用的矩阵乘计算库支持列优先,也就是存储在显存上的数据,可以按列填充而非正常的按行填充,因此开启列优先选项执行矩阵乘积操作,即将第一矩阵映射到第一位置,并将第三矩阵映射到第二位置完成乘积操作,得到的是一个正常的矩阵,其结果在该计算库看来就是转置过的,也即得到的是正确的矩阵乘积运算的结果。
由此,基于本公开实施例,能够直接将第一矩阵放置在第一位置,并将第三矩阵放置在第二位置,以实现直接计算出所需的乘积,提高推理的速度。
同理,对该第二矩阵和该第四矩阵执行矩阵乘积操作,得到第二处理结果,可实施为:
将该第二矩阵映射到第三位置,并将该第四矩阵映射到第四位置;在矩阵乘积表达式中该第三位置在该第四位置之前;该第三位置和该第四位置为矩阵乘积操作所需的存储空间;例如,执行矩阵乘积操作,需要将第二矩阵存储在第三位置,将第四矩阵存储在第四位置,以便于矩阵乘积操作,处理这两个位置的数据;
基于该第三位置和该第四位置执行矩阵乘积操作,得到该第二处理结果。
其中,第三位置即式(1)中的A位置,第四位置即式(1)中的B位置。
由此,基于本公开实施例,能够直接将第二矩阵放置在第三位置,并将第四矩阵放置在第四位置,以实现直接计算出所需的乘积,提高推理的速度。
综上所述,本公开实施例中数据处理框架的示意图,如图7所示,其中包括第一内核、第二内核和第三内核。
第一内核负责按行统计出激活矩阵的最值,并根据最值对每行进行量化,以得到第一矩阵。中第一矩阵中离群通道的值需要第一内核赋值为。,此外,第一内核需要并标记出离群通道。其中离群通道的标记基于one_hot for bit编码实现。
第二内核基于第一内核标记的离群通道,从激活矩阵中分离出第二矩阵,并从参数矩阵中分离出第四矩阵。并实现对第四矩阵中低精度参数值的反量化,以便于和第二矩阵执行矩阵乘积操作。
由GPU完成矩阵乘积操作,具体可由GPU调用计算库完成,由此得到第一处理结果和第二处理结果。然后由第三内核完成对第一处理结果和第二处理结果的融合。
综上所述,本公开实施例中,面向大模型推理进行了优化。本公开实施例可以完全不使用Pytorch框架的小算子执行激活矩阵和参数矩阵的分离、量化和反量化操作。通过第一内核可以取代Pytorch框架的scatter(赋值为0的算子)和unique(去重算子)。此处,由于Pytorch框架得到的col_idx中会有重复值,因此在double_quant之后需要使用torch.unique去除重复值。本公开实施例中,激活矩阵所有特征通道的标记的默认值均为第二目标值(即0)并存储在可供第一内核共享的存储空间中。第一内核中每个线程得到离群通道标记后,会操作该存储空间以便于将该离群通道的值标记为1。每个线程在操作该存储空间时,可以将该离群通道的标记和存储空间中存储的标记执行或操作,已确定该存储空间中的标记和该线程确定的标记是否一致,在一致的情况下,不会更改存储空间的值,在不一致的情况下,将其修改为1。由此,本公开实施例中离群通道的标记不存在重复的值,无需去重操作。此外,本公开实施例能够实现对激活矩阵的量化和离群通道的标记。通过第二内核Split可以替代slice算子和对参数矩阵的反量化操作,通过第三内核实现了Pytorch框架的torch.add和对第一处理结果的反量化操作。
对于GPU而言,每一次启动Kernel(内核)都会有Launch Kernel(发射或启动内核)的时间,同时,Pytorch框架启动算子也会有一定的策略分发时间。这些调度所占用的时间可统称为调度耗时。也即,启动越多的GPU Kernel/Pytorch算子就会带来越多的调度耗时,本公开实施例中通过不使用Pytorch框架且融合各类操作到少数几个Kernel中可以有效降低调度耗时。如表1所示,为对比实验结果:
表1
表1中最后一行激活矩阵的规模几乎是当前大模型能够达到的最大规
模。通过数据对比可知,本公开实施例的方案相对于基于Pytorch框架实现的方案,能够将推理速度提高一半,由此可实现计算资源的合理利用,并提高大模型的推理速度。
此外,本公开实施例中,在第一内核中,使用BlockReduce操作计算每一行absmax值并完成量化。在量化的同时基于激活值,统计超出threshold(阈值)的离群通道。所有特征通道是否是离群通道使用outlier_idx来表示,且仅占用1个bit来表示。统计的同时通过原子操作设置outlier_idx。outlier_idx里为1的bit标识了离群通道的位置。在此基础上,第二内核可以仅对这些标记为1的离群通道操作,以便于分离出离群的第二矩阵和第四矩阵。此外,由于使用1bit编码一个通道,outlier_idx对显存空间占用非常小。第二内核读写该值的时间也会非常小。同时,因为离群通道总数相对较小,相比于slice操作,第二内核可以只需要发射少量的thread即可完成操作,能够需要消耗较少的GPU资源。
进一步的,本公开实施例中,只需要通过将第一矩阵或第二矩阵放置在A位置,将第三矩阵或第四矩阵放置在B的位置,即可实现矩阵乘积操作。此外,参数矩阵的转置可以在离线时进行,因此在分割出离群矩阵和第处理结果和第二处理结果融合的过程中可以不再涉及layout(转置)的转换。
基于相同的技术构思,本公开实施例还提供一种数据处理装置800,如图8所示,包括:
读取模块801,用于从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取该目标神经网络层的参数矩阵;该激活矩阵的数值精度为第一精度;该参数矩阵的数值精度为第二精度;该第二精度低于该第一精度;
拆分模块802,用于采用至少一个内核将该激活矩阵分离为第一矩阵和第二矩阵,并从该参数矩阵中获取与该第一矩阵对应的第三矩阵,以及与该第二矩阵对应的第四矩阵;其中,该第一矩阵采用该第一精度,该第二矩阵采用该第二精度,该第一矩阵基于该激活矩阵中的非离群通道构建,该第二矩阵基于该激活矩阵中的离群通道构建;
第一运算模块803,用于对该第一矩阵和该第三矩阵执行矩阵乘积操作,得到第一处理结果;以及,
第二运算模块804,用于对该第二矩阵和该第四矩阵执行矩阵乘积操作,得到第二处理结果;
融合模块805,用于将该第一处理结果和该第二处理结果进行融合,得到该目标神经网络层对该激活矩阵的数据处理结果。
在一些实施例中,该拆分模块,包括:
第一拆分子模块,用于采用第一内核从该激活矩阵中筛选出离群通道,并确定该离群通道的标记,以构建该第一矩阵;
第二拆分子模块,用于采用第二内核按该离群通道的标记,从该激活矩阵中提取出该离群通道,并基于该离群通道构建该第二矩阵;以及,
第三拆分子模块,用于采用该第二内核按该离群通道的标记,从该参数矩阵中提取出与该第二矩阵对应的参数值,以构建该第四矩阵;
其中,参数矩阵作为第三矩阵。
在一些实施例中,该第一拆分子模块,具体用于:
采用该第一内核启动L个线程块block,并在每个线程块内发射q个线程,其中:L小于或等于该激活矩阵的总行数,q小于或等于激活矩阵中同一行包含的激活值数,且每个block负责该激活矩阵中的至少一行激活值,每个线程负责至少一个激活值;
针对该激活矩阵中的每行的激活值,采用对应的block执行以下操作:
基于该block确定该行的激活值的最大值;
控制该block内的每个线程,基于该最大值将该行的激活值内该线程负责的激活值量化为该第二精度,并将该离群通道对应的激活值设置为默认值,以得到该第一矩阵。
在一些实施例中,该第一拆分子模块,具体用于,针对该第一内核中的每个线程,在该线程负责的激活值中,存在任一激活值大于预设阈值的情况下,由该线程将该任一激活值所在的列标识编码为离群通道的标记,以使得该离群通道的标记占用目标数量的比特位。
在一些实施例中,该第一拆分子模块,具体用于:
将该离群通道在该激活矩阵中的列标识编码为占用1个比特的第一目标值;
其中,非离群通道在该激活矩阵中的列标识保持为占用1个比特的第二目标值。
在一些实施例中,该第二拆分子模块,具体用于:
采用该第二内核启动指定数量的线程,并分配该指定数量的线程中的m个线程分别执行以下操作:
从该激活矩阵中抽取出该离群通道中与该线程对应的激活值;
将该激活值按序存储到该第二矩阵中;
其中,m为该激活矩阵中每列包含的激活值的数量。
在一些实施例中,该第三拆分子模块,具体用于:
采用该第二内核分配该指定数量的线程中的n个线程分别执行以下操作:
确定该线程对应的离群通道的标记;
按该离群通道的标记,从该参数矩阵中抽取出与该离群通道的标记和该线程均对应的参数值;
对该参数值执行反量化操作后,按序存储到该第四矩阵中;
其中,n为该参数矩阵中每行包含的激活值的数量。
在一些实施例中,还包括,确定模块,用于采用该第二内核基于以下方法确定该指定数量:
确定该激活矩阵中每列包含的激活值的数量,得到第一候选值;以及,
确定该参数矩阵中每行包含的参数值的数量,得到第二候选值;
选取该第一候选值和该第二候选值中的最大值,得到第三候选值;
确定该指定数量为该第三候选值和该离群通道的总数的乘积。
在一些实施例中,该第一运算模块,包括:
第一映射子模块,用于将该第一矩阵映射到第一位置,并将该第三矩阵映射到第二位置;在矩阵乘积表达式中该第一位置在该第二位置之前;该第一位置和该第二位置为矩阵乘积操作所需的存储空间;
第一运算子模块,用于基于该第一位置和该第二位置执行矩阵乘积操作,得到该第一处理结果。
在一些实施例中,其中该第二运算模块,包括:
第二映射子模块,用于将该第二矩阵映射到第三位置,并将该第四矩阵映射到第四位置;在矩阵乘积表达式中该第三位置在该第四位置之前;该第三位置和该第四位置为矩阵乘积操作所需的存储空间;
第二运算子模块,用于基于该第三位置和该第四位置执行矩阵乘积操作,得到该第二处理结果。
在一些实施例中,该融合模块,包括:
反量化子模块,用于采用第三内核将该第一处理结果反量化为该第一精度,得到中间结果;以及,
矩阵加子模块,用于采用该第三内核将该中间结果和该第二处理结果执行矩阵加操作。
本公开实施例的装置的各模块、子模块的具体功能和示例的描述,可以参见上述方法实施例中对应步骤的相关描述,在此不再赘述。
根据本公开的实施例,本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图9示出了可以用来实施本公开的实施例的示例电子设备900的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字助理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图9所示,设备900包括计算单元901,其可以根据存储在只读存储器(ROM)902中的计算机程序或者从存储单元908加载到随机访问存储器(RAM)903中的计算机程序,来执行各种适当的动作和处理。在RAM 903中,还可存储设备900操作所需的各种程序和数据。计算单元901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
设备900中的多个部件连接至I/O接口905,包括:输入单元906,例如键盘、鼠标等;输出单元907,例如各种类型的显示器、扬声器等;存储单元908,例如磁盘、光盘等;以及通信单元909,例如网卡、调制解调器、无线通信收发机等。通信单元909允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元901可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元901的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元901执行上文所描述的各个方法和处理,例如数据处理方法。例如,在一些实施例中,数据处理方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元908。在一些实施例中,计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到设备900上。当计算机程序加载到RAM 903并由计算单元901执行时,可以执行上文描述的数据处理方法的一个或多个步骤。备选地,在其他实施例中,计算单元901可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行数据处理方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入、或者触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本公开保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本公开的原则之内所作的修改、等同替换和改进等,均应包含在本公开保护范围之内。

Claims (25)

1.一种数据处理方法,包括:
从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取所述目标神经网络层的参数矩阵;所述激活矩阵的数值精度为第一精度;所述参数矩阵的数值精度为第二精度;所述第二精度低于所述第一精度;
采用至少一个内核将所述激活矩阵分离为第一矩阵和第二矩阵,并从所述参数矩阵中获取与所述第一矩阵对应的第三矩阵,以及与所述第二矩阵对应的第四矩阵;其中,所述第一矩阵采用所述第一精度,所述第二矩阵采用所述第二精度,所述第一矩阵基于所述激活矩阵中的非离群通道构建,所述第二矩阵基于所述激活矩阵中的离群通道构建;
对所述第一矩阵和所述第三矩阵执行矩阵乘积操作,得到第一处理结果;以及,
对所述第二矩阵和所述第四矩阵执行矩阵乘积操作,得到第二处理结果;
将所述第一处理结果和所述第二处理结果进行融合,得到所述目标神经网络层对所述激活矩阵的数据处理结果。
2.根据权利要求1所述的方法,其中,所述采用至少一个内核将所述激活矩阵分离为第一矩阵和第二矩阵,并从所述参数矩阵中获取与所述第一矩阵对应的第三矩阵,以及与所述第二矩阵对应的第四矩阵,包括:
采用所述第一内核从所述激活矩阵中筛选出离群通道,并确定所述离群通道的标记,以构建所述第一矩阵;
采用第二内核按所述离群通道的标记,从所述激活矩阵中提取出所述离群通道,并基于所述离群通道构建所述第二矩阵;以及,
采用所述第二内核按所述离群通道的标记,从所述参数矩阵中提取出与所述第二矩阵对应的参数值,以构建所述第四矩阵;
其中,所述参数矩阵为所述第三矩阵。
3.根据权利要求2所述的方法,其中,采用第一内核构建所述第一矩阵,包括:
采用所述第一内核启动L个线程块block,并在每个线程块内发射q个线程,其中:L小于或等于所述激活矩阵的总行数,q小于或等于激活矩阵中同一行包含的激活值数,且每个block负责所述激活矩阵中的至少一行激活值,每个线程负责至少一个激活值;
针对所述激活矩阵中的每行的激活值,采用对应的block执行以下操作:
基于所述block确定所述行的激活值的最大值;
控制所述block内的每个线程,基于所述最大值将所述行的激活值内所述线程负责的激活值量化为所述第二精度,并将所述离群通道对应的激活值设置为默认值,以得到所述第一矩阵。
4.根据权利要求2或3所述的方法,其中,采用所述第一内核从所述激活矩阵中筛选出离群通道,并确定所述离群通道的标记,包括:
针对所述第一内核中的每个线程,在所述线程负责的激活值中,存在任一激活值大于预设阈值的情况下,由所述线程将所述任一激活值所在的列标识编码为离群通道的标记,以使得所述离群通道的标记占用目标数量的比特位。
5.根据权利要求4所述的方法,其中,所述将任一激活值所在的列标识编码为离群通道的标记,包括:
将所述离群通道在所述激活矩阵中的列标识编码为占用1个比特的第一目标值;
其中,非离群通道在所述激活矩阵中的列标识保持为占用1个比特的第二目标值。
6.根据权利要求2-5中任一项所述的方法,其中,所述采用第二内核按所述离群通道的标记,从所述激活矩阵中提取出所述离群通道,并基于所述离群通道构建所述第二矩阵,包括:
采用所述第二内核启动指定数量的线程,并分配所述指定数量的线程中的m个线程分别执行以下操作:
从所述激活矩阵中抽取出所述离群通道中与所述线程对应的激活值;
将所述激活值按序存储到所述第二矩阵中;
其中,m为所述激活矩阵中每列包含的激活值的数量。
7.根据权利要求6所述的方法,其中,所述采用所述第二内核按所述离群通道的标记,从所述参数矩阵中提取出与所述第二矩阵对应的参数值,以构建所述第四矩阵,包括:
采用所述第二内核分配所述指定数量的线程中的n个线程分别执行以下操作:
确定所述线程对应的离群通道的标记;
按所述离群通道的标记,从所述参数矩阵中抽取出与所述离群通道的标记和所述线程均对应的参数值;
对所述参数值执行反量化操作后,按序存储到所述第四矩阵中;
其中,n为所述参数矩阵中每行包含的激活值的数量。
8.根据权利要求6或7所述的方法,还包括,采用所述第二内核基于以下方法确定所述指定数量:
确定所述激活矩阵中每列包含的激活值的数量,得到第一候选值;以及,
确定所述参数矩阵中每行包含的参数值的数量,得到第二候选值;
选取所述第一候选值和所述第二候选值中的最大值,得到第三候选值;
确定所述指定数量为所述第三候选值和所述离群通道的总数的乘积。
9.根据权利要求1-8中任一项所述的方法,其中,所述对所述第一矩阵和所述第三矩阵执行矩阵乘积操作,得到第一处理结果,包括:
将所述第一矩阵映射到第一位置,并将所述第三矩阵映射到第二位置;在矩阵乘积表达式中所述第一位置在所述第二位置之前;所述第一位置和所述第二位置为矩阵乘积操作所需的存储空间;
基于所述第一位置和所述第二位置执行矩阵乘积操作,得到所述第一处理结果。
10.根据权利要求1-9中任一项所述的方法,其中对所述第二矩阵和所述第四矩阵执行矩阵乘积操作,得到第二处理结果,包括:
将所述第二矩阵映射到第三位置,并将所述第四矩阵映射到第四位置;在矩阵乘积表达式中所述第三位置在所述第四位置之前;所述第三位置和所述第四位置为矩阵乘积操作所需的存储空间;
基于所述第三位置和所述第四位置执行矩阵乘积操作,得到所述第二处理结果。
11.根据权利要求1-10中任一项所述的方法,其中,所述将所述第一处理结果和所述第二处理结果进行融合,包括:
采用第三内核将所述第一处理结果反量化为所述第一精度,得到中间结果;以及,
采用所述第三内核将所述中间结果和所述第二处理结果执行矩阵加操作。
12.一种数据处理装置,包括:
读取模块,用于从存储介质中读取待处理对象关于目标神经网络层的激活矩阵,以及,读取所述目标神经网络层的参数矩阵;所述激活矩阵的数值精度为第一精度;所述参数矩阵的数值精度为第二精度;所述第二精度低于所述第一精度;
拆分模块,用于采用至少一个内核将所述激活矩阵分离为第一矩阵和第二矩阵,并从所述参数矩阵中获取与所述第一矩阵对应的第三矩阵,以及与所述第二矩阵对应的第四矩阵;其中,所述第一矩阵采用所述第一精度,所述第二矩阵采用所述第二精度,所述第一矩阵基于所述激活矩阵中的非离群通道构建,所述第二矩阵基于所述激活矩阵中的离群通道构建;
第一运算模块,用于对所述第一矩阵和所述第三矩阵执行矩阵乘积操作,得到第一处理结果;以及,
第二运算模块,用于对所述第二矩阵和所述第四矩阵执行矩阵乘积操作,得到第二处理结果;
融合模块,用于将所述第一处理结果和所述第二处理结果进行融合,得到所述目标神经网络层对所述激活矩阵的数据处理结果。
13.根据权利要求12所述的装置,其中,所述拆分模块,包括:
第一拆分子模块,用于采用第一内核从所述激活矩阵中筛选出离群通道,并确定所述离群通道的标记,以构建所述第一矩阵;
第二拆分子模块,用于采用第二内核按所述离群通道的标记,从所述激活矩阵中提取出所述离群通道,并基于所述离群通道构建所述第二矩阵;以及,
第三拆分子模块,用于采用所述第二内核按所述离群通道的标记,从所述参数矩阵中提取出与所述第二矩阵对应的参数值,以构建所述第四矩阵;
其中,所述参数矩阵为所述第三矩阵。
14.根据权利要求13所述的装置,其中,所述第一拆分子模块,具体用于:
采用所述第一内核启动L个线程块block,并在每个线程块内发射q个线程,其中:L小于或等于所述激活矩阵的总行数,q小于或等于激活矩阵中同一行包含的激活值数,且每个block负责所述激活矩阵中的至少一行激活值,每个线程负责至少一个激活值;
针对所述激活矩阵中的每行的激活值,采用对应的block执行以下操作:
基于所述block确定所述行的激活值的最大值;
控制所述block内的每个线程,基于所述最大值将所述行的激活值内所述线程负责的激活值量化为所述第二精度,并将所述离群通道对应的激活值设置为默认值,以得到所述第一矩阵。
15.根据权利要求13或14所述的装置,其中,所述第一拆分子模块,具体用于,针对所述第一内核中的每个线程,在所述线程负责的激活值中,存在任一激活值大于预设阈值的情况下,由所述线程将所述任一激活值所在的列标识编码为离群通道的标记,以使得所述离群通道的标记占用目标数量的比特位。
16.根据权利要求15所述的装置,其中,所述第一拆分子模块,具体用于:
将所述离群通道在所述激活矩阵中的列标识编码为占用1个比特的第一目标值;
其中,非离群通道在所述激活矩阵中的列标识保持为占用1个比特的第二目标值。
17.根据权利要求13-16中任一项所述的装置,其中,所述第二拆分子模块,具体用于:
采用所述第二内核启动指定数量的线程,并分配所述指定数量的线程中的m个线程分别执行以下操作:
从所述激活矩阵中抽取出所述离群通道中与所述线程对应的激活值;
将所述激活值按序存储到所述第二矩阵中;
其中,m为所述激活矩阵中每列包含的激活值的数量。
18.根据权利要求17所述的装置,其中,所述第三拆分子模块,具体用于:
采用所述第二内核分配所述指定数量的线程中的n个线程分别执行以下操作:
确定所述线程对应的离群通道的标记;
按所述离群通道的标记,从所述参数矩阵中抽取出与所述离群通道的标记和所述线程均对应的参数值;
对所述参数值执行反量化操作后,按序存储到所述第四矩阵中;
其中,n为所述参数矩阵中每行包含的激活值的数量。
19.根据权利要求17或18所述的装置,还包括,确定模块,用于采用所述第二内核基于以下方法确定所述指定数量:
确定所述激活矩阵中每列包含的激活值的数量,得到第一候选值;以及,
确定所述参数矩阵中每行包含的参数值的数量,得到第二候选值;
选取所述第一候选值和所述第二候选值中的最大值,得到第三候选值;
确定所述指定数量为所述第三候选值和所述离群通道的总数的乘积。
20.根据权利要求12-19中任一项所述的装置,其中,所述第一运算模块,包括:
第一映射子模块,用于将所述第一矩阵映射到第一位置,并将所述第三矩阵映射到第二位置;在矩阵乘积表达式中所述第一位置在所述第二位置之前;所述第一位置和所述第二位置为矩阵乘积操作所需的存储空间;
第一运算子模块,用于基于所述第一位置和所述第二位置执行矩阵乘积操作,得到所述第一处理结果。
21.根据权利要求12-20中任一项所述的装置,其中,所述第二运算模块,包括:
第二映射子模块,用于将所述第二矩阵映射到第三位置,并将所述第四矩阵映射到第四位置;在矩阵乘积表达式中所述第三位置在所述第四位置之前;所述第三位置和所述第四位置为矩阵乘积操作所需的存储空间;
第二运算子模块,用于基于所述第三位置和所述第四位置执行矩阵乘积操作,得到所述第二处理结果。
22.根据权利要求12-21中任一项所述的装置,其中,所述融合模块,包括:
反量化子模块,用于采用第三内核将所述第一处理结果反量化为所述第一精度,得到中间结果;以及,
矩阵加子模块,用于采用所述第三内核将所述中间结果和所述第二处理结果执行矩阵加操作。
23.一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-11中任一项所述的方法。
24.一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行根据权利要求1-11中任一项所述的方法。
25.一种计算机程序产品,包括计算机程序,所述计算机程序在被处理器执行时实现根据权利要求1-11中任一项所述的方法。
CN202310565645.9A 2023-05-19 2023-05-19 数据处理方法、装置、电子设备以及存储介质 Pending CN116542298A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310565645.9A CN116542298A (zh) 2023-05-19 2023-05-19 数据处理方法、装置、电子设备以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310565645.9A CN116542298A (zh) 2023-05-19 2023-05-19 数据处理方法、装置、电子设备以及存储介质

Publications (1)

Publication Number Publication Date
CN116542298A true CN116542298A (zh) 2023-08-04

Family

ID=87445089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310565645.9A Pending CN116542298A (zh) 2023-05-19 2023-05-19 数据处理方法、装置、电子设备以及存储介质

Country Status (1)

Country Link
CN (1) CN116542298A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930542A (zh) * 2018-10-23 2021-06-08 华为技术有限公司 用于量化神经网络的系统和方法
CN113642711A (zh) * 2021-08-16 2021-11-12 北京百度网讯科技有限公司 一种网络模型的处理方法、装置、设备和存储介质
CN114118347A (zh) * 2020-08-28 2022-03-01 辉达公司 用于神经网络量化的细粒度每向量缩放
WO2023010244A1 (zh) * 2021-08-02 2023-02-09 华为技术有限公司 神经网络加速器及神经网络加速器的数据处理方法
CN116029346A (zh) * 2023-02-01 2023-04-28 北京百度网讯科技有限公司 用于深度学习模型推理的方法、装置、设备和介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930542A (zh) * 2018-10-23 2021-06-08 华为技术有限公司 用于量化神经网络的系统和方法
CN114118347A (zh) * 2020-08-28 2022-03-01 辉达公司 用于神经网络量化的细粒度每向量缩放
WO2023010244A1 (zh) * 2021-08-02 2023-02-09 华为技术有限公司 神经网络加速器及神经网络加速器的数据处理方法
CN113642711A (zh) * 2021-08-16 2021-11-12 北京百度网讯科技有限公司 一种网络模型的处理方法、装置、设备和存储介质
CN116029346A (zh) * 2023-02-01 2023-04-28 北京百度网讯科技有限公司 用于深度学习模型推理的方法、装置、设备和介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TIM DETTMERS 等: "LLM.int8(): 8-bit Matrix Multiplication for Transformers at Scale", ARXIV:2208.07339V2, 10 November 2022 (2022-11-10), pages 1 - 20 *

Similar Documents

Publication Publication Date Title
CN110347873B (zh) 视频分类方法、装置、电子设备及存储介质
CN113342345A (zh) 深度学习框架的算子融合方法、装置
CN114035937A (zh) 一种基于人工智能的分布式训练和推理方法、系统、设备和可读存储介质
JP5928091B2 (ja) タググループ分類方法、装置及びデータマッシュアップ方法、装置
US11928599B2 (en) Method and device for model compression of neural network
CN107680144B (zh) 一种WebP文件转换的方法及装置
CN105302536A (zh) MapReduce应用的相关参数的配置方法和装置
CN113408306A (zh) 翻译方法及分类模型的训练方法、装置、设备和存储介质
CN114781650B (zh) 一种数据处理方法、装置、设备以及存储介质
CN114819084A (zh) 模型推理方法、装置、设备及存储介质
CN113516185B (zh) 模型训练的方法、装置、电子设备及存储介质
CN112966140B (zh) 字段识别方法、装置、电子设备、存储介质和程序产品
JP2022028810A (ja) メモリ割り当て方法、装置、及び電子機器
US20210149985A1 (en) Method and apparatus for processing large-scale distributed matrix product
CN113377998A (zh) 数据加载的方法、装置、电子设备及存储介质
CN114817845B (zh) 数据处理方法、装置、电子设备及存储介质
CN116542298A (zh) 数据处理方法、装置、电子设备以及存储介质
CN113516196B (zh) 命名实体识别数据增强的方法、装置、电子设备和介质
CN115186738B (zh) 模型训练方法、装置和存储介质
CN113434273B (zh) 数据处理方法、装置、系统及存储介质
CN115081607A (zh) 基于嵌入算子的反向计算方法、装置、设备以及存储介质
CN114417856A (zh) 文本的稀疏编码方法、装置及电子设备
CN113987118A (zh) 语料的获取方法、装置、设备及存储介质
CN109492195B (zh) 一种字体加载方法、装置、终端及存储介质
CN113377295A (zh) 多生产者单消费者的数据存储和读取方法、装置、设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination