CN116539956A - 相位检测方法及装置 - Google Patents
相位检测方法及装置 Download PDFInfo
- Publication number
- CN116539956A CN116539956A CN202210095390.XA CN202210095390A CN116539956A CN 116539956 A CN116539956 A CN 116539956A CN 202210095390 A CN202210095390 A CN 202210095390A CN 116539956 A CN116539956 A CN 116539956A
- Authority
- CN
- China
- Prior art keywords
- pulse signal
- input pulse
- phase detection
- area
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 66
- 238000005070 sampling Methods 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000003491 array Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 238000011084 recovery Methods 0.000 description 4
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种相位检测方法，应用于现场可编程逻辑门阵列技术领域。本发明提供的方法包括：接收输入脉冲信号；获取所述输入脉冲信号的主采样点；计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积；计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积；通过所述比较器比较所述第一面积和所述第二面积的大小，得到所述第一比较结果；通过数据采样电路处理所述输入脉冲信号，得到第一相位信息；通过误差采样电路处理所述第一比较结果，得到第一误差信息；通过相位检测电路的预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到相位检测结果。
Description
技术领域
本发明涉及现场可编程逻辑门阵列技术领域，尤其涉及相位检测方法及装置。
背景技术
在现有的时钟数据恢复电路结构中，相位检测器会根据均衡后的输入信号和时钟相位得到滞后或超前信息，现有的相位检测器所采用的方法是对输入信号直接采样后得到直接采样数据信息，然后将输入信号与参考电平(包括高电平和低电平)进行比较后得到第一采样输出误差信息和第二采样输出误差信息，根据所述直接采样数据信息、所述第一采样输出误差信息、所述第二采样输出误差信息和预先设置的超前或滞后计算方法，计算后得到输入信号的超前或滞后信息。
但是传统技术中的相位检测器所使用的相位检测方法，检测输入信号后输出所述输入信号的相位的超前或滞后信息并不准确。
发明内容
本发明实施例提供一种相位检测方法及装置，以解决传统技术中相位检测器检测输入信号的相位的超前或滞后信息不准确的技术问题。
一种相位检测方法，包括：
接收输入脉冲信号；
获取所述输入脉冲信号的主采样点；
计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积；
计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积；
比较所述第一面积与所述第二面积的大小，得到第一比较结果，根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位检测结果。
一种相位检测装置，包括：
第一积分电路，用于接收输入脉冲信号，计算所述输入脉冲信号的主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积，将所述第一面积发送至比较器；
第二积分电路，用于接收所述输入脉冲信号，计算所述输入脉冲信号的主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积，将所述第二面积发送至所述比较器；
所述比较器，用于接收所述第一面积和所述第二面积，比较所述第一面积与所述第二面积的大小，得到第一比较结果，将所述第一比较结果发送至误差采样电路；
误差采样电路，用于接收所述第一比较结果，处理所述第一比较结果得到第一误差信息，将所述第一误差信息发送至相位检测逻辑电路；
数据采样电路，用于接收所述输入脉冲信号，处理所述输入脉冲信号得到第一相位信息，将所述第一相位信息发送至所述相位检测逻辑电路；
相位检测逻辑电路，用于接收所述第一误差信息和所述第一相位信息，通过预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到所述输入脉冲信号的相位检测结果。
上述相位检测方法、装置，通过接收输入脉冲信号后，在所述输入脉冲信号的相位曲线图上设定主采样点，然后计算计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积，计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积，比较所述第一面积与所述第二面积的大小，得到第一比较结果，根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位超前或滞后的检测结果，获得的所述检测结果更加准确，根据所述检测结果采样所述输入脉冲信号的相位也更加准确。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中相位检测方法的一流程图；
图2是本发明一实施例中相位检测装置的结构示意图；
图3是本发明一实施例中输入脉冲信号的一采样相位曲线图；
图4是本发明一实施例中输入脉冲信号的另一采样相位曲线图；
图5是本发明一实施例中输入脉冲信号的一仿真眼图；
图6是本发明一实施例中输入脉冲信号的另一仿真眼图；
图7是本发明一实施例中第一误差信息判断规则表格；
图8是本发明一实施例中相位检测结果真值规则表格。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于理解本发明，本发明涉及的技术术语书名如下：
1.CTLE(Continuous Time Linear Equalization)，连续时间线性均衡器，可以在传输损耗较大的链路，有效改善接收端眼图的性能。
2.DFE(Decision Feedback Equalization)，判决反馈均衡器，能够根据当前码元的判决结果，将该码元的后续影响依次全部消减，把当前码元ISI的影响降到最低甚至消除。
3.CDR(Clock And Data Recovery)，时钟数据恢复电路，第一是为接收器端各电路提供时钟信号；第二是对接收到的信号进行判决，便于数据信号的恢复与后续处理。
4.ISI(Inter Symbol Interference)，码间干扰，是由于系统传输总特性问题，导致前后码元的波形畸变、展宽，并使前面波形出现很长的拖尾，蔓延到当前码元的抽样时刻，从而对当前码元的判决造成干扰。
5.码元，承载信息量的基本信号单位，在数字通信中用时间间隔相同的符号来表示一个二进制数字，该时间间隔内的信号称为(二进制)码元。
6.眼图，是由于示波器的余辉作用，将扫描所得的每一个码元波形重叠在一起，从而形成眼图。眼图也是调整传输系统性能时在示波器上观察到的一种图形。
7.眼宽，反映信号的总抖动，即眼图在水平轴所开的大小，为两上缘与下缘的交叉点间的时间差。交叉点之间的时间是基于信号中的两个零交叉点处的直方图平均数计算得到，每个分布的标准偏差是从两个平均数之间的差值相减得到。
在现有的CDR结构中，相位检测器会根据均衡后的输入信号和时钟相位得到滞后或超前信息，现有的相位检测器所采用的方法是对输入信号直接采样后得到直接采样数据信息，然后将输入信号与参考电平(包括高电平和低电平)进行比较后得到第一采样输出误差信息和第二采样输出误差信息，根据所述直接采样数据信息、所述第一采样输出误差信息、所述第二采样输出误差信息和预先设置的超前或滞后计算方法，计算后得到输入信号的超前或滞后信息。但是经过观察发现，传统技术中的相位检测器所使用的相位检测方法输出的超前或滞后信息并不准确，会导致对输入信号的最终采样的相位超前或滞后。所以本申请提供了一种相位检测方法及装置，用于解决传统CDR采样输入信号的相位超前或滞后的问题。
在一实施例中，如图1所示，提供一种相位检测方法，包括如下步骤S101至S105：
S101、接收输入脉冲信号。
进一步地，还通过连续时间线性均衡器处理所述输入脉冲信号，得到第二输入脉冲信号，将所述第二输入脉冲信号替换所述输入脉冲信号。所述连续时间线性均衡器用于提高所述输入脉冲信号的高频分量以补偿高频通道损耗。
进一步地，还通过判决反馈均衡器处理所述第二输入脉冲信号得到第三输入脉冲信号，将所述第三输入脉冲信号替换所述输入脉冲信号。所述判决反馈均衡器用于取判决点之后的数字信号，将ISI消除，是在数字域对所述输入脉冲信号做处理。
S102、获取所述输入脉冲信号的主采样点。
其中，所述主采样点一般选择所述输入脉冲信号的相位的波峰位置。
S103、计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积。
进一步地，所述计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积具体包括：
通过第一积分结构电路接收所述输入脉冲信号；
通过所述第一积分结构电路计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的所述第一面积。
具体地，如图4所示，A点为本实施例中的具体主采样点，C点为所述主采样点A点前一单位时间所述输入脉冲信号上的第一采样点，B点为所述主采样点A点对应的时间轴上的点，D点为所述第一采样点C对应的时间轴上的点。所述主采样点A点与所述B点之间的直线、所述B点与所述D点之间的直线、所述D点与所述C点之间的直线以及所述C点与所述主采样点A点之间的曲线共同构成了封闭图形ABCD，则所述封闭图形ABCD的面积为所述第一面积。
S104、计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积。
进一步地，所述计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积具体包括：
通过第二积分结构电路接收所述输入脉冲信号；
通过所述第二积分结构电路计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的所述第二面积。
具体地，如图4所示，G点为所述主采样点A点后一单位时间所述输入脉冲信号上的第二采样点，E点为所述输入脉冲信号的波形曲线在所述主采样点A点后一单位时间内变化明显的第三采样点，F点为所述输入脉冲信号的波形曲线在所述主采样点A点后一单位时间内变化明显的第四采样点。所述主采样点A点与所述B点之间的直线、所述B点与所述G点之间的直线、所述G点与所述F点之间的曲线、所述F点与所述E点之间的曲线以及所述E点与所述主采样点A点之间的曲线共同构成了封闭图形ABGEF，则所述封闭图形ABGEF的面积为所述第二面积。
S105、比较所述第一面积与所述第二面积的大小，得到第一比较结果，根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位检测结果。
进一步地，所述比较所述第一面积与所述第二面积的大小，得到第一比较结果具体包括：
通过比较器接收计算得到的所述第一面积的第一计算结果和所述第二面积的第二计算结果；
通过使用所述比较器比较所述第一面积计算结果和所述第二面积结算结果的大小，得到所述第一比较结果。
具体地，所述第一积分电路对所述封闭图形ABCD进行积分，得到第一积分结果，所述第二积分电路对所述封闭图形ABGEF进行积分，得到第二积分结果，将所述第一积分结果和第二积分结果发送至所述比较器，通过所述比较器进行比较后，得到所述第一比较结果。
进一步地，所述根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位检测结果包括：
通过数据采样电路处理所述输入脉冲信号，得到第一相位信息；
通过误差采样电路处理所述第一比较结果，得到第一误差信息；
通过相位检测电路的预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到所述输入脉冲信号的相位检测结果。
具体地，所述误差采样电路接收所述第一比较结果和待分频时钟信号，经过所述误差采样电路的处理后，按照图7所示的规则输出所述第一误差信息。其中，k表示当前时刻，e(k)表示当前时刻的所述第一误差信息，k+1表示当前时刻加上一单位时间的后一时刻，k-1表示当前时刻减去一单位时间的前一时刻。根据图7所示的规则，当所述第一积分电路的输出结果大于或等于所述第二积分电路的输出结果时，e(k)为1；当所述第一积分电路的输出结果小于所述第二积分电路的输出结果时，e(k)为0。
进一步地，所述第一误差信息e(k)被发送至所述相位检测电路。所述数据采样电路处理所述输入脉冲信号，得到所述第一相位信息b(k)。其中，k表示当前时刻，b(k)表示当前时刻的所述第一相位信息，k+1表示当前时刻加上一单位时间的后一时刻，k-1表示当前时刻减去一单位时间的前一时刻。所述第一相位信息被发送至所述相位检测电路。所述相位检测电路接收所述第一误差信息和所述第一相位信息，并根据图8所示的真值规则进行计算，得到所述输入脉冲信号的相位检测结果，所述相位检测结果包括了所述输入脉冲信号的相位的超前或滞后信息。如图8所示，b(k)表示当前时刻的所述第一相位信息，b(k+1)表示当前时刻加上一单位时间的后一时刻的所述第一相位信息，b(k-1)表示当前时刻减去一单位时间的前一时刻的所述第一相位信息，e(k)表示当前时刻的所述第一误差信息，early表示所述输入脉冲信号的相位超前，late表示所述输入脉冲信号的相位滞后。例如，以图8的第一行为例，当b(k-1)＝0，b(k)＝1，b(k+1)＝0，e(k)＝1时，表示所述输入脉冲信号的相位超前。
在本实施例中，传统方案脉冲相应和采样相位的曲线如图3所示，本申请的方案脉冲相应和采样相位的曲线如图4所示，其中h表示所述采样相位的曲线，t表示主采样点的时刻，h(t)表示主采样点在当前时刻所述采样相位曲线上的点，h(t+1)表示主采样点后一单位时刻所述采样相位曲线上的点，h(t-1)表示主采样点前一单位时刻所述采样相位曲线上的点，通过对比发现本申请的方案h(t)向右移动。CDR的最佳采样相位要使眼图对称，左右眼宽一致，若采样点左侧眼小，则表示所述采样超前；若采样点右侧眼小，则表示所述采样之后。将传统方案和本申请的方案分别根据所述输入脉冲信号进行仿真，得到图5和图6所示的眼图，图5为传统方案的仿真结果眼图，图6为本申请方案的仿真结果眼图，通过对比可知，图5的眼图左右不对称，且图5的左眼偏小，表示传统方案的采样超前。图6的眼图左右基本对称，相比传统方案而言，CDR采样点基本在眼图中间，左眼宽相比传统方案大0.1个单位，即本申请的方案解决了传统技术中采样相位超前幅度大且眼图左右不对称的问题。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在一实施例中，提供一种相位检测装置100，该相位检测装置100与上述实施例中相位检测方法一一对应。如图2所示，该相位检测装置100包括第一积分电路10、第二积分电路20、数据采样电路30、比较器40、误差采样电路50、相位检测逻辑电路60、连续时间线性均衡器70和判决反馈均衡器80。各功能模块详细说明如下：
第一积分电路10，用于接收输入脉冲信号，计算所述输入脉冲信号的主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积，将所述第一面积发送至比较器。
第二积分电路20，用于接收所述输入脉冲信号，计算所述输入脉冲信号的主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积，将所述第二面积发送至所述比较器。
数据采样电路30，用于接收所述输入脉冲信号，处理所述输入脉冲信号得到第一相位信息，将所述第一相位信息发送至所述相位检测逻辑电路。
比较器40，用于接收所述第一面积和所述第二面积，比较所述第一面积与所述第二面积的大小，得到第一比较结果，将所述第一比较结果发送至误差采样电路。
误差采样电路50，用于接收所述第一比较结果，处理所述第一比较结果得到第一误差信息，将所述第一误差信息发送至相位检测逻辑电路。
相位检测逻辑电路60，用于接收所述第一误差信息和所述第一相位信息，通过预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到所述输入脉冲信号的相位检测结果。
连续时间线性均衡器70，用于接收所述输入脉冲信号，处理所述输入脉冲信号得到第二输入脉冲信号，将所述第二输入脉冲信号替换所述输入脉冲信号，并将所述第二输入脉冲信号发送至所述第一积分电路、所述第二积分电路和所述数据采样电路。
判决反馈均衡器80，用于接收所述第二输入脉冲信号，处理所述第二输入脉冲信号得到第三输入脉冲信号，将所述第三输入脉冲信号替换所述输入脉冲信号，并将所述第三输入脉冲信号发送至所述第一积分电路、所述第二积分电路和所述数据采样电路。
其中上述模块/单元中的“第一”和“第二”的意义仅在于将不同的模块/单元加以区分，并不用于限定哪个模块/单元的优先级更高或者其它的限定意义。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块，本申请中所出现的模块的划分，仅仅是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式。
关于相位检测装置的具体限定可以参见上文中对于相位检测方法的限定，在此不再赘述。上述相位检测装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中相位检测方法的步骤，例如图1所示的步骤S101至步骤S105及该方法的其它扩展和相关步骤的延伸。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种相位检测方法，其特征在于，包括：
接收输入脉冲信号；
获取所述输入脉冲信号的主采样点；
计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积；
计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积；
比较所述第一面积与所述第二面积的大小，得到第一比较结果，根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位检测结果。
2.根据权利要求1所述的相位检测方法，其特征在于，所述接收输入脉冲信号之后，还包括：
通过连续时间线性均衡器处理所述输入脉冲信号，得到第二输入脉冲信号，将所述第二输入脉冲信号替换所述输入脉冲信号。
3.根据权利要求2所述的相位检测方法，其特征在于，所述通过连续时间线性均衡器处理所述输入脉冲信号，得到第二输入脉冲信号之后还包括：
通过判决反馈均衡器处理所述第二输入脉冲信号得到第三输入脉冲信号，将所述第三输入脉冲信号替换所述输入脉冲信号。
4.根据权利要求1所述的相位检测方法，其特征在于，所述计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积具体包括：
通过第一积分结构电路接收所述输入脉冲信号；
通过所述第一积分结构电路计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的所述第一面积。
5.根据权利要求4所述的相位检测方法，其特征在于，所述计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积具体包括：
通过第二积分结构电路接收所述输入脉冲信号；
通过所述第二积分结构电路计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的所述第二面积。
6.根据权利要求5所述的相位检测方法，其特征在于，所述比较所述第一面积与所述第二面积的大小，得到第一比较结果具体包括：
通过比较器接收计算得到的所述第一面积和所述第二面积；
通过所述比较器比较所述第一面积和所述第二面积的大小，得到所述第一比较结果。
7.根据权利要求6所述的相位检测方法，其特征在于，所述根据所述第一比较结果和预设真值规则输出所述输入脉冲信号的相位检测结果包括：
通过数据采样电路处理所述输入脉冲信号，得到第一相位信息；
通过误差采样电路处理所述第一比较结果，得到第一误差信息；
通过相位检测电路的预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到所述输入脉冲信号的相位检测结果。
8.一种相位检测装置，其特征在于，包括：
第一积分电路，用于接收输入脉冲信号，计算所述输入脉冲信号的主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积，将所述第一面积发送至比较器；
第二积分电路，用于接收所述输入脉冲信号，计算所述输入脉冲信号的主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积，将所述第二面积发送至所述比较器；
所述比较器，用于接收所述第一面积和所述第二面积，比较所述第一面积与所述第二面积的大小，得到第一比较结果，将所述第一比较结果发送至误差采样电路；
误差采样电路，用于接收所述第一比较结果，处理所述第一比较结果得到第一误差信息，将所述第一误差信息发送至相位检测逻辑电路；
数据采样电路，用于接收所述输入脉冲信号，处理所述输入脉冲信号得到第一相位信息，将所述第一相位信息发送至所述相位检测逻辑电路；
相位检测逻辑电路，用于接收所述第一误差信息和所述第一相位信息，通过预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到所述输入脉冲信号的相位检测结果。
9.根据权利要求8所述的相位检测装置，其特征在于，还包括：
连续时间线性均衡器，用于接收所述输入脉冲信号，处理所述输入脉冲信号得到第二输入脉冲信号，将所述第二输入脉冲信号替换所述输入脉冲信号，并将所述第二输入脉冲信号发送至所述第一积分电路、所述第二积分电路和所述数据采样电路。
10.根据权利要求9所述的相位检测装置，其特征在于，还包括：
判决反馈均衡器，用于接收所述第二输入脉冲信号，处理所述第二输入脉冲信号得到第三输入脉冲信号，将所述第三输入脉冲信号替换所述输入脉冲信号，并将所述第三输入脉冲信号发送至所述第一积分电路、所述第二积分电路和所述数据采样电路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210095390.XA CN116539956A (zh) | 2022-01-26 | 2022-01-26 | 相位检测方法及装置 |
| PCT/CN2022/091309 WO2023142296A1 (zh) | 2022-01-26 | 2022-05-06 | 相位检测方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210095390.XA CN116539956A (zh) | 2022-01-26 | 2022-01-26 | 相位检测方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116539956A true CN116539956A (zh) | 2023-08-04 |
Family
ID=87452987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210095390.XA Pending CN116539956A (zh) | 2022-01-26 | 2022-01-26 | 相位检测方法及装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116539956A (zh) |
| WO (1) | WO2023142296A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831967B2 (ja) * | 1987-05-26 | 1996-03-27 | 日本放送協会 | クロック位相制御回路 |
| CN1108039C (zh) * | 1999-07-27 | 2003-05-07 | 中国科学院空间科学与应用研究中心 | 一种分相码接收最优检测的系统结构及方法 |
| CN1159849C (zh) * | 1999-12-29 | 2004-07-28 | 上海贝尔有限公司 | 一种数字鉴相方法及其装置 |
| JP3317964B1 (ja) * | 2001-02-19 | 2002-08-26 | 三菱電機株式会社 | 位相検出回路および受信機 |
| CN103227639B (zh) * | 2013-04-23 | 2016-01-20 | 南京邮电大学 | 一种用于时间数字转换器的相位检测电路 |
| US9294260B2 (en) * | 2013-12-27 | 2016-03-22 | Intel Corporation | Phase adjustment circuit for clock and data recovery circuit |
| CN107124204B (zh) * | 2017-05-26 | 2018-03-13 | 北京理工大学 | 一种数模混合的超宽带同步方法 |
-
2022
- 2022-01-26 CN CN202210095390.XA patent/CN116539956A/zh active Pending
- 2022-05-06 WO PCT/CN2022/091309 patent/WO2023142296A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023142296A1 (zh) | 2023-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12003354B2 (en) | Clock data recovery with decision feedback equalization | |
| US10389555B2 (en) | Phase delay difference-based channel compensation | |
| US10129015B2 (en) | Phase calibration of clock signals | |
| CN111149308B (zh) | 多线路时偏的测量和校正方法 | |
| CN113767602A (zh) | 操作过程中的采样器偏移校准 | |
| CN110995241B (zh) | 一种自适应相位调整的lvds延时电路 | |
| JP2018137551A (ja) | Ｃｄｒ回路及び受信回路 | |
| US9065629B2 (en) | Method and apparatus for regulating the sampling phase | |
| CN114553261A (zh) | 用于生成判定反馈均衡补偿误码计数的方法 | |
| US10887077B1 (en) | Method and apparatus for a one bit per symbol timing recovery phase detector | |
| US9215105B2 (en) | Equalizer and signal receiver thereof | |
| US8934592B2 (en) | Method for reducing data alignment delays | |
| US20150372803A1 (en) | Method and apparatus for data aided timing recovery in 10gbase-t system | |
| CN116539956A (zh) | 相位检测方法及装置 | |
| CN105049080B (zh) | 一种基于自适应门限的扩频同步方法及装置 | |
| JP2013153313A (ja) | 等化装置及び等化方法 | |
| KR20240108460A (ko) | 위상 검출 방법 및 장치 | |
| US9112763B1 (en) | Device, system and method for bi-phase modulation decoding | |
| US10680666B2 (en) | Timing estimation device and timing estimation method | |
| CN107241173B (zh) | 用于针对链路质量检测的宽带自适应均衡与眼睛张开度监测的系统和方法 | |
| US7480359B2 (en) | Symbol clock regenerating apparatus, symbol clock regenerating program and symbol clock regenerating method | |
| US20180091352A1 (en) | Symbol synchronization method and apparatus | |
| CN116074165B (zh) | Dfe抽头自适应获取方法、装置、设备及存储介质 | |
| US11496282B1 (en) | Horizontal centering of sampling point using vertical vernier | |
| CN114696835A (zh) | 一种曼彻斯特编码信号位同步方法、装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |