CN116505891A - 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器 - Google Patents

一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器 Download PDF

Info

Publication number
CN116505891A
CN116505891A CN202310527911.9A CN202310527911A CN116505891A CN 116505891 A CN116505891 A CN 116505891A CN 202310527911 A CN202310527911 A CN 202310527911A CN 116505891 A CN116505891 A CN 116505891A
Authority
CN
China
Prior art keywords
upwm
signal
digital
spread spectrum
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310527911.9A
Other languages
English (en)
Inventor
于泽琦
刘豪凯
张秋闻
蒋斌
刘伟华
袁俊岭
李祖贺
钱波
许增辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN202310527911.9A priority Critical patent/CN116505891A/zh
Publication of CN116505891A publication Critical patent/CN116505891A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字PWM调制器，属于免滤波数字D类音频功放技术领域；该方法先利用伪随机数生成器产生的随机数对扩频UPWM发生器输出信号的脉冲位置和PRF进行随机化，实现扩频目的；再通过在数字Sigma‑Delta调制器输入端和输出端分别添加插零值模块和抽取模块，并对数字Sigma‑Delta调制器的状态空间表达式进行重构，构造一个包含数字Sigma‑Delta调制器和扩频UPWM发生器的数字闭环模块；利用该闭环模块的高开环增益特性校正该环路内产生的失真；同时基于上述方法设计相应的免滤波数字PWM调制器。本发明不仅可以大幅降低功放输出PWM信号的带外频谱峰值幅度以降低EMI，还能基本消除UPWM失真和扩频引入的失真，从而使功放拥有较高的SNDR。

Description

一种带失真校正的全数字扩频方法及用该方法构建的免滤波 数字PWM调制器
技术领域
本发明属于免滤波数字D类音频功放技术领域，具体涉及一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字PWM调制器。
背景技术
数字D类音频功率放大器(功放)与传统A类、B类、AB类线性音频功放相比，拥有高电源效率、便与数字音源接口、易于系统集成的优点。其结构主要由数字脉冲宽度调制(Pulse Width Modulation，PWM)调制器、功率级和LC低通滤波器组成。由于LC低通滤波器通常占据整个功放系统70％左右的体积，且耗费30％左右的系统硬件成本，阻碍了数字D类功放的进一步普及。因此，无需LC低通滤波器的免滤波数字D类音频功放出现并逐渐成为研究热点。
免滤波数字D类音频功放的结构主要由免滤波数字PWM调制器和H桥式功率级组成；免滤波数字PWM调制器主要由插值滤波器、取反模块、两个相同的数字Sigma-Delta调制器、两个相同的均匀采样脉冲宽度调制(Uniform-Sampling Pulse Width Modulation，UPWM)发生器和两个反相器组成。对于免滤波数字D类音频功放系统，为了降低功放系统的工作频率以便于硬件实现，要求UPWM发生器输入信号的量化级数要少。由于未使用LC低通滤波器，免滤波数字D类音频功放输出信号在脉冲重复频率(Pulse RepetitionFrequency，PRF)以及其倍频处有很高的能量，这些高频成分能量将导致功放在工作时产生严重的电磁干扰(Electro-Magnetic Interference，EMI)。为了使免滤波数字D类音频功放满足FCC Class-B等相关电磁兼容标准，需要在功放中引入扩频技术，将产生的三级UPWM信号的高频峰值能量扩展到其附近的频域以降低功放的EMI。
目前，已经公开发表的用于免滤波数字D类音频功放的扩频方法主要有：随机卷绕脉冲位置调制扩频法(Adrian V,Keer C,Gwee B H,et al.A randomized modulationscheme for filterless digital class D audio amplifiers[C].Proceedings of the2014IEEE International Symposium on Circuits and Systems.IEEE,2014:774-777.)、可变载波频率扩频法(KaracaT,AuerM.Digital pulse-width modulator with spread-spectrum emission reduction[J].e&i Elektrotechnik und Informationstechnik,2018,135(1):48-53.)、三频率伪随机可变扩频法(Yu Z,Bai G,Zhang K,et al.Three-frequency pseudo-random varying spread spectrummethod for filterless digitalclass-D audio amplifiers[J].Journal of Power Electronics,2020,20(5):1295-1305.)等。其中随机卷绕脉冲位置调制扩频法通过使每个开关周期中UPWM信号脉冲的位置随机化，以达到降低功放输出信号的带外频谱峰值能量的目的。可变载波频率扩频法通过构造两个附加的计数器实现功放输出脉冲信号的PRF随机变化，以达到降低功放EMI的效果。这两种方法由于是让输出脉冲信号的一个参数随机变化来达到扩频效果，因此扩频性能有限，且都会对音频信号引入额外的基带失真。三频率伪随机可变扩频法通过让调制信号的采样频率和载波频率在三个不同值之间同步地随机变化，同时引入改进的多项式插值牛顿-拉夫逊(Polynomial Interpolation Newton-Raphson，PI-NR)算法实时对调制信号的幅值进行处理，以在实现扩频的同时，降低功放输出的谐波失真。该方法虽然能在降低免滤波数字D类音频功放输出信号的带外峰值能量的同时，降低UPWM引入的谐波失真，但是调制信号由于采用量化噪声整形技术而堆积在高频处的能量通过UPWM发生器反卷到音频带宽内造成的失真以及扩频引入的基带失真仍较大，从而造成功放的输出信噪失真比SNDR不高。
在免滤波数字D类音频功放中，由于UPWM技术是一种非线性的调制技术，数字调制信号在经过UPWM发生器时会产生基带失真。此外，在功放中引入扩频技术也会导致音频信号的基带失真。
因此，亟需设计一种免滤波数字D类音频功放的扩频方法，在降低EMI的同时，还能够校正UPWM和扩频引入的基带失真。
发明内容
本发明的目的是：克服现有技术中存在的问题，提供一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字PWM调制器，由该方法构建的免滤波数字PWM调制器不仅能大幅降低功放输出信号的带外频谱峰值能量，还可以校正UPWM和扩频引入的基带失真，从而使功放在降低EMI的同时，拥有较好的信号保真度。
为实现上述目的，本发明采用了以下技术方案：一种带失真校正的全数字扩频方法，包括以下步骤：
S1、构造m级扩频UPWM发生器，该m级扩频UPWM发生器为m级非对称双边沿UPWM发生器，并由一个前边沿UPWM发生器和一个后边沿UPWM发生器组成；在时间间隔[kT,(k+1)T)内，根据非对称双边沿UPWM过程的可分解性，一个非对称双边沿UPWM信号被分解为一个前边沿UPWM信号和一个后边沿UPWM信号，并利用伪随机数生成器生成一个随机数r1，将r1作为前边沿UPWM发生器的级数，将(m-r1)作为后边沿UPWM发生器的级数；
其中m≥4且m∈N+，N+表示正整数集；T＝1/fs，fs为该非对称双边沿UPWM发生器的输入信号采样频率；k∈N，N表示自然数集；0＜g≤r1≤h＜m，g为随机数r1的取值下限，h为随机数r1的取值上限，r1∈N+，g∈N+，h∈N+；
S2、为使上述构造的非对称双边沿UPWM发生器输入调制信号的幅值与对应生成的非对称双边沿UPWM信号的脉冲宽度成正比例关系，将输入调制信号的均匀采样点(kT，x(kT))分解为两个均匀采样点(kT，xL(kT))和(kT，xT(kT))，其中，0≤x(kT)≤r，x(kT)∈Z，xT(kT)＝x(kT)-xL(kT)，Z表示整数集，/>表示对“*”向下取整；
S3、在时间间隔[kT，(k+1)T)内，首先将xL(kT)输入到级数为r1的前边沿UPWM发生器中产生对应的前边沿UPWM信号，再将xT(kT)输入到级数为(m-r1)的后边沿UPWM发生器中产生对应的后边沿UPWM信号，最后将该前边沿UPWM信号和后边沿UPWM信号在时域上相接即生成一个非对称双边沿UPWM信号；
在时间间隔[kT，(k+1)T)内，由于r1是一个随机数，导致产生的前边沿UPWM信号和后边沿UPWM信号的脉冲位置的随机化，使生成的非对称双边沿UPWM信号的脉冲位置随机化；
S4、在时间间隔[kT，(k+1)T)内，利用伪随机数生成器生成随机数εL_N、εT_N、rL和rT，其中，0≤εL_N≤r1，0≤εT_N≤(m-r1)，0≤rL≤1，0≤rT≤1，εL_N∈Z，εT_N∈Z，rL∈Z，rT∈Z，随机数εL_N和εT_N分别用于控制前边沿UPWM信号和后边沿UPWM信号脉冲位置的随机偏移量εL和εT，随机数rL和rT分别作为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位；
在时间间隔[kT,(k+1)T)内，由于rL和rT是随机数，导致最终产生的前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的随机化，使最终生成的非对称双边沿UPWM信号的PRF随机化；
S5、基于上述步骤S1-S4构造的扩频UPWM发生器会对其输入的调制信号产生基带失真；为了使输出信号拥有较好的信号保真度，需要对该失真进行校正，失真校正方案依次包括以下步骤：
S51、构造N倍插值滤波器，把功放输入数字信号的采样频率fo提升N倍到采样频率fs＝N·fo；
S52、在数字Sigma-Delta调制器之前添加m倍插零值模块，将数字Sigma-Delta调制器输入信号的采样频率提升为m·fs；
S53、在数字Sigma-Delta调制器之后添加m倍抽取模块，将其输出信号的采样频率降低为fs，确保m级扩频UPWM发生器输入信号的采样频率仍为fs，输出信号的采样频率仍为m·fs，数字Sigma-Delta调制器的输入信号和扩频UPWM发生器的输出信号具有相同的采样频率，均为m·fs；
S54、原数字Sigma-Delta调制器的工作频率为fs，为保证其能够在m·fs的工作频率下正常运行，对原数字Sigma-Delta调制器的状态空间表达式进行重构，求取工作频率为m·fs的重构后的数字Sigma-Delta调制器的状态空间表达式；
S55、依据重构后的数字Sigma-Delta调制器状态空间表达式计算出一组新的状态空间系数，使得在每一个时间段[kT,(k+1)T)内，经过添加m倍插零值模块和m倍抽取模块以及重构数字Sigma-Delta调制器后的系统与原数字Sigma-Delta调制器系统等价；
S56、基于重构后的数字Sigma-Delta调制器的输入信号和m级扩频UPWM发生器的输出信号的采样频率均为m·fs，于是将扩频UPWM发生器的输出信号负反馈到重构后的数字Sigma-Delta调制器的输入端构成数字负反馈闭环回路，即将m倍抽取模块和m级扩频UPWM发生器均包含到重构后的数字Sigma-Delta调制器的环路内构成数字闭环模块。
所述步骤S1和S4中，伪随机数生成器主要由线性反馈移位寄存器构成，该线性反馈移位寄存器由多个D触发器和若干门电路组成，受时钟信号和复位信号控制。
所述步骤S4中，前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的规则是：rL和rT分别为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位，当rL为0时，前边沿UPWM信号的脉冲位置向左移动；当rL为1时，前边沿UPWM信号的脉冲位置向右移动；当rT为0时，后边沿UPWM信号的脉冲位置向左移动；当rT为1时，后边沿UPWM信号的脉冲位置向右移动。
所述步骤S4中，非对称双边沿UPWM信号PRF随机化的规则是：
在时间间隔[kT,(k+1)T)内，假设TL、αL和εL分别是前边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εL≤TL， TT、αT和εT分别是后边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εT≤TT，/>
在当前开关周期TL内，前边沿UPWM信号添加随机偏移量εL后，其脉冲位置有以下四种可能出现的情况：(1)rL＝0且0≤εL≤TL-αL，(2)rL＝0且TL-αL＜εL≤TL，此时为确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的末尾端，(3)rL＝1且αL＜εL≤TL，(4)rL＝1且0≤εL≤αL，此时为确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的起始端；
在当前开关周期TT内，后边沿UPWM信号添加随机偏移量εT后，其脉冲位置有以下四种可能出现的情况：(1)rT＝1且0≤εT≤TT-αT，(2)rT＝1且TT-αT＜εT≤TT，此时为确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的起始端，(3)rT＝0且αT＜εT≤TT，(4)rT＝0且0≤εT≤αT，此时为确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的末尾端。
所述步骤S54中，原数字Sigma-Delta调制器的状态空间表达式为：
Is(k+1)＝As·Is(k)+Bsx·Xs(k)+Bsy·Ys(k)，
Ys(k)＝Q[Cs·Is(k)+Dsx·Xs(k)]k＝0,1,2,3,…，
其中Is表示原数字Sigma-Delta调制器的状态变量，即L×1的矩阵，L为数字Sigma-Delta调制器的阶数，即原数字Sigma-Delta调制器中每个数字积分器的输出；Q表示量化器的功能函数，Xs、Ys、As、Bsx、Bsy、Cs和Dsx分别为原数字Sigma-Delta调制器的输入信号、输出信号、L×L的系统矩阵、L×1的输入矩阵、L×1的反馈矩阵、1×L的输出矩阵和1×1的传输矩阵；
工作频率为m·fs的重构后的数字Sigma-Delta调制器的状态空间表达式为：If(n+1)＝Af·If(n)+Bfx·Xf(n)+Bfy·Yf(n)，
Yf(n)＝Q[Cf·If(n)+Dfx·Xf(n)]n＝0,1,2,3,…，
其中If表示重构后的数字Sigma-Delta调制器的状态变量，即重构后的数字Sigma-Delta调制器中每个数字积分器的输出；Xf、Yf、Af、Bfx、Bfy、Cf和Dfx分别为重构后的数字Sigma-Delta调制器的输入信号、输出信号、L×L的系统矩阵、L×1的输入矩阵、L×1的反馈矩阵、1×L的输出矩阵和1×1的传输矩阵；
用工作频率为fs的状态方程来描述重构后的数字Sigma-Delta调制器，表示为：
所述步骤S55中，在每一个时间段[kT,(k+1)T)内，使经过添加m倍插零值模块和m倍抽取模块以及重构数字Sigma-Delta调制器后的系统与原数字Sigma-Delta调制器系统等价的条件为：
If[(k+1)·m]＝Is(k+1)，If(k·m)＝Is(k)，
计算出的新的状态空间系数为：
其中，q1为0～m的任一整数。
所述步骤S52中，m倍插零值模块根据上述步骤S55中的系统等价条件实现，其生成输出信号的规则是：
其中Xs和Xf分别为m倍插零值模块的输入和输出信号，n∈N，q1为0～m的任一整数；由上式可知，m倍插零值模块在每个输入数据之间均匀插入(m-1)个零值，从而使Xf的采样频率比Xs高m倍，而且q1取不同值时，m倍插零值模块在插零值时的时间点不同。
所述步骤S53中，m倍抽取模块根据上述步骤S55中的系统等价条件实现，其生成输出信号的规则是：
Sde_out(k)＝Sde_in(k·m+q1-1)，
其中Sde_in和Sde_out分别为m倍抽取模块的输入和输出信号，k∈N；由上式可知，m倍抽取模块将Sde_in中每m个数据抽取一个进行输出，从而使Sde_out的采样频率比Sde_in低m倍，而且q1取不同值时，m倍抽取模块抽取的数据时间点不同。
本发明还提供一种带失真校正的全数字扩频方法构建的免滤波数字PWM调制器，所述免滤波数字PWM调制器包括插值滤波器、插零值模块、取反模块、数字闭环模块和两个反相器；其中数字闭环模块包括第一数字闭环模块和第二数字闭环模块，均由减法器依次连接数字Sigma-Delta调制器的前馈通路、抽取模块和扩频UPWM发生器构成；
数字音频输入信号依次连接插值滤波器和插零值模块，插零值模块分别与第一减法器的被减数输入端和取反模块相连接，其中取反模块与第二减法器的被减数输入端相连接，第一扩频UPWM发生器输出的UPWM信号反馈到第一减法器的减数输入端构成负反馈环路，第一扩频UPWM发生器的输出信号与其经过反相器后的信号和功放的H桥式功率级相连接；第二扩频UPWM发生器输出的UPWM信号反馈到第二减法器的减数输入端构成负反馈环路，第二扩频UPWM发生器的输出信号与其经过反相器后的信号和功放的H桥式功率级相连接。
所述插值滤波器为8倍插值滤波器，所述插零值模块为64倍插零值模块，该64倍插零值模块生成输出信号的规则是：
其中Xs8和Xf8分别为该64倍插零值模块的输入和输出信号；
所述抽取模块均为64倍抽取模块，该64倍抽取模块生成输出信号的规则是：Sde64_out(k)＝Sde64_in(64k+37)，
其中Sde64_in和Sde64_out分别为该64倍抽取模块的输入和输出信号；
所述第一数字闭环模块和第二数字闭环模块中的两个数字Sigma-Delta调制器相同且均为8阶前馈内插式数字Sigma-Delta调制器，第一数字Sigma-Delta调制器和第二数字Sigma-Delta调制器都把24位高精度输入信号转换为7位65个量化等级的低精度信号；所述第一数字闭环模块和第二数字闭环模块中的两个扩频UPWM发生器的级数均是64级，并且都由一个级数随机可变的前边沿UPWM发生器和一个级数随机可变的后边沿UPWM发生器组成。
本发明的有益效果是：
1)本发明基于免滤波调制架构、非对称双边沿UPWM技术、扩频技术和负反馈技术，通过利用伪随机数生成器产生的随机数对扩频UPWM发生器输出信号的脉冲位置和PRF进行随机化，以实现扩频的目的；通过构造包含数字Sigma-Delta调制器和扩频UPWM发生器的闭环负反馈环路校正UPWM和扩频引入的失真，从而在大幅降低功放输出PWM信号的带外频谱峰值幅度的同时保证系统具有较高的SNDR，以达到降低功放EMI和提高功放保真度的目的。
2)本发明提出的方法可全数字电路实现、硬件实现简单、具有可移植性，并且可方便地应用到现有的免滤波数字D类音频功放系统中。
附图说明
图1为本发明构建的免滤波数字PWM调制器的结构示意图；
图2为图1中数字Sigma-Delta调制器的一般结构示意图；
图3为本发明构建的非对称双边沿UPWM发生器的调制示意图；
图4为图3中前边沿UPWM信号的脉冲位置变化示意图；
图5为图3中后边沿UPWM信号的脉冲位置变化示意图；
图6为本发明实施例中采用的测试系统示意图；
图7为图6中采用不带扩频功能的免滤波数字PWM调制器输出的三级UPWM信号的基带频谱图；
图8为图6中采用本发明带失真校正的全数字扩频方法的免滤波数字PWM调制器输出的三级UPWM信号的基带频谱图；
图9为图6中采用不带扩频功能的免滤波数字PWM调制器输出的三级UPWM信号的高频频谱图；
图10为图6中采用本发明带失真校正的全数字扩频方法的免滤波数字PWM调制器输出的三级UPWM信号的高频频谱图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的解释说明。
实施例：本发明提供一种带失真校正的全数字扩频方法，利用该方法构建的免滤波数字PWM调制器，其结构示意图如附图1所示。
附图1中数字音频输入信号的采样频率fo＝48kHz，本发明采用插值滤波器的倍数为8，统一把输入信号48kHz的采样频率提高到384kHz。该插值滤波器由3个有限长单位冲激响应半带滤波器级联构成。
附图1中的插零值模块根据本发明所提供的一种带失真校正的全数字扩频方法构造。该插零值模块为64倍插零值模块，其生成输出信号的规则是：
其中Xs8和Xf8分别为该64倍插零值模块的输入和输出信号，n∈N，N表示自然数集。
数字Sigma-Delta调制器的一般结构示意图如附图2所示。数字Sigma-Delta调制器一般由前馈通路、反馈通路和减法器构成，其中前馈通路通常由数字积分器、量化器等模块组成。数字Sigma-Delta调制器的阶数为其所含数字积分器的个数。附图1中的第一数字Sigma-Delta调制器的前馈通路和第二数字Sigma-Delta调制器的前馈通路相同，且均由工作频率为fs的原数字Sigma-Delta调制器通过状态空间表达式重构得到。所述的工作频率为fs的原数字Sigma-Delta调制器为8阶数字Sigma-Delta调制器，其状态空间表达式为：
Is8(k+1)＝As8·Is8(k)+Bsx8·Xs8(k)+Bsy8·Ys8(k)，
Ys8(k)＝Q65[Cs8·Is8(k)+Dsx8·Xs8(k)]k＝0,1,2,3,…，
其中Is8表示原数字Sigma-Delta调制器的状态变量(8×1的矩阵)，也就是原数字Sigma-Delta调制器中8个数字积分器的输出，Q65为7位65级量化器的功能函数；Xs8、Ys8、As8、Bsx8、Bsy8、Cs8和Dsx8分别为原数字Sigma-Delta调制器的输入信号(标量)、输出信号(标量)、系统矩阵(8×8)、输入矩阵(8×1)、反馈矩阵(8×1)、输出矩阵(1×8)和传输矩阵(1×1)，并且有
由于上述的原数字Sigma-Delta调制器的系数是按照fs＝8·fo＝384kHz的工作频率进行设计的，在系统添加64倍插零值模块后，原数字Sigma-Delta调制器的工作频率变为64·fs＝24.576MHz，原数字Sigma-Delta调制器工作频率的大幅提高会使其产生稳定性问题，从而引起输出振荡，因此，为了保证系统的输出性能，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构，使其能够在工作频率为24.576MHz下正常工作。
工作频率为24.576MHz的重构后的8阶数字Sigma-Delta调制器的状态空间表达式为：
If8(n+1)＝Af8·If8(n)+Bfx8·Xf8(n)+Bfy8·Yf8(n)，
Yf8(n)＝Q65[Cf8·If8(n)+Dfx8·Xf8(n)]n＝0,1,2,3,…，
其中If8表示重构后的数字Sigma-Delta调制器的状态变量(8×1的矩阵)，也就是重构后的数字Sigma-Delta调制器中8个数字积分器的输出，Xf8、Yf8、Af8、Bfx8、Bfy8、Cf8和Dfx分别为重构后的数字Sigma-Delta调制器的输入信号(标量)、输出信号(标量)、系统矩阵(8×8)、输入矩阵(8×1)、反馈矩阵(8×1)、输出矩阵(1×8)和传输矩阵(1×1)。为了使得在每一个时间段[kT,(k+1)T)内，T＝1/fs，经过添加64倍插零值模块和64倍抽取模块以及重构数字Sigma-Delta调制器后的系统与原数字Sigma-Delta调制器系统等价，可得：
附图1中的第一64倍抽取模块和第二64倍抽取模块相同，且均根据本发明所提供的一种带失真校正的全数字扩频方法构造。所述64倍抽取模块能够把输入信号24.576MHz的采样频率降低到384kHz。该64倍抽取模块生成输出信号的规则是：Sde64_out(k)＝Sde64_in(64k+37)，
其中Sde64_in和Sde64_out分别为该64倍抽取模块的输入和输出信号，k∈N。
附图1中的第一扩频UPWM发生器和第二扩频UPWM发生器相同，均为根据本发明所提供的一种带失真校正的全数字扩频方法构造的64级非对称双边沿UPWM发生器，其调制示意图如附图3所示。
在时间间隔[kT,(k+1)T)内，根据非对称双边沿UPWM过程的可分解性，一个非对称双边沿UPWM信号可被分解为一个前边沿UPWM信号和一个后边沿UPWM信号，因此，该64级非对称双边沿UPWM发生器由一个前边沿UPWM发生器和一个后边沿UPWM发生器组成。在时间间隔[kT,(k+1)T)内，利用伪随机数生成器生成一个随机的整数r1，24≤r1≤31，将r1作为前边沿UPWM发生器的级数，将(64-r1)作为后边沿UPWM发生器的级数。其中，伪随机数生成器主要由线性反馈移位寄存器构成，该线性反馈移位寄存器由多个D触发器和若干门电路组成，受时钟信号和复位信号控制。
为了使该非对称双边沿UPWM发生器输入调制信号的幅值与对应生成的非对称双边沿UPWM信号的脉冲宽度成正比例关系，将输入调制信号的均匀采样点(kT,x(kT))分解为两个均匀采样点(kT,xL(kT))和(kT,xT(kT))，其中，xT(kT)＝x(kT)-xL(kT)，/>表示对“*”向下取整。
在时间间隔[kT,(k+1)T)内，首先将xL(kT)输入到级数为r1的前边沿UPWM发生器中产生对应的前边沿UPWM信号，再将xT(kT)输入到级数为(64-r1)的后边沿UPWM发生器中产生对应的后边沿UPWM信号，最后将该前边沿UPWM信号和后边沿UPWM信号在时域上相接即可生成一个非对称双边沿UPWM信号。在时间间隔[kT,(k+1)T)内，由于r1是一个随机数，导致产生的前边沿UPWM信号和后边沿UPWM信号的脉冲位置的随机化，从而使生成的非对称双边沿UPWM信号的脉冲位置随机化。
为了使最终生成的非对称双边沿UPWM信号的PRF随机化以进一步降低功放输出信号的带外频谱峰值能量，在时间间隔[kT,(k+1)T)内，利用伪随机数生成器生成随机数εL_N、εT_N、rL和rT，其中，0≤εL_N≤r1，0≤εT_N≤(64-r1)，0≤rL≤1，0≤rT≤1，εL_N∈Z，εT_N∈Z，rL∈Z，rT∈Z。随机数εL_N和εT_N分别用于控制前边沿UPWM信号和后边沿UPWM信号脉冲位置的随机偏移量εL和εT。随机数rL和rT分别作为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位。其中，伪随机数生成器主要由线性反馈移位寄存器构成，该线性反馈移位寄存器由多个D触发器和若干门电路组成，受时钟信号和复位信号控制。
在时间间隔[kT,(k+1)T)内，由于rL和rT是随机数，导致最终产生的前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的随机化，从而使最终生成的非对称双边沿UPWM信号的PRF随机化。
前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的规则是：rL和rT分别为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位；当rL为0时，前边沿UPWM信号的脉冲位置向左移动；当rL为1时，前边沿UPWM信号的脉冲位置向右移动；当rT为0时，后边沿UPWM信号的脉冲位置向左移动；当rT为1时，后边沿UPWM信号的脉冲位置向右移动。
非对称双边沿UPWM信号PRF随机化的规则如下所述。在时间间隔[kT,(k+1)T)内，假设TL、αL和εL分别是前边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εL≤TL， TT、αT和εT分别是后边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εT≤TT，/>
在当前开关周期TL内，前边沿UPWM信号添加随机偏移量εL后，其脉冲位置变化如附图4所示，有以下四种可能出现的情况：(1)rL＝0且0≤εL≤TL-αL；(2)rL＝0且TL-αL＜εL≤TL，此时，为了确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的末尾端；(3)rL＝1且αL＜εL≤TL；(4)rL＝1且0≤εL≤αL，此时，同样为了确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的起始端。
在当前开关周期TT内，后边沿UPWM信号添加随机偏移量εT后，其脉冲位置变化如附图5所示，有以下四种可能出现的情况：(1)rT＝1且0≤εT≤TT-αT；(2)rT＝1且TT-αT＜εT≤TT，此时，为了确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的起始端；(3)rT＝0且αT＜εT≤TT；(4)rT＝0且0≤εT≤αT，此时，同样为了确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的末尾端。
在附图1中，由于重构后的工作频率为64·fs＝24.576MHz的数字Sigma-Delta调制器的输入信号和64级扩频UPWM发生器的输出信号的采样频率均为64·fs＝24.576MHz，于是将扩频UPWM发生器的输出信号负反馈到重构后的数字Sigma-Delta调制器的输入端构成数字负反馈闭环回路，即将64倍抽取模块和64级扩频UPWM发生器均包含到重构后的数字Sigma-Delta调制器的环路内，构成数字闭环模块。由于数字Sigma-Delta调制器的开环增益很高，因此该数字闭环模块的输入输出近似为线性关系，从而校正了UPWM和扩频引入的失真。
本发明利用现场可编程门阵列(Field Programmable Gate Array，FPGA)对基于本发明所提供的带失真校正的全数字扩频方法的免滤波数字PWM调制器进行实现，并搭建了如附图6所示的测试系统以验证本发明的有益效果。由附图6可见，数字音频测试信号源产生Sony/Philips数字接口格式(Sony/Philips Digital Interface Format，S/PDIF)、采样频率为48kHz的数字音频输入信号，数字音频接收器把该输入信号处理为I2S格式的数据，FPGA实现的基于本发明所提带失真校正的全数字扩频方法的免滤波数字PWM调制器对该I2S格式的数据进行处理并输出四路二级UPWM信号，该四路二级UPWM信号输入到USB模块处理成对应的三级UPWM信号，然后USB模块把该三级UPWM信号传输到计算机中进行频谱分析。
在测试信号为幅度为0dBFS、频率为6.5kHz、精度为24-bit、采样频率为48kHz的单频正弦数字信号的情况下，不带扩频功能的免滤波数字PWM调制器输出的三级UPWM信号的基带频谱如附图7所示、基于本发明所提供的带失真校正的全数字扩频方法的免滤波数字PWM调制器输出的三级UPWM信号的基带频谱如附图8所示、不带扩频功能的免滤波数字PWM调制器输出的三级UPWM信号的高频频谱如附图9所示、基于本发明所提供的带失真校正的全数字扩频方法的免滤波数字PWM调制器输出的三级UPWM信号的高频频谱如附图10所示。
由附图7和附图8可知，由于本发明建立了一个包含数字Sigma-Delta调制器和扩频UPWM发生器的负反馈环路，利用数字Sigma-Delta调制器的高开环增益特性，使得环路的输入输出接近于线性关系，从而有效地校正了UPWM和扩频引起的失真，因此，基于本发明所提供的带失真校正的全数字扩频方法的免滤波数字PWM调制器输出的三级UPWM信号的SNDR约为101.04dB，远高于不带扩频功能的免滤波数字PWM调制器输出的三级UPWM信号的SNDR(约63.08dB)。
由附图9和附图10可知，当使用本发明所提供的全数字扩频方法时，系统输出的三级UPWM信号的带外频谱峰值幅度为-34.88dBFS；而当系统没有使用任何扩频方法时，其输出的三级UPWM信号的带外频谱峰值幅度为-8.12dBFS。相比不带扩频功能的系统，基于本发明所提供的全数字扩频方法的系统输出的三级UPWM信号带外频谱峰值幅度降低了26.76dB。由此可知，本发明所提供的带失真校正的全数字扩频方法不仅能很好的对免滤波数字D类音频功放输出UPWM信号高频成分上的能量尖峰进行降幅处理以降低EMI，而且能很好地校正UPWM和扩频引入的失真，使得功放输出信号具有较高的SNDR。
以上所述仅用以说明本发明的技术方案而非限制，本领域普通技术人员对本发明的技术方案所做的其他修改或者等同替换，只要不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种带失真校正的全数字扩频方法，其特征在于：包括以下步骤：
S1、构造m级扩频UPWM发生器，该m级扩频UPWM发生器为m级非对称双边沿UPWM发生器，并由一个前边沿UPWM发生器和一个后边沿UPWM发生器组成；在时间间隔[kT,(k+1)T)内，根据非对称双边沿UPWM过程的可分解性，一个非对称双边沿UPWM信号被分解为一个前边沿UPWM信号和一个后边沿UPWM信号，并利用伪随机数生成器生成一个随机数r1，将r1作为前边沿UPWM发生器的级数，将(m-r1)作为后边沿UPWM发生器的级数；
其中m≥4且m∈N+，N+表示正整数集；T＝1/fs，fs为该非对称双边沿UPWM发生器的输入信号采样频率；k∈N，N表示自然数集；0＜g≤r1≤h＜m，g为随机数r1的取值下限，h为随机数r1的取值上限，r1∈N+，g∈N+，h∈N+；
S2、为使上述构造的非对称双边沿UPWM发生器输入调制信号的幅值与对应生成的非对称双边沿UPWM信号的脉冲宽度成正比例关系，将输入调制信号的均匀采样点(kT,x(kT))分解为两个均匀采样点(kT,xL(kT))和(kT,xT(kT))，其中，0≤x(kT)≤m，x(kT)∈Z，xT(kT)＝x(kT)-xL(kT)，Z表示整数集，/>表示对“*”向下取整；
S3、在时间间隔[kT,(k+1)T)内，首先将xL(kT)输入到级数为r1的前边沿UPWM发生器中产生对应的前边沿UPWM信号，再将xT(kT)输入到级数为(m-r1)的后边沿UPWM发生器中产生对应的后边沿UPWM信号，最后将该前边沿UPWM信号和后边沿UPWM信号在时域上相接即生成一个非对称双边沿UPWM信号；
在时间间隔[kT,(k+1)T)内，由于r1是一个随机数，导致产生的前边沿UPWM信号和后边沿UPWM信号的脉冲位置的随机化，使生成的非对称双边沿UPWM信号的脉冲位置随机化；
S4、在时间间隔[kT,(k+1)T)内，利用伪随机数生成器生成随机数εL_N、εT_N、rL和rT，其中，0≤εL_N≤r1，0≤εT_N≤(m-r1)，0≤rL≤1，0≤rT≤1，εL_N∈Z，εT_N∈Z，rL∈Z，rT∈Z，随机数εL_N和εT_N分别用于控制前边沿UPWM信号和后边沿UPWM信号脉冲位置的随机偏移量εL和εT，随机数rL和rT分别作为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位；
在时间间隔[kT,(k+1)T)内，由于rL和rT是随机数，导致最终产生的前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的随机化，使最终生成的非对称双边沿UPWM信号的PRF随机化；
S5、基于上述步骤S1-S4构造的扩频UPWM发生器会对其输入的调制信号产生基带失真；为了使输出信号拥有较好的信号保真度，需要对该失真进行校正，失真校正方案依次包括以下步骤：
S51、构造N倍插值滤波器，把功放输入数字信号的采样频率fo提升N倍到采样频率fs＝N·fo；
S52、在数字Sigma-Delta调制器之前添加m倍插零值模块，将数字Sigma-Delta调制器输入信号的采样频率提升为m·fs；
S53、在数字Sigma-Delta调制器之后添加m倍抽取模块，将其输出信号的采样频率降低为fs，确保m级扩频UPWM发生器输入信号的采样频率仍为fs，输出信号的采样频率仍为m·fs，数字Sigma-Delta调制器的输入信号和扩频UPWM发生器的输出信号具有相同的采样频率，均为m·fs；
S54、原数字Sigma-Delta调制器的工作频率为fs，为保证其能够在m·fs的工作频率下正常运行，对原数字Sigma-Delta调制器的状态空间表达式进行重构，求取工作频率为m·fs的重构后的数字Sigma-Delta调制器的状态空间表达式；
S55、依据重构后的数字Sigma-Delta调制器状态空间表达式计算出一组新的状态空间系数，使得在每一个时间段[kT,(k+1)T)内，经过添加m倍插零值模块和m倍抽取模块以及重构数字Sigma-Delta调制器后的系统与原数字Sigma-Delta调制器系统等价；
S56、基于重构后的数字Sigma-Delta调制器的输入信号和m级扩频UPWM发生器的输出信号的采样频率均为m·fs，于是将扩频UPWM发生器的输出信号负反馈到重构后的数字Sigma-Delta调制器的输入端构成数字负反馈闭环回路，即将m倍抽取模块和m级扩频UPWM发生器均包含到重构后的数字Sigma-Delta调制器的环路内构成数字闭环模块。
2.根据权利要求1所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S1和S4中，伪随机数生成器主要由线性反馈移位寄存器构成，该线性反馈移位寄存器由多个D触发器和若干门电路组成，受时钟信号和复位信号控制。
3.根据权利要求1所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S4中，前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的规则是：rL和rT分别为前边沿UPWM信号和后边沿UPWM信号脉冲位置移动方向的标志位，当rL为0时，前边沿UPWM信号的脉冲位置向左移动；当rL为1时，前边沿UPWM信号的脉冲位置向右移动；当rT为0时，后边沿UPWM信号的脉冲位置向左移动；当rT为1时，后边沿UPWM信号的脉冲位置向右移动。
4.根据权利要求1所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S4中，非对称双边沿UPWM信号PRF随机化的规则是：
在时间间隔[kT,(k+1)T)内，假设TL、αL和εL分别是前边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εL≤TL， TT、αT和εT分别是后边沿UPWM信号的当前开关周期、脉冲宽度和随机偏移量，其中，0≤εT≤TT，
在当前开关周期TL内，前边沿UPWM信号添加随机偏移量εL后，其脉冲位置有以下四种可能出现的情况：(1)rL＝0且0≤εL≤TL-αL，(2)rL＝0且TL-αL＜εL≤TL，此时为确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的末尾端，(3)rL＝1且αL＜εL≤TL，(4)rL＝1且0≤εL≤αL，此时为确保脉冲宽度在当前开关周期TL内与脉冲位置偏移前相同，将脉冲的超出TL部分移到当前开关周期TL的起始端；
在当前开关周期TT内，后边沿UPWM信号添加随机偏移量εT后，其脉冲位置有以下四种可能出现的情况：(1)rT＝1且0≤εT≤TT-αT，(2)rT＝1且TT-αT＜εT≤TT，此时为确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的起始端，(3)rT＝0且αT＜εT≤TT，(4)rT＝0且0≤εT≤αT，此时为确保脉冲宽度在当前开关周期TT内与脉冲位置偏移前相同，将脉冲的超出TT部分移到当前开关周期TT的末尾端。
5.根据权利要求1所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S54中，原数字Sigma-Delta调制器的状态空间表达式为：
Is(k+1)＝As·Is(k)+Bsx·Xs(k)+Bsy·Ys(k)，
Ys(k)＝Q[Cs·Is(k)+Dsx·Xs(k)] k＝0,1,2,3,…，
其中Is表示原数字Sigma-Delta调制器的状态变量，即L×1的矩阵，L为数字Sigma-Delta调制器的阶数，即原数字Sigma-Delta调制器中每个数字积分器的输出；Q表示量化器的功能函数，Xs、Ys、As、Bsx、Bsy、Cs和Dsx分别为原数字Sigma-Delta调制器的输入信号、输出信号、L×L的系统矩阵、L×1的输入矩阵、L×1的反馈矩阵、1×L的输出矩阵和1×1的传输矩阵；
工作频率为m·fs的重构后的数字Sigma-Delta调制器的状态空间表达式为：If(n+1)＝Af·If(n)+Bfx·Xf(n)+Bfy·Yf(n)，
Yf(n)＝Q[Cf·If(n)+Dfx·Xf(n)] n＝0,1,2,3,…，
其中If表示重构后的数字Sigma-Delta调制器的状态变量，即重构后的数字Sigma-Delta调制器中每个数字积分器的输出；Xf、Yf、Af、Bfx、Bfy、Cf和Dfx分别为重构后的数字Sigma-Delta调制器的输入信号、输出信号、L×L的系统矩阵、L×1的输入矩阵、L×1的反馈矩阵、1×L的输出矩阵和1×1的传输矩阵；
用工作频率为fs的状态方程来描述重构后的数字Sigma-Delta调制器，表示为：
6.根据权利要求5所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S55中，在每一个时间段[kT,(k+1)T)内，使经过添加m倍插零值模块和m倍抽取模块以及重构数字Sigma-Delta调制器后的系统与原数字Sigma-Delta调制器系统等价的条件为：
If[(k+1)·m]＝Is(k+1)，If(k·m)＝Is(k)，
计算出的新的状态空间系数为：
其中，q1为0～m的任一整数。
7.根据权利要求6所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S52中，m倍插零值模块根据上述步骤S55中的系统等价条件
实现，其生成输出信号的规则是：
其中Xs和Xf分别为m倍插零值模块的输入和输出信号，n∈N，q1为0～m的任一整数。
8.根据权利要求6所述的一种带失真校正的全数字扩频方法，其特征在于：所述步骤S53中，m倍抽取模块根据上述步骤S55中的系统等价条件
实现，其生成输出信号的规则是：
Sde_out(k)＝Sde_in(k·m+q1-1)，
其中Sde_in和Sde_out分别为m倍抽取模块的输入和输出信号，k∈N。
9.根据上述权利要求1-8中任一所述的一种带失真校正的全数字扩频方法构建的免滤波数字PWM调制器，其特征在于：所述免滤波数字PWM调制器包括插值滤波器、插零值模块、取反模块、数字闭环模块和两个反相器；其中数字闭环模块包括第一数字闭环模块和第二数字闭环模块，均由减法器依次连接数字Sigma-Delta调制器的前馈通路、抽取模块和扩频UPWM发生器构成；
数字音频输入信号依次连接插值滤波器和插零值模块，插零值模块分别与第一减法器的被减数输入端和取反模块相连接，其中取反模块与第二减法器的被减数输入端相连接，第一扩频UPWM发生器输出的UPWM信号反馈到第一减法器的减数输入端构成负反馈环路，第一扩频UPWM发生器的输出信号与其经过反相器后的信号和功放的H桥式功率级相连接；第二扩频UPWM发生器输出的UPWM信号反馈到第二减法器的减数输入端构成负反馈环路，第二扩频UPWM发生器的输出信号与其经过反相器后的信号和功放的H桥式功率级相连接。
10.根据权利要求9所述的免滤波数字PWM调制器，其特征在于：所述插值滤波器为8倍插值滤波器，所述插零值模块为64倍插零值模块，该64倍插零值模块生成输出信号的规则是：
其中Xs8和Xf8分别为该64倍插零值模块的输入和输出信号；
所述抽取模块均为64倍抽取模块，该64倍抽取模块生成输出信号的规则是：Sde64_out(k)＝Sde64_in(64k+37)，
其中Sde64_in和Sde64_out分别为该64倍抽取模块的输入和输出信号；
所述第一数字闭环模块和第二数字闭环模块中的两个数字Sigma-Delta调制器相同且均为8阶前馈内插式数字Sigma-Delta调制器，第一数字Sigma-Delta调制器和第二数字Sigma-Delta调制器都把24位高精度输入信号转换为7位65个量化等级的低精度信号；所述第一数字闭环模块和第二数字闭环模块中的两个扩频UPWM发生器的级数均是64级，并且都由一个级数随机可变的前边沿UPWM发生器和一个级数随机可变的后边沿UPWM发生器组成。
CN202310527911.9A 2023-05-09 2023-05-09 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器 Pending CN116505891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310527911.9A CN116505891A (zh) 2023-05-09 2023-05-09 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310527911.9A CN116505891A (zh) 2023-05-09 2023-05-09 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器

Publications (1)

Publication Number Publication Date
CN116505891A true CN116505891A (zh) 2023-07-28

Family

ID=87318157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310527911.9A Pending CN116505891A (zh) 2023-05-09 2023-05-09 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器

Country Status (1)

Country Link
CN (1) CN116505891A (zh)

Similar Documents

Publication Publication Date Title
EP0890221B1 (en) Conversion of a pcm signal into a upwm signal
CN108832917B (zh) 一种用于免滤波数字d类音频功放的扩频调制方法
CN110957983B (zh) 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
Goldberg et al. New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier
US8306106B2 (en) Multi-edge pulse width modulator with non-stationary residue assignment
US10164650B2 (en) Delay-free poly-phase quantizer and quantization method for PWM mismatch shaping
US7170360B2 (en) Device and method for digital pulse width modulation
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
US10951229B1 (en) Digital filter
US7317758B2 (en) PCM-to-PWM converter
Adrian et al. A low-voltage micropower digital class-D amplifier modulator for hearing aids
CN116505891A (zh) 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器
Yu et al. A pseudo-natural sampling algorithm for low-cost low-distortion asymmetric double-edge PWM modulators
Feng et al. System level design of a digital audio class d power amplifier
US20130214856A1 (en) Switching amplifier system and method for suppressing signal distortion thereof
CN102823128B (zh) 数字放大器
US7034726B2 (en) Data converter
Chen et al. A spread spectrum modulation method based on dual-clock for filterless digital class-D audio amplifiers
Morrison et al. Comparison of single-and double-sided pulse width modulated signals with non-linear predistortion
CN104104342B (zh) 一种二次量化器、采用其的d类放大器以及音频设备
CN113659939B (zh) 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器
KR100894583B1 (ko) Ｐｃｍ 데이타를 ｐｗｍ 데이타로 효과적으로 변환하는방법 및 회로
Hibon et al. Linear transmitter architecture using a 1-bit/spl Sigma//spl Delta
Elsayed et al. Performance enhancement of first order three-level envelope delta sigma modulator based transmitter
US11706062B1 (en) Digital filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination