CN116502288A - 快速数据超过慢速数据的处理管线 - Google Patents

快速数据超过慢速数据的处理管线 Download PDF

Info

Publication number
CN116502288A
CN116502288A CN202310093693.2A CN202310093693A CN116502288A CN 116502288 A CN116502288 A CN 116502288A CN 202310093693 A CN202310093693 A CN 202310093693A CN 116502288 A CN116502288 A CN 116502288A
Authority
CN
China
Prior art keywords
data
pipeline
output
bypass
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310093693.2A
Other languages
English (en)
Inventor
托马斯·E·特卡奇克
斯尔詹·丘里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN116502288A publication Critical patent/CN116502288A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Advance Control (AREA)

Abstract

各种实施例涉及被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，所述内嵌加密引擎包括：被配置成接收为明文数据的数据和第一有效性标志的第一数据管线；具有与所述第一数据管线相同的长度的第二数据管线，所述第二数据管线被配置成：接收为加密数据的数据和第二有效性标志；解密来自所述存储器的所述加密数据并且输出解密明文数据；输出多路复用器，所述输出多路复用器被配置成选择并输出来自所述第一管线或所述第二管线的数据；以及控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器，其中所述控制逻辑被配置成在所述第二管线不具有可用的有效输出解密明文数据时，输出来自所述第一管线的有效数据。

Description

快速数据超过慢速数据的处理管线
技术领域
本文所公开的各种示例性实施例大体上涉及用于数据的内嵌加密/解密的系统和方法，包括快数据超过慢数据的加密管线。
背景技术
内嵌加密是在存取例如双倍数据速率(DDR)存储器的外部存储器时对数据进行加密或进行解密的方法。此方法允许数据安全地存储在存储器中，以便防止对数据的未授权存取。此加密和解密可以按对存取存储器的用户或系统透明的方式来实现。
发明内容
下文呈现各种示例性实施例的概述。可以在以下概述中作出一些简化和省略，所述概述意图凸显并且引入各种示例性实施例的一些方面，而非限制本发明的范围。足以允许本领域的普通技术人员产生并使用本发明概念的示例性实施例的详细描述将在后续部分呈现。
各种实施例涉及被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，所述内嵌加密引擎包括：第一数据管线，所述第一数据管线被配置成：接收为加密数据的数据、所述加密数据的次序标签和第一有效性标志；解密来自所述存储器的所述加密数据；并且输出解密明文数据；第二数据管线，所述第二数据管线被配置成接收为明文数据的数据、所述数据的次序标签和第二有效性标志，其中所述第二数据管线包括缓冲器，使所述第二数据管线具有与所述第一数据管线相同的长度；输出多路复用器，所述输出多路复用器被配置成选择并输出来自所述第一管线或所述第二管线的数据；以及控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器，其中所述控制逻辑被配置成在所述第一管线不具有可用的有效输出解密明文数据时，输出来自所述第二管线的有效数据。
描述各种实施例，其另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述加密数据的区来将密码编译密钥提供到所述第一管线。
描述各种实施例，其中所述密钥存储和区上下文逻辑另外被配置成选择所述第一管线或所述第二管线来接收从所述存储器读取的数据。
描述各种实施例，其另外包括第三管线，所述第三管线包括缓冲器，使所述第三数据管线具有与所述第一数据管线相同的长度，并且所述第三管线被配置成：接收为加密数据的数据、所述数据的次序标签和第三有效性标志；解密来自所述存储器的所述加密数据；并且输出解密明文数据，其中输出多路复用器被配置成选择并输出来自所述第一管线、所述第二管线或所述第三管线的数据。
描述各种实施例，其中所述控制逻辑被配置成在所述第一管线不具有可用的有效输出解密明文数据时，输出来自所述第三管线的有效数据。
描述各种实施例，其中所述控制逻辑被配置成在所述第一管线和所述第三管线不具有可用的有效输出解密明文数据时，输出来自所述第二管线的有效所接收数据。
描述各种实施例，另外包括：连接到所述内嵌加密引擎的输入的存储器接口；以及连接到所述内嵌加密引擎的所述输出的重新排序缓冲器，其中所述次序标签识别输出数据的乱序块。
描述各种实施例，其中所述次序标签是存储器地址。
其它各种实施例涉及被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，所述内嵌加密引擎包括：先进先出缓冲器(FIFO)，所述先进先出缓冲器(FIFO)被配置成接收从所述存储器读取的所述数据、与所述数据相关联的有效性标志、所述数据的地址和与所述数据相关联的旁路标志，其中所述旁路标志指示所述数据是明文数据或加密数据；密码编译管线，所述密码编译管线被配置成：接收从所述存储器读取的所述数据；并且执行来自所述存储器的数据上的密码编译函数；连接到所述FIFO的每个级的旁路多路复用器，所述旁路多路复用器被配置成基于级指针，从所述FIFO的所选级输出所述数据以及与所述数据相关联的所述有效性标志、旁路标志和地址；输出多路复用器，所述输出多路复用器被配置成基于第一控制信号，选择并输出来自所述旁路多路复用器或所述密码编译管线的数据；以及控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器和所述旁路多路复用器，并且产生所述级指针和所述第一控制信号。
描述各种实施例，另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述数据的所述区来产生与所述数据相关联的所述旁路信号。
描述各种实施例，其中所述密钥存储和区上下文逻辑另外被配置成基于所述存储器的存储所述数据的区来将密码编译密钥提供到所述密码编译管线。
描述各种实施例，其中控制逻辑产生所述第一控制信号，所述第一控制信号指示所述输出多路复用器的所述输出是来自所述密码编译管线或来自连接到所述FIFO的所述旁路多路复用器。
描述各种实施例，其中控制逻辑包括优先编码器，所述优先编码器被配置成：基于来自所述FIFO的每个级的所述旁路标志和有效性标志来接收输入；并且产生所述级指针，其中所述级指针指示所述FIFO的具有可用于输出的所接收有效输入数据的所述级。
描述各种实施例，其中所述控制逻辑被配置成产生清除启用信号，并且所述FIFO被配置成基于所述清除启用信号来清除由所述级指针指示的级的所述有效性标志。
描述各种实施例，其中所述第一控制信号是基于来自所述FIFO的最末级的旁路标志和有效性标志以及级指针有效性标志。
描述各种实施例，另外包括：连接到所述内嵌加密引擎的输入的存储器接口；以及连接到所述内嵌加密引擎的所述输出的重新排序缓冲器，其中所述数据的所述地址用作标签以识别输出数据的乱序块。
描述各种实施例，另外包括连接到所述重新排序缓冲器的片上系统接口。
其它各种实施例涉及被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，所述内嵌加密引擎包括：具有输出寄存器的先进先出缓冲器(FIFO)，所述先进先出缓冲器(FIFO)被配置成接收从所述存储器读取的所述数据、与所述数据相关联的有效性标志、所述数据的地址和与所述数据相关联的旁路标志，其中所述旁路标志指示所述数据是明文数据或加密数据，所述FIFO的每个级包括：寄存器；连接到所述寄存器的密码编译逻辑；以及多路复用器，所述多路复用器产生所述级的所述输出，并且接收来自所述寄存器和所述密码编译逻辑的输入，其中所述输出是基于所述旁路标志而选择；连接到所述FIFO的每个级的旁路多路复用器，所述旁路多路复用器被配置成基于级指针，从所述FIFO的所选级输出所述数据以及与所述数据相关联的所述有效性标志、旁路标志和地址；输出多路复用器，所述输出多路复用器被配置成基于第一控制信号，选择并输出来自所述旁路多路复用器或所述FIFO的数据；以及控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器和所述旁路多路复用器，并且产生所述级指针和所述第一控制信号。
描述各种实施例，另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述数据的所述区来产生与所述数据相关联的所述旁路信号。
描述各种实施例，其中所述密钥存储和区上下文逻辑另外被配置成基于所述存储器的存储所述数据的区来将密码编译密钥提供到所述密码编译逻辑。
描述各种实施例，其中所述第一控制信号指示所述输出多路复用器的所述输出是来自所述旁路多路复用器或所述FIFO。
描述各种实施例，其中所述级指针指示所述FIFO的可用于输出的最早所接收有效输入数据的所述级。
描述各种实施例，另外包括：连接到所述内嵌加密引擎的输入的存储器接口；以及连接到所述内嵌加密引擎的所述输出的重新排序缓冲器，其中所述数据的所述地址用作标签以识别输出数据的乱序块。
描述各种实施例，另外包括连接到所述重新排序缓冲器的片上系统接口。
附图说明
为了更好地理解各种示例性实施例，参考附图，其中：
图1示出具有不同加密管线和旁路缓冲器的IEE的实施例；
图2示出在两个管线之间共享寄存器的IEE的实施例；并且
图3示出使用具有旁路的AES管线的详细实施方案。
为了便于理解，相同参考数字已用于表示具有大体上相同或类似结构和/或大体上相同或类似功能的元件。
具体实施方式
描述和附图示出了本发明的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但所述布置体现本发明的原理且包括在其范围内。此外，本文中所引述的所有例子主要意在明确地用于教学目的，以帮助读者理解本发明的原理和由发明人提供的用以深化本领域的概念，且所有例子应视为并不限于此类特定引述的例子和条件。另外，除非另外指示(例如，“否则”或“或在替代方案中”)，否则如本文中所使用的术语“或”指非独占的“或”(即，“和/或”)。并且，本文所描述的各种实施例不一定相互排斥，因为一些实施例可以与一个或多个其它实施例组合以形成新的实施例。
在具有外部存储器的计算机系统中，处理器与存储器之间的路径可能会被攻击者窥探。需要加密存储在外部存储器中的数据。加密数据可能是耗时的处理。公开允许存储在存储器中的数据的快速内嵌加密和解密的内嵌加密引擎(IEE)实施例和方法。术语IEE意图涵盖内嵌解密和加密。DDR控制器为处理器与外部存储器之间的计算机系统内部的存储器接口逻辑。通过在DDR控制器中实施IEE，可以加密并且透明地将数据存储在存储器中。IEE是彻底管线化的，并且在存储器的速度下运行，但在执行加密时将添加对存储器存取的时延。
任何给定存储器可以存储加密和未加密数据。此外，可以使用不同加密方案对加密数据进行加密。因而，IEE将具有用于读取这些不同类型的数据的不同管线，并且如果需要，那么按需要来解密/加密数据。每个不同加密方案可能耗费不同数目个时钟循环，由此招致不同时延。
如果对数据未加密而存储，那么未加密数据穿过相同的管线。数据可以按与其进入时相同的次序来从IEE中出来。然而，未加密数据将由此具有与加密数据相同的时延惩罚。在一些情况下，取决于所使用的具体加密方案，此时延可能为例如10至15个时钟循环。本文描述的实施例将允许未加密数据经由管线超过加密数据。结果是未加密数据将具有较低时延。从管线中出来的数据可以与进来的数据不同而次序出来。数据的每个块的存储地址可以用作次序标签来跟踪从管线出来的数据的次序。在将数据加密并写入到存储器时，情况可能同样如此。对于使用具有不同时延的加密方案加密/解密的数据，情况可能也是同样如此。
本文描述的实施例可以在数据可以通过不同长度的多个管线，从而允许短管线数据超过长管线数据的任何应用中使用。这对于两个以上的管线也将同样起作用。此外，在所描述的实施例中，没有一个管线将停止。
在文本所描述的IEE中，较短管线被缓冲到与最长管线相同的长度。较短管线输出的数据可以从IEE输出或可以进入缓存器。这是为了考虑两个(或两个以上)管线在同一时钟循环期间已完成数据处理的情况。最长管线数据具有优先权并且被输出，而较短管线数据被缓冲。有效信号指定数据进入管线中的一个，并且指示符信号(例如，旁路标志)指定数据进入哪个管线。有效信号和指示符信号连同数据和存储器地址一起穿过管线。优先权编码器确定哪个短管线级(或缓冲器)具有有效数据(如果存在)。当短管线具有有效数据并且长管线不具有有效数据时，输出在沿着短管线数据的最远位置的所缓冲的有效数据，并且接着否定所述数据的有效信号。
数据可以在每一时钟循环进入管线中的一个，并且数据可以在可从任何管线或缓冲器获得数据的任何时间退出IEE。有效信号连同数据和存储器地址一起退出管线，以指示数据在所述时钟循环期间已准备就绪。如果超过一个管线具有可用数据，那么来自较长管线的数据获得优先权，并且较短管线数据再缓冲另一时钟。较短管线要求缓冲恰好与最长管线相同的长度。在IEE的一个实施例中，优化允许所有管线共享一组管线寄存器以减小区域。
在以下例子中，将描述对来自存储器的数据的读取，其中所述数据可以是未加密数据或待由请求处理器解密以使用的加密数据。举例来说，这可以应用到已加密并且清除其中存储的数据的闪存存储器。可替换的是，这可以应用于在操作期间在其中已写入加密和未加密数据的存储器。本文描述的实施例可以同等地应用于将数据写入到存储器，其中所述数据可以存储为未加密数据，或其中所述IEE在数据存储在存储器中之前加密所述数据。
应注意，加密管线可以使用不同加密方案和操作模式。在以下给定的例子中，使用高级加密标准(AES)和PRINCE加密/解密方案。还可以使用其它加密标准/方案。此外，可以使用电码本(ECB)、计数器模式(CTR)或不使用链接的任何其它模式来使用AES和PRINCE，使得需要一个操作的结果才能处理下一个操作。在ECB模式中，使用密钥来解密/加密输入数据。在计数器模式中，解密/加密计数器，并且接着用输入数据进行异或(XOR)运算。
图1示出具有不同加密管线和旁路缓冲器的IEE的实施例。图1示出读取来自存储器的数据，但相同基本IEE结构还可以用于将数据写入到存储器，但数据流将在相反的方向上，并且将出现加密而不是解密。使用DDR接口102从存储器读取数据，并且IEE 110按需要解密所读取数据。DDR重新排序缓冲器104接收来自IEE 110的数据块，并且按需要重新排序数据，并且将数据提供到片上系统(SoC)接口106。密文132的存储器地址134用作用于重新排序缓冲器的次序标签以识别数据块。在其它实施例中，不同次序标签可以代替所述地址使用或连同所述地址一起使用。
IEE 110包括旁路缓冲器112、AES管线114、PRINCE管线116、密钥存储和区上下文逻辑118和“与”门120、122、124。当读取来自DDR存储器的数据时，DDR接口102向IEE 110提供数据和有效数据标志130、密文132、地址134和区136。有效数据标志130指示在密文线132和地址线134上接收的数据是有效的，并且IEE将在有效数据标志指示此数据是有效的时，仅读取来自密文线132和地址线134的数据。密文线132提供已从DDR存储器读取的数据。此数据可以是密文数据或明文数据，因为任一类型的数据可以存储在DDR存储器中，并且从所述存储器读取。地址线提供与从存储器读取的数据相关联的地址134。
区指示符136提供区编号。DDR存储器可以分成多个区，每个区用其自身的密钥保护，或在明文存储的情况下无密钥保护。这允许使用其自身密钥在不同区中的不同处理。因此，区指示符136由IEE 110使用以确定适当的解密密钥来用以解密加密数据，或确定数据是明文并且无需解密。
密钥存储和区上下文逻辑118接收区指示符136。密钥存储和区上下文逻辑118输出待由解密管线使用的密钥和随机数(如果使用)138。在明文的情况下，密钥存储和区上下文逻辑118可以输出预定密钥值，所述预定密钥值指示从DDR存储器读取的数据是明文或可以是某一未确定值。密钥存储和区上下文逻辑118还产生管线选择信号140，所述管线选择信号140指示IEE对于从DDR存储器上读取的数据将使用哪个处理管线。管线中的每个可以具有相关联的“与”门120、122、124，所述“与”门120、122、124接收管线选择信号和有效数据信号130，并且接着启用所选择管线来接收待由所述管线处理的密文132和地址132。
在此例子中，示出三个管线：旁路112、AES 114和PRINCE 116。此外，可以仅呈现包括旁路缓冲器和解密管线的两个管线。可替换的是，可以呈现包括一个旁路缓冲器和多个解密管线的三个以上的管线。在此例子中，解密管线包括AES管线114和PRINCE管线116。举例来说，AES管线可以包括20个级，所述20个级耗费20个时钟循环用于输入数据经由管线前进，并且PRINCE管线可以包括15个级，所述15个级耗费15个时钟循环用于输入数据经由管线前进。
如上文所提及，因为解密管线与旁路缓冲器可能具有不同长度，所以碰撞可以出现在IEE 110的输出处，其中管线中的两个(例如，AES管线114和PRINCE管线116)同时产生输出。为了防止此碰撞，向旁路缓冲器112给出的长度等于最长加密管线(即，在此情况下的AES管线114)的长度。此外，任何其它加密管线在加密管线的末端处添加缓冲器，以产生具有与最长加密管线相同长度的组合管线。在此情况下，PRINCE管线116具有额外的缓冲器142，使得其组合管线与AES管线114(即最长解密管线)具有相同的长度。
旁路缓冲器112可以被实施为先进先出缓冲器(FIFO)。此FIFO接收有效指示符130、密文132(在此情况下，其实际上是明文数据)和地址134，并且将数据通过FIFO转移。FIFO的每个寄存器是可读取的，使得可以提早读取出旁路缓冲器112中的数据。
AES管线114可以使用AES解密处理的各种已知实施方案来实施。AES管线可以包括使数据移动通过管线的FIFO，并且在数据移动通过FIFO时，针对数据执行在每个级处所需的密码编译处理。
同样，PRINCE管线可以使用PRINCE解密算法的各种已知实施方案来实施。PRINCE管线可以包括使数据移动通过管线的FIFO，并且在数据移动通过FIFO时，针对数据执行在每个级处所需的密码编译处理。此外，PRINCE管线缓冲器142可以是具有提早读取的FIFO，就像在旁路缓冲器112中所述，只是较短。
具有使每个管线具有相同长度的缓冲器将防止当管线重载时各种管线之间的输出碰撞。举例来说，当从存储器连续地读取出数据时，数据将在每个级处移动经过管线中的仅一个管线。数据准备好在不同级处从不同管线输出。在旁路缓冲器112中，进入此管线的任何数据立即准备好从IEE 110输出。在PRINCE管线116中，数据仅在已彻底地解密解密数据的级15之后才准备好输出。其中在AES管线114中，输出仅在已彻底地解密解密数据的级20之后才可获得。
如上文所描述，如果迫使明文在从IEE 110输出之前前进通过其整个旁路缓冲器112，那么在某些情形下此增加了不必要的时延以输出此数据。存在几个情形，其中明文数据可以绕过在其相关联解密管线中处理的先前读取的加密数据。举例来说，当不存在准备好从解密管线中的任何一个输出的数据时，在所述时间期间可以输出旁路缓冲器中的数据。以下处理可以用于确定从IEE 110输出何种数据。
在确定从IEE 110输出何种数据时，首先针对有效输出数据检查最长解密管线。如果此管线具有数据要输出，那么数据在所述时钟循环变成IEE输出。应注意，如果存在超过一个最长(即，相同长度)管线，那么可以对这些最长管线循环地进行评估，直到发现具有有效输出数据的管线为止，或可以并行地评估以确定是否这些管线中的任何一个具有有效输出数据。这些方法中的任一个都起作用，因为对于每个时钟循环仅将一组所读取数据馈送到管线中，这意味着仅一个跨越各种管线的并行级将具有从DDR存储器读取的数据，因此这些最长管线中仅有一个管线在每个时钟循环将具有有效输出数据。如果最长管线不具有有效输出数据，那么针对有效输出数据，以相同的方式对下一个最长解密管线的最末级进行检查。针对所有较短解密管线，可以重复此处理，直到具有有效输出数据的管线可用为止。如果在最末级中的管线中没有一个具有有效数据，那么可以从具有有效数据的旁路缓冲器的最晚级获取来自IEE 110的输出数据(即，最早进入管线的数据)。在替代实施例中，下一个最短管线(其中所述管线的长度限定为解密数据所需的时钟循环的数目，并且限定为旁路缓冲器的长度)。将提供一些例子以描述如何数据可以如何从IEE输出。
在第一例子中，前五个读取请求使用AES管线114。接着，第六数据读取出现于明文数据中。当AES管线不具有已完全处理的数据时，可以从IEE 110直接读取出数据，并且AES管线114将不会具有准备好输出的数据，直到第20个时钟循环为止。在此例子中，将直接读取出由IEE接收的任何明文数据，直到AES管线114完成处理其数据为止。当从IEE输出明文数据时，还将清除所述明文数据的有效位，从而防止第二次输出所述数据。从第21个时钟循环处开始，并且直到第25个时钟循环，将从AES管线输出数据。因此，如果在第21个时钟循环到第25个时钟循环期间从存储器读取明文数据，那么其将前进通过旁路缓冲器112，直到所述明文数据达到旁路缓冲器的末端为止，或直到其它管线中没有一个具有准备好输出的数据为止。
在第二例子中，管线中的每个具有移动通过的各种数据，但在当前时钟循环处，管线中没有一个在第20级中具有数据。在此情形中，具有可以输出的数据的下一个最高级将由IEE 110输出。因此，可以输出PRINCE缓冲器142中的数据或旁路缓冲器中的数据。因此，如果旁路缓冲器112在第18级中具有数据，并且PRINCE缓冲器142在第17级中具有数据，那么将从旁路缓冲器110输出数据。如果PRINCE缓冲器142在第16级中具有数据，并且旁路缓冲器在大于第16级的任何级中不具有数据，那么PRINCE管线将从第16级输出数据。如果AES管线114和PRINCE管线116都不具有准备好输出的数据，那么旁路缓冲器112将输出其最高级的数据。当输出数据时，清除所述数据的有效位，从而防止第二次输出所述数据。
在替代实施例中，当级中没有一个在第20级中具有有效数据时，接着将选择下一个具有有效数据的最长管线来输出数据。因此，在此实施例中，即使首先接收旁路缓冲器112中的明文数据，PRINCE缓冲器142中准备好输出的有效数据也将比旁路缓冲器112中的数据具有优先权。接着将清除PRINCE输出的有效位。
DDR重新排序缓冲器104接收从IEE 110输出的数据。在将所接收数据发送到SoC接口106之前，DDR重新排序缓冲器104按需要对所接收数据进行重新排序。数据的地址用作次序标签，使得重新排序缓冲器能够识别输出数据的各个块。可以使用DDR重新排序缓冲器104和SOC接口106的各种已知实施方案。
因为从DDR存储器读取的数据将仅放置在管线中的一个中，所以各种管线可以共享寄存器以简化IEE的实施方案，并且这样可以减小实施IEE所要求的区域。图2示出在两个管线之间共享寄存器的IEE的实施例。如在图1中，所述系统包括DDR接口102、IEE 210、DDR重新排序缓冲器104和SOC接口106。DDR接口102、DDR重新排序缓冲器104和SOC接口106与相对于图1所描述的那些装置相同，并且以相同的方式起作用。从输入和输出的角度来看，IEE210以与IEE 110相同的方式起作用，但IEE 210使用不同的结构来实现相同的功能。
IEE 210包括类似于密钥存储和区上下文逻辑118操作的密钥存储和区上下文逻辑218。一个差异在于，密钥存储和区上下文逻辑218产生旁路信号244而不是管线选择信号140。旁路信号244指示从DDR接口接收的数据是否为明文数据。如果所述数据是明文数据，那么处理管线绕过解密处理，并且在无任何改变的情况下将数据从寄存器移动到寄存器。来自DDR存储器的一组给定输入数据的旁路信号值与所述数据一起移动通过寄存器。
在图2的例子中，将假设存在两个管线。一个用于明文，并且另一个用于解密从DDR存储器读取的加密数据。应注意，还可以使用此架构实施更多管线，在所述架构中，可以在功能上扩展旁路信号以指示待在进入管线的数据上使用的解密处理的类型。管线可以包括：寄存器251、252、253、254；多路复用器271、272、273；旁路多路复用器280；输出多路复用器282，和密码编译逻辑261、262、263。如上文所描述，IEE 210从DDR接口102接收有效数据标志130、密文132、地址134和区136。将有效数据标志130、密文132和地址134馈送到第一寄存器251。密钥存储和区上下文逻辑218接收区信号136，其中区信号136如上文所描述来操作。密钥存储和区上下文逻辑218产生旁路信号244和与所接收的数据存储在DDR存储器中的区相关联的密钥138。还将旁路信号244和密钥138(如果存在)连同有效标志130、密文132和地址134一起馈送到第一寄存器中。在下一个时钟循环处，将第一寄存器251中的密文输出到密码编译逻辑261、多路复用器271和多路复用器280。还将有效标志130、地址134、旁路244和密钥138从第一多路复用器271输出，并且馈送到第二寄存器252中。还将密钥138馈送到密码编译逻辑261中。
密码编译逻辑261接收来自第一寄存器251的密文132，并且处理密文132以执行密文132的解密的一个级。将密码编译逻辑261的输出输入到多路复用器271中。在此例子中，密码编译逻辑261仅根据一个密码编译方案(例如AES或PRINCE)执行加密处理。在其它实施例中，密码编译逻辑261可以能够根据旁路信号指示将哪个加密处理应用于所接收密文的超过一个密码编译方案来执行不同加密处理。
从第一寄存器251输出的旁路信号244用于控制第一多路复用器271。如果旁路信号244指示第一寄存器251中的数据是密文，那么第一多路复用器271将密码编译逻辑261的输出输出到下一个寄存器252。如果旁路信号244指示第一寄存器251中的数据是明文，那么第一多路复用器271将从第一寄存器251接收的明文输出到下一个寄存器252。
第二寄存器252、第二密码编译逻辑252、第二多路复用器272以与其第一对应部分261、261、271相同的方式操作。对于第三寄存器253、第三密码编译逻辑253和第三多路复用器273同样如此。第四寄存器254接收来自第三寄存器253、第二密码编译逻辑253和第二多路复用器273的输出。
针对从DDR存储器读取的数据，输出多路复用器282提供IEE 210的输出，所述输出包括有效标志、明文、地址和区信息。输出多路复用器接收来自控制器284的控制信号，所述控制信号指示是否将输出寄存器254中的数据，或是否将输出来自先前寄存器中的一个的旁路数据。如先前论述，如果在最终寄存器254中存在当前有效数据，那么将输出数据，并且控制器284可以基于寄存器中的有效标志确定有效数据的存在。如果最终寄存器中的数据是无效的，即，在此循环中不存在数据，那么控制器284可以确定将改为输出管线中的其它有效数据。基于所述确定，由控制器284将控制信号发送到旁路多路复用器280，以选择从第一寄存器251、第二寄存器252和第三寄存器253接收的输入中的哪个将由旁路多路复用器280输出。将旁路多路复用器280的输出输入到输出多路复用器282中。因此，由输出多路复用器282从控制器284接收的控制信号指示到输出多路复用器282的输入中的哪个将被选择并且从IEE 210输出。优先编码器用于始终选择最旧旁路数据以用于输出。当输出旁路时，清除有效位，从而防止再次输出所述旁路。
在图2中，仅示出三个级以简化描述。在典型实施方案中，管线可以包括任何数目个级，例如相对于上文图1所描述的20个级。图2的方法具有简化IEE 210的整体结构以使得一个共享管线可用以将数据移动通过管线的优势。这是可能的，因为即使当存在多个管线时，仅在跨越管线的每个级的一个管线中存在数据。
图3示出使用具有旁路的AES管线的详细实施方案。IEE 300包括AES管线302、旁路多路复用器304、上下文FIFO 306、优先编码器308、输出多路复用器310、“与”门312、314、318和“或”门318。如前文所述，IEE300接收从存储器读取的旁路标志344、有效标志330、地址334和数据332。从存储器读取的数据332可以是加密数据或明文数据。可以由密钥存储和区上下文逻辑来基于DDR存储器中存储数据332的区产生旁路标志344。
AES管线302接收数据332，并且使用由密钥存储和区上下文逻辑提供的密钥来解密数据。应注意，可以将AES管线302替换为使用不同解密方案的不同管线。将AES管线302的输出提供到输出多路复用器310的第一输入。
从DDR存储器读取的旁路标志344、有效标志330、地址334和数据332还全部输入到上下文FIFO 306中，在所述上下文FIFO 306中，数据可以输入到第一寄存器中。通过每个时钟循环，上下文FIFO 306中的数据向前前进通过上下文FIFO 306中的系列寄存器。上下文FIFO 306还输出来自最后一个寄存器并且提供到输出多路复用器310的第一输入的旁路标志、有效标志和地址。
旁路多路复用器304具有各自连接到上下文FIFO 306中的寄存器中的一个的输入。旁路多路复用器304接收控制信号head_ptr，所述控制信号head_ptr选择输入中的一个作为旁路多路复用器304的输出。控制信号还可以称为级指针。将来自所选寄存器的包括旁路标志、有效标志、地址和数据的输出提供到输出多路复用器310的第二输入。
优先编码器308包括以下逻辑，所述逻辑确定何时应随后将来自上下文FIFO 306的数据经由旁路多路复用器304输出到输出多路复用器310，以及应随后将来自上下文FIFO306的哪些数据经由旁路多路复用器304输出到输出多路复用器310。“与”门312连接到上下文FIFO 306中的寄存器。“与”门312中的每个从上下文FIFO 306中的每个相应寄存器接收有效标志和旁路标志。当输入旁路标志和有效标志为“1”时，即，当寄存器中的数据是有效的，并且寄存器中的数据是明文数据时，“与”门312的输出将为“1”。优先编码器308可以接着设置head_ptr值以指示具有有效旁路数据的最高编号寄存器。这将使得旁路多路复用器304选择并输出来自上下文FIFO 306中所指示的寄存器的数据。还将head_ptr值提供到上下文FIFO 306的clr_ptr输入。上下文FIFO 306的clr_valid输入还接收clear_en标志，所述clear_en标志指示待清除由head_ptr指示的寄存器，因为数据将从IEE输出，所以随着所述寄存器已自IEE写入，继续向前需要忽略所述寄存器。因此，将由head_ptr指示的寄存器中的有效指针设置为无效的。优先编码器308还产生指示head_ptr是有效的id_valid标志，即，上下文FIFO 306中存在至少一个值准备好输出。
“与”门314从最后一个寄存器接收旁路标志和有效标志。当旁路标志是无效的并且数据是有效的时，即，当AES数据是最后一个级中的有效数据时，“与”门314用有效标志对反向旁路标志进行“与”运算，因此“与”门314的输出为“1”。
“与”门316产生clear_en标志。“与”门从优先编码器308接收id_valid和“与”门314的输出作为输入。当“与”门314的输出为“0”并且id_valid为“1”时，即，当AES数据是无效的时，并且当id_valid标志指示head_ptr是有效的时，“与”门316的输出为“1”。在此情况下，应清除由head_ptr指示的寄存器中的数据。
“或”门318产生控制输出多路复用器310的AES有效标志。当AES有效标志指示有效数据时，输出多路复用器310接着在第一输入处选择并输出从AES管线302接收的数据和来自上下文FIFO 306中的最后一个寄存器的所述数据相关联的地址、旁路和有效数据。如果AES有效标志不指示有效数据，那么输出多路复用器310选择并输出在第二输入处接收的来自旁路多路复用器304的输出的数据。“或”门接收id_valid标志和“与”门314的输出作为输入。当AES数据基于上下文FIFO 306的最后一个寄存器中的旁路标志和有效标志而指示为有效的时，或当id_valid是无效的时，AES有效标志将是有效的。输出多路复用器310提供IEE 300的输出，所述输出包括旁路标志346、有效标志340、地址340和数据338，其中数据338是明文数据。
已经描述各种实施例，其考虑到当恰当条件出现时，明文数据绕过IEE中的加密数据。如上文所描述，数据在每个时钟循环进入管线(如果存在超过一个)中的一个，并且数据在每个时钟循环从管线中出来。本文所描述的实施例防止IEE中的停止和碰撞。如所描述，使管线中的每个具有与最长管线相等的长度。当较长管线(即，解密管线)不具有待输出的有效数据时，可以改为输出来自较短管线的数据，由此绕过其它各种管线中的数据，并且最小化通过管线的明文数据的时延。
本文所公开的IEE可以为控制读取来自存储器的数据的存储器控制器的一部分。对正读取的数据进行加密并且将其存储于存储器的事实将对终端用户透明，同时存储器控制器解密加密数据，并且将明文数据呈现给用户。此外，还可以针对将数据写入到DDR存储器执行此处理，其中明文数据可以在加密管线中加密数据之前写入到存储器。
尽管上文所描述的实施例使用加密/解密处理，但所述实施例可以应用于在不同数据管线上操作的任何类型的并行处理管线。举例来说，可以存在具有不同时延的两个不同处理管线，并且在每个时钟循环接收包括数据、标签、有效信号和管线选择信号的信息块。管线选择信号用于将信息块馈送到所选管线中。接着，可以在每个时钟循环(即，如果存在可用的有效数据)从数据处理引擎输出信息块，其中当存在可用的有效数据时，所述信息块来自较长管线。否则，如果存在可用的有效数据，那么信息块来自较短管线。
本领域的技术人员应了解，本文中的任何框图表示体现本发明的原理的说明性电路系统的概念视图。
尽管已特定参考各种示例性实施例的特定示例性方面详细地描述各种示例性实施例，但应理解，本发明能够容许其它实施例，且能够容许在各种显而易见的方面修改本发明的细节。因此，上述公开内容、描述和图式仅用于说明目的并且不以任何方式限制本发明，本发明的范围仅由权利要求书限定。因此，前述公开内容、描述和图式仅出于说明性目的并且不以任何方式限制本发明，本发明仅由权利要求书限定。

Claims (10)

1.一种被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，其特征在于，包括：
第一数据管线，所述第一数据管线被配置成：
接收为加密数据的数据、所述加密数据的次序标签和第一有效性标志；
解密来自所述存储器的所述加密数据；并且
输出解密明文数据；
第二数据管线，所述第二数据管线被配置成接收为明文数据的数据、所述数据的次序标签和第二有效性标志，其中所述第二数据管线包括缓冲器，使所述第二数据管线具有与所述第一数据管线相同的长度；
输出多路复用器，所述输出多路复用器被配置成选择并输出来自所述第一管线或所述第二管线的数据；以及
控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器，其中所述控制逻辑被配置成在所述第一管线不具有可用的有效输出解密明文数据时，输出来自所述第二管线的有效数据。
2.根据权利要求1所述的内嵌加密引擎，其特征在于，另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述加密数据的区来将密码编译密钥提供到所述第一管线。
3.根据权利要求1所述的内嵌加密引擎，其特征在于，另外包括第三管线，所述第三管线包括缓冲器，使所述第三数据管线具有与所述第一数据管线相同的长度，并且所述第三管线被配置成：
接收为加密数据的数据、所述数据的次序标签和第三有效性标志；
解密来自所述存储器的所述加密数据；并且
输出解密明文数据，
其中输出多路复用器被配置成选择并输出来自所述第一管线、所述第二管线或所述第三管线的数据。
4.根据权利要求1所述的内嵌加密引擎，其特征在于，另外包括：
连接到所述内嵌加密引擎的输入的存储器接口；以及
连接到所述内嵌加密引擎的所述输出的重新排序缓冲器，其中所述次序标签识别输出数据的乱序块。
5.一种被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，其特征在于，包括：
先进先出缓冲器(FIFO)，所述先进先出缓冲器(FIFO)被配置成接收从所述存储器读取的所述数据、与所述数据相关联的有效性标志、所述数据的地址和与所述数据相关联的旁路标志，其中所述旁路标志指示所述数据是明文数据或加密数据；
密码编译管线，所述密码编译管线被配置成：
接收从所述存储器读取的所述数据；并且
对来自所述存储器的数据执行密码编译函数；
连接到所述FIFO的每个级的旁路多路复用器，所述旁路多路复用器被配置成基于级指针，从所述FIFO的所选级输出所述数据以及与所述数据相关联的所述有效性标志、旁路标志和地址；
输出多路复用器，所述输出多路复用器被配置成基于第一控制信号，选择并输出来自所述旁路多路复用器或所述密码编译管线的数据；以及
控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器和所述旁路多路复用器，并且产生所述级指针和所述第一控制信号。
6.根据权利要求5所述的内嵌加密引擎，其特征在于，另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述数据的所述区来产生与所述数据相关联的所述旁路信号。
7.根据权利要求5所述的内嵌加密引擎，其特征在于，控制逻辑包括优先编码器，所述优先编码器被配置成：
基于来自所述FIFO的每个级的所述旁路标志和有效性标志来接收输入；并且
产生所述级指针，其中所述级指针指示所述FIFO的具有可用于输出的所接收有效输入数据的所述级。
8.一种被配置成处理从存储器读取的数据的存储器控制器中的内嵌加密引擎，其特征在于，包括：
具有输出寄存器的先进先出缓冲器(FIFO)，所述先进先出缓冲器(FIFO)被配置成接收从所述存储器读取的所述数据、与所述数据相关联的有效性标志、所述数据的地址和与所述数据相关联的旁路标志，其中
所述旁路标志指示所述数据是明文数据或加密数据，
所述FIFO的每个级包括：
寄存器；
连接到所述寄存器的密码编译逻辑；以及
多路复用器，所述多路复用器产生所述级的所述输出，并且
接收来自所述寄存器和所述密码编译逻辑的输入，其中所述输出是基于所述旁路标志而选择；
连接到所述FIFO的每个级的旁路多路复用器，所述旁路多路复用器被配置成基于级指针，从所述FIFO的所选级输出所述数据以及与所述数据相关联的所述有效性标志、旁路标志和地址；
输出多路复用器，所述输出多路复用器被配置成基于第一控制信号，选择并输出来自所述旁路多路复用器或所述FIFO的数据；以及
控制逻辑，所述控制逻辑被配置成控制所述输出多路复用器和所述旁路多路复用器，并且产生所述级指针和所述第一控制信号。
9.根据权利要求8所述的内嵌加密引擎，其特征在于，另外包括密钥存储和区上下文逻辑，所述密钥存储和区上下文逻辑被配置成基于所述存储器的存储所述数据的所述区来产生与所述数据相关联的所述旁路信号。
10.根据权利要求8所述的内嵌加密引擎，其特征在于，所述级指针指示所述FIFO的可用于输出的最早所接收有效输入数据的所述级。
CN202310093693.2A 2022-01-25 2023-01-19 快速数据超过慢速数据的处理管线 Pending CN116502288A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/584,001 2022-01-25
US17/584,001 US11640360B1 (en) 2022-01-25 2022-01-25 Processing pipeline where fast data passes slow data

Publications (1)

Publication Number Publication Date
CN116502288A true CN116502288A (zh) 2023-07-28

Family

ID=85018921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310093693.2A Pending CN116502288A (zh) 2022-01-25 2023-01-19 快速数据超过慢速数据的处理管线

Country Status (3)

Country Link
US (1) US11640360B1 (zh)
EP (1) EP4216096B1 (zh)
CN (1) CN116502288A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844830A (en) 1996-08-07 1998-12-01 Sun Microsystems, Inc. Executing computer instrucrions by circuits having different latencies
US8125489B1 (en) 2006-09-18 2012-02-28 Nvidia Corporation Processing pipeline with latency bypass
US8234824B2 (en) 2008-06-27 2012-08-07 Sunpower Corporation Photovoltaic module with removable wind deflector
US20110154061A1 (en) * 2009-12-21 2011-06-23 Babu Chilukuri Data secure memory/storage control
US9954681B2 (en) * 2015-06-10 2018-04-24 Nxp Usa, Inc. Systems and methods for data encryption
US9893881B2 (en) * 2015-06-29 2018-02-13 Intel Corporation Efficient sharing of hardware encryption pipeline for multiple security solutions
US10108397B2 (en) 2015-08-25 2018-10-23 Samsung Electronics Co., Ltd. Fast close path solution for a three-path fused multiply-add design
US10956168B2 (en) 2019-03-08 2021-03-23 International Business Machines Corporation Post completion execution in an out-of-order processor design
US11575504B2 (en) * 2019-06-29 2023-02-07 Intel Corporation Cryptographic computing engine for memory load and store units of a microarchitecture pipeline

Also Published As

Publication number Publication date
EP4216096B1 (en) 2024-09-11
EP4216096A1 (en) 2023-07-26
US11640360B1 (en) 2023-05-02

Similar Documents

Publication Publication Date Title
KR100583635B1 (ko) 다수의 동작 모드들을 지원하는 암호화 장치
EP2186250B1 (en) Method and apparatus for hardware-accelerated encryption/decryption
US8355499B2 (en) Parallel encryption/decryption
US7885404B2 (en) Cryptographic systems and methods supporting multiple modes
EP2356771B1 (en) Low latency block cipher
US20110255689A1 (en) Multiple-mode cryptographic module usable with memory controllers
US12010209B2 (en) Memory-efficient hardware cryptographic engine
US20210006391A1 (en) Data processing method, circuit, terminal device and storage medium
US10164770B1 (en) Pipelined data cryptography device and method
CN111832051B (zh) 一种基于fpga的对称加解密方法及系统
EP4083842A1 (en) Inline encryption/decryption for a memory controller
US20060047975A1 (en) Data encryption interface for reducing encrypt latency impact on standard traffic
US7403615B2 (en) Methods and apparatus for accelerating ARC4 processing
CN112416243A (zh) 用于执行安全命令的存储器装置及方法
JP2005122745A (ja) 対称型マルチプロセッサを持つ電子機器におけるデータの暗号化
WO2002101982A1 (en) Cryptographic apparatus and method with multiple port memory
CN116502288A (zh) 快速数据超过慢速数据的处理管线
US11886624B2 (en) Crypto device, integrated circuit and computing device having the same, and writing method thereof
KR102393958B1 (ko) 암호화 알고리즘이 적용된 시스템에서의 데이터 처리 방법
Zigiotto et al. A low-cost FPGA implementation of the Advanced Encryption Standard algorithm
CN113449311B (zh) 数据解密系统及数据解密方法
EP1460797B1 (en) Secure access and processing of an encryption/decryption key
US20240160752A1 (en) Apparatus for Cryptographic Operations on Information and Associated Methods
CN117290897A (zh) 加解密电路、处理系统及电子设备
WO2024006085A1 (en) Data encryption suitable for use in systems with processing-in-memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication