CN116488970A - 一种高速光通信系统均衡方法 - Google Patents

Abstract

本发明提供了一种高速光通信系统均衡方法，该方法基于Volterra级数构建神经网络均衡器，采用互相关学习增强联合神经网络，将线性和非线性补偿结合，使网络不再需要额外的线性补偿模块，增强网络整体的补偿能力；通过额外的增强互相关学习层,使神经网络能够更好地学习到输入信号的二阶以及三阶互相关项，加强了神经网络对系统非线性的补偿能力；通过高阶全连接层,从低阶自相关输入信号中学习输入信号的高阶互相关项；同时在网络中权重的密集处使用了聚类算法，降低了网络复杂程度。

Description

一种高速光通信系统均衡方法

技术领域

本发明涉及光通信领域，特别是具有较严重线性和非线性失真的高速光纤通信系统。

背景技术

5G时代数据流量的飞速增长，对系统通信容量提出了更高的要求。但是在高速光通信系统中，随着信号速率的增加，由器件引起的符号间干扰带来了破坏性失真，限制了信号速率和传输距离的增加。为了提高通信系统的传输速率以及保证信息的可靠传输，在接收端需要使用均衡器对系统中的线性和非线性失真进行补偿。同时，均衡器还涉及到一个复杂度的限制，复杂度过高的均衡器在实际应用中难以实现。在设计均衡器的时候要综合考虑其性能和复杂度。Volterra均衡器是一种常见的解决方案，它是一种根据Volterra级数制作出的均衡器，用于补偿系统中的线性和非线性失真，但是该均衡器有一个最为明显的缺点，它的复杂度会随着阶数呈几何倍数上升，因此一般Volterra均衡器就到三阶，面对更高速率的光通信系统难以进行有效地均衡。近年来随着机器学习和神经网络的发展，也开始逐渐应用于均衡器当中，但是大部分基于神经网络的均衡器都有着高复杂度的缺点，传统的多层全连接神经网络已经被证实虽然复杂度很高，但是其实际上并不能实现效果较好的学习效果。

本发明主要是根据Volterra级数设计一种适用于高速光通信的低复杂度神经网络的均衡器，来替代传统的Volterra均衡器在不增加复杂度的情况下去实现更高速率的信息传输。提出的神经网络均衡器是以Volterra级数为基础，设计其输入输出端口以及神经网络的层数。提出了一个额外的增强互相关学习层，同时该神经网络均衡器中包含的高阶全连接层，通过将低阶自相关信号汇合经过非线性激活函数处理学习更高阶的信号互相关项，加强了这个网络的非线性均衡能力，使得该神经网络更加契合Volterra级数，以实现更好的均衡效果。

发明内容

本发明提供了基于互相关学习增强联合神经网络的均衡器，布置于接收端，用于补偿系统中的线性和非线性失真，来以更低的复杂度实现更高速率的信息传输。

所述均衡器在实现上基于互相关学习增强联合神经网络。

在数学模型上，所述互相关学习增强联合神经网络建模主要依据Volterra级数，其数学模型为：

φ_i＝{l₁，l₂，...，l_i|1≤l₁，l₂，...，l_i≤L₃}其中公式第一行的一阶项为一阶线性神经网络的输出结果，第二行中二阶和三阶互相关项由增强互相关学习层输出，第三行中的二阶三阶自相关项以及第四行的部分高阶互相关项由互相关学习增强神经网络中的高阶全连接层输出。公式中δ(·)和wω(·)分别代表由神经网络自主学习确定的狄拉克函数和权值。

在实现结构上，所述基于互相关学习增强联合神经网络是一种将一阶线性神经网络和互相关学习增强神经网络结合的联合神经网络结构。

其中，所述互相关学习增强联合神经网络的一阶线性神经网络包括一阶线性输入层，线性层，线性输出层：

一阶线性输入层从数据集中采取指定长度的一阶自相关信号传输到线性层之中；

线性层对传输过的一阶自相关信号进行线性运算，以补偿系统中的线性失真；

线性输出层将线性层的输出结果传递给所述互相关学习增强联合神经网络的输出端，与互相关学习增强神经网络的学习结果线性相加进行输出；同时，线性输出层还将输出信号进行线性求和处理后传递到互相关学习增强神经网络的三阶自相关输入层作为输入信号。

其中，所述互相关学习增强联合神经网络的互相关学习增强神经网络包括三阶自相关输入层，增强互相关学习层，高阶全连接层和输出层：

三阶自相关输入层与一阶线性神经网络相连，采取指定长度的输出信号，对采集的输入信号进行平方，三次自相关处理，以同时得到信号的一二三阶自相关项，同时对目标信号进行稀疏降维编码处理，使整体系统更加契合后续增强互相关学习，提高系统性能。

增强互相关学习层基于简化因式分解机，其数学模型如下：

该模型包含了二阶互相关项，模型涉及复杂度为n²，通过完全平方可以降低它的计算复杂度，简化过程如下

经此处理，复杂度由n²降低为了k*n，其中k是一个自定义的随机参数，可以根据需要改变。但是仅进行此优化步骤并不能用于高速光通信系统中的均衡，随着传输速率提高，二阶Volterra均衡器已不能有效的进行补偿。因此对互相关学习进行进一步改进，假设输入为a,b,c三项，经过上述二阶互相关学习后输出y_cross应为一个k列的矩阵如下：

y_cross1＝[k₁₁(ab+ac+bc)，k₁₂(ab+ac+bc)，k₁₃(ab+ac+bc)，k₁₄(ab+ac+bc)]

通过将y_cross1与一个输入项的随机集合做矩阵内元素相乘即可得到三阶的互相关项，如下：

y_crosss＝y_cross1*[k₂₁(a+b+c)，k₂₂(a+b+c)，k₂₃(a+b+c)，k₂₄(a+b+c)]

其中的(ab+ac+bc)*(a+b+c)即可得出volterra三阶项中除自相关项的所有项。k₂是与k₁同维的随机矩阵。

高阶全连接层是一个双层全连接网络结构，该层主要用于补全上述增强互相关学习层中缺少的一阶项以及二阶三阶中的自相关项。通过将低阶自相关信号汇合经过非线性激活函数处理，可以自主的学习部分更高阶Volterra级数，进一步提高网络整体的均衡能力。

高阶全连接层中使用聚类算法如对权重密集处进行聚类处理，其过程如下：

将所有权重输出为一个集合表示为：

W＝[w₁，w₂，...，w_n]

从集合W中随机选取一个点作为初始的聚类中心C，接着计算W中其他权值与该中心C的距离记为D，然后计算每个权值被选为下一个聚类中心的概率，最后选择最大概率值所对应的样本点作为下一个中心点，重复以上步骤直至选出了指定数量的中心点为止。其中计算概率时数学模型如下：

输出层数学模型如下：

y＝Softmax(y_cross+yDNN)

其中y_cross和y_DNN分别为增强互相关学习层和全连接层的输出结果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分。本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的限制。

在附图中：

图1为本发明中互相关学习增强联合神经网络总体模型示意图；

图2为本发明中互相关学习增强神经网络模型示意图；

图3为本发明与传统Volterra均衡器以及全连接神经网络的误码率对比图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方法进行清楚、完整地描述。这些实施方式只是示例性的，不是对本发明的限制。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的具体实施方式进行说明。

实施例1:

基于互相关学习增强联合神经网络的均衡器方法网络模型如图1所示，分为一阶线性神经网络和互相关学习增强神经网络两部分，其中图1中“增强互相关学习”部分是互相关学习增强神经网络，具体模型如图2所示。

输入层是该模型，两部分神经网络从输入数据中分别采取各自长度的输入序列后进行学习，同时一阶线性神经网络还要将结果进行降维处理后发送给互相关学习增强神经网络的输入端，需要对目标序列target先进行稀疏降维编码，将目标信号转换为类别型特征进行学习，以本发明中一个实例说明，如表1所示，将PAM4信号通过稀疏降维编码转换为了长度为4位的二进制序列，方便神经网络进行特征学习。

表1PAM4经过稀疏降维编码处理后的结果

最后整体输出

y_inal＝y_LP+y_NLP

一阶线性神经网络为单层全连接神经网络，使用的是如下式的线性激活函数,该网络的目的为补偿系统中的线性失真。

y_Linear＝x

图2为联合神经网络中的互相关学习增强神经网络部分，主要包含三阶自相关输入层，增强互相关学习层，高阶全连接层，输出层。

其中三阶自相关输入层的输入信号是图1中的L_NLP段的信号的平方和三次自相关处理，表示为：

Input＝[x(t-L)，...，x(t+L)，x(t-L)²，...，x(t+L)²，...，x(t-L)³，...，x(t+L)³]

实施例2：

增强互相关学习层只采用了输入层中的一阶项，随后在增强互相关学习网络中进行二阶三阶互相关的学习，第一步二阶互相关利用了完全平方降低复杂度，其数学模型如下：

其中k为一个自定义参数，实验证明可以通过调整k来改变网络的整体性能。为了便于理解我们假设输入为a,b,c三项假设输入为a,b,c三项，经过上述二阶互相关学习后输出y_cross应为一个k列的矩阵如下：

y_cross1＝[k₁₁(ab+ac+bc)，k₁₂(ab+ac+bc)，k₁₃(ab+ac+bc)，k₁₄(ab+ac+bc)]

通过将y_cross1与一个输入项的随机集合做矩阵内元素相乘即可得到三阶互相关项，如下：

Y_crosss＝y_cross1*[k₂₁(a+b+c),k₂₂(a+b+c),k₂₃(a+b+c)，k₂₄(a+b+c)]

其中的(ab+ac+bc)*(a+b+c)即可得出volterra三阶项中除自相关项的所有项。k₂是与k₁同维的随机矩阵。综上增强互相关学习层就有了信号三阶互相关的学习能力，这个能力会随着k值得增加而提高，同样的也会与该层神经元数量相关联。

互相关学习增强神经网络中的高阶全连接层采用的是双层全连接结构，主要目的是为了补齐特征交叉层中缺失的信号自相关项，同时实验证明通过非线性激活函数，该网络结构也能学习到部分高阶互相关项，利于补偿高速光通信系统中难以解决的高阶非线性失真问题。本发明在输入层与全连接层的连接处使用了聚类算法，将所有权重输出为一个集合表示为：

W＝[w₁，w₂，...，w_n]

从集合W中随机选取一个点作为初始的聚类中心C，接着计算W中其他权值与该中心C的距离记为D，然后计算每个权值被选为下一个聚类中心的概率，最后选择最大概率值所对应的样本点作为下一个中心点，重复以上步骤直至选出了指定数量的中心点为止。其中计算概率时数学模型如下

通过聚类来降低该层的复杂度，原理如下：

当两个权重相近时可以近似看做：

w_ix_i+w_jx_i≈w′_i(x_i+x_j)

通过聚类处理，将w_i与w_j统一看作了w_k此时上式就可以看做等式成立。

高阶全连接层和增强互相关学习层激活至输出层的激活函数均采用了Softmax函数，其表达式如下：

然后采用了argmax函数目的为了符合表1中稀疏降维编码原理，只输出一位有效数字。

实施例3：

目前随着5G时代数据流量的飞速增长，对系统通信容量提出了更高的要求，在这种大带宽高速率的需求条件下，基于强度调制直接检测(IM/DD)的脉冲调幅(PAM-4,PAM-8)系统由于结构简单，功耗低收到了高度的重视。但是随着速率和传输距离的增加，信道中产生的非线性和线性失真严重影响了系统的性能，因此如何有效地补偿失真是一个很关键的问题。

本发明应用过程中为了评估补偿性能搭建了一套120Gbps高速PAM4通信系统进行。该系统实现的是120Gbps速率下5km的PAM4信号传输，在接收端采集了20万长度的接收信号并使用本发明进行系统中的线性和非线性失真补偿，为了评估本发明的性能与复杂度，使用了常见的三阶volterra均衡器以及传统全连接神经网络进行对照实验。其中性能的好坏以误码率形式进行呈现，复杂度比较则以单轮内使用乘法次数进行比较，误码率具体结果如图3所示，图中net表示的是本发明中的神经网络，括号内代表着输入，隐藏，输出层神经元数量；DDLMS，LE和volterra分别代表标准的三种均衡方法，DNN表示传统的全连接神经网络。图中标注了0.0038误码率(7％HD-FEC阈值)，图中可以看到，本发明的几种网络分别位于最下面三条线，且效果明显好于传统的三阶volterra均衡器。

Claims (7)

1.一种高速光通信系统均衡方法，其特征在于，基于互相关学习增强联合神经网络实现。

2.根据权利要求1所述的互相关学习增强联合神经网络，其特征在于，包括：

一阶线性神经网络，包括线性输入层，线性层，线性输出层，用于补偿系统中的线性失真，将补偿后的信号输入到互相关学习增强神经网络；

互相关学习增强神经网络，用于学习信号的互相关信息，补偿系统中的非线性失真。

3.根据权利要求2所述的互相关学习增强神经网络，其特征在于，包括：

三阶自相关输入层，用于读取一阶线性神经网络的输出结果，处理后输出，使数据便于增强互相关学习；

增强互相关学习层，通过对一阶信号进行运算，学习出高阶互相关信号；

高阶全连接层，处理各阶信号，补全增强互相关学习层可能会缺失的低阶自相关项，同时利用聚类进行降复杂度处理；

输出层，将线性网络和非线性网络结果汇合，预测每电平信号输出的概率，输出概率最高的一项作为结果。

4.根据权利要求3所述的高阶自相关输入层，其特征在于，与一阶线性神经网络相连接，读取一阶线性神经网络的输出结果并采取指定长度的信号序列，对采集的输入信号进行平方，三次自相关处理，以同时得到信号的一二三阶自相关项，同时对目标信号进行稀疏降维编码处理，使整体系统更加契合后续增强互相关学习，提高系统性能。

5.根据权利要求3所述的增强互相关学习层，其特征在于，同过使用完全平方数学公式对原始信号进行简化版的二阶互相关运算求解；同时将原始信号进行随机求和处理，与求解出的二阶互相关信号再次进行互相关运算学习挖掘更深层次的大部分三阶互相关项；其中缺失的部分三阶自相关项由所述的高阶全连接层进行补全。

6.根据权利要求3所述的高阶全连接层，其特征在于，通过非线性激活函数对输入信号的一阶二阶三阶自相关项进行非线性处理，自相关项汇合通过非线性激活函数处理形成更高阶的互相关项，在补全增强互相关学习层中缺少的低阶自相关项同时提高系统的性能；在权重最密集的输入层与第一个隐藏层之间，使用聚类算法以降低该网络的复杂度。

7.一种电子设备，其特征在于，包括处理器、存储器、通信接口和通信总线，其中：

处理器，用于执行存储器上所存放的程序，实现权利要求1-6任一所述的方法步骤；

存储器，用于存放计算机程序和数据；

通信接口，用于电子设备与外部的通信；

通信总线：用于处理器、存储器和通信接口相互间的通信。