CN116456771A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN116456771A
CN116456771A CN202310479141.5A CN202310479141A CN116456771A CN 116456771 A CN116456771 A CN 116456771A CN 202310479141 A CN202310479141 A CN 202310479141A CN 116456771 A CN116456771 A CN 116456771A
Authority
CN
China
Prior art keywords
lines
line
data signal
pixel units
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310479141.5A
Other languages
English (en)
Inventor
刘国冬
李长清
张露
张金方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Hefei Visionox Technology Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd, Hefei Visionox Technology Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202310479141.5A priority Critical patent/CN116456771A/zh
Publication of CN116456771A publication Critical patent/CN116456771A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种显示面板和显示装置。显示面板包括显示区、衬底基板、位于衬底基板上且位于显示区的呈阵列排布的多个像素单元、多条数据信号线和多条扇出线。多条数据信号线沿第一方向延伸且沿第二方向排列，至少部分数据信号线与扇出线连接，每条扇出线包括沿第一方向延伸的第一连接线，多条扇出线的第一连接线沿第二方向排列，每列像素单元沿第一方向排列，每条第一连接线与至少一列像素单元对应设置，第一方向和第二方向相交。每一像素单元最多对应设置一条第一连接线，从而可以减少像素单元内用于传输数据信号的扇出线的竖向部分的数量，增强显示区的光透过率，进而能够显著提升产品透过率。

Description

显示面板和显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板和显示装置。
背景技术
随着显示技术的发展，显示面板的屏占比越来越大，窄边框技术越来越引起人们的重视。FIAA技术(fanout in AA，扇出线位于显示区)，作为一种新的布局方式，极大程度上压缩了面板下边框。
发明内容
本申请提供一种显示面板和显示装置，以提高产品透光率。
第一方面，本申请实施例提供了一种显示面板，显示面板包括显示区；显示面板包括：衬底基板、位于衬底基板上且位于显示区的呈阵列排布的多个像素单元、多条数据信号线和多条扇出线；
多条数据信号线沿第一方向延伸且沿第二方向排列，至少部分数据信号线与扇出线连接，每条扇出线包括沿第一方向延伸的第一连接线，多条扇出线的第一连接线沿第二方向排列，每列像素单元沿第一方向排列，每条第一连接线与至少一列所述像素单元对应设置，第一方向和第二方向相交。
在其中一些实施例中，多个像素单元包括多个像素单元组，每个像素单元组包括相邻的n列像素单元，每个像素单元组所在区域设置一条第一连接线，其中，n为大于或等于1的整数；
可选的，相邻第一连接线沿第二方向的间距大于或等于像素单元沿第二方向占据的尺寸；
可选的，相邻第一连接线沿第二方向的间距相等。
可选的，每列像素单元连接两条数据信号线。
在其中一些实施例中，第一连接线位于相邻两列像素单元连接的四条数据信号线中的中间两条数据信号线之间；
可选的，相邻两列像素单元连接的四条数据信号线中，中间两条数据信号线沿第二方向的间距小于一列像素单元连接的两条数据信号线沿第二方向的间距。
在其中一些实施例中，显示面板还包括：多条第一走线，第一走线在第一连接线的延伸方向上，与第一连接线间隔设置；
可选的，第一走线接有直流电位；
可选的，第一走线与第一连接线同层设置。
在其中一些实施例中，每条扇出线还包括沿第二方向延伸且与第一连接线连接的第二连接线，第一连接线经第二连接线与数据信号线连接，至少两条扇出线的第二连接线沿第一方向排列，沿第一方向排列且相邻的第二连接线设置于不同行像素单元所在区域；每行像素单元沿第二方向排列；
可选的，沿第一方向排列且相邻的第二连接线沿第一方向的间距大于或等于像素单元沿第一方向占据的尺寸；
可选的，沿第一方向排列且相邻的第二连接线沿第一方向的间距相等；
可选的，显示面板还包括：多条第二走线，第二走线在第二连接线的延伸方向上，与第二连接线间隔设置；
可选的，第二走线接有直流电位；
可选的，第二走线与第二连接线同层设置。
在其中一些实施例中，显示面板还包括：多条沿第一方向延伸且沿第二方向排列的第一直流电位线，
可选的，每列像素单元设置一条第一直流电位线；
可选的，每列像素单元连接的两条数据信号线之间设置一条第一直流电位线；
显示面板还包括：多条沿第二方向延伸且沿第一方向排列的第二直流电位线，第一直流电位线与第二直流电位线电连接且交叉设置；
可选的，每条第二直流电位线与至少一行像素单元对应设置；每行像素单元沿第二方向排列；
可选的，每条扇出线还包括沿第二方向延伸且与第一连接线连接的第二连接线，第一连接线经第二连接线与数据信号线连接，相邻两条第二连接线之间设置至少一条第二直流电位线；
可选的，相邻第一直流电位线沿第二方向的间距相等；
可选的，相邻第二直流电位线沿第二方向的间距相等；
可选的，第一直流电位线与第二直流电位线在交叉位置通过过孔电连接。
在其中一些实施例中，数据信号线、第一连接线、第一直流电位线同层设置，第一连接线和第二连接线异层设置；
第二连接线和第二直流电位线同层设置。
在其中一些实施例中，显示区包括沿第二方向依次排列的第一显示区、第二显示区和第三显示区，第一显示区和第三显示区中的数据信号线与扇出线连接，第一连接线相比于与第一连接线连接的数据信号线靠近第二显示区中间的数据信号线；
可选的，像素单元包括m行k列子像素，m为大于或等于1的整数，k为大于或等于2的整数，其中，列方向平行于第一方向，行方向平行于第二方向。
第二方面，本申请实施例还提供了一种显示装置，包括：驱动芯片和如上述的显示面板，驱动芯片与第一连接线或数据信号线电连接。
在其中一些实施例中，显示区包括透光显示区，至少部分第一连接线位于透光显示区，显示装置还包括：感光元件，感光元件位于背离显示面板的透光显示区的显示面的一侧。
上述显示面板和显示装置，显示面板包括衬底基板、位于衬底基板上且位于显示区的呈阵列排布的多个像素单元、多条数据信号线和多条扇出线。多条数据信号线沿第一方向延伸且沿第二方向排列，至少部分数据信号线与扇出线连接，每条扇出线包括沿第一方向延伸的第一连接线，多条扇出线的第一连接线沿第二方向排列，每列像素单元沿第一方向排列，每条第一连接线与至少一列像素单元对应设置，第一方向和第二方向相交。每一像素单元最多对应设置一条第一连接线，从而可以减少像素单元内用于传输数据信号的扇出线的竖向部分的数量，增强显示区的光透过率，进而能够显著提升产品透过率。
附图说明
图1为一个实施例中显示面板的结构示意图；
图2为一个实施例中显示面板的局部结构示意图；
图3为另一个实施例中显示面板的局部结构示意图；
图4为又一个实施例中显示面板的局部结构示意图；
图5为再一个实施例中显示面板的局部结构示意图；
图6为一个实施例中显示面板的局部具体走线结构示意图；
图7为另一个实施例中显示面板的局部具体走线结构示意图。
附图标记说明：
AA：显示区；NA：非显示区；IC：驱动芯片；S：扇出线；DA：数据信号线；D1：第一方向；D2：第二方向；P1-P8：像素单元；110-119：数据信号线；211-212：第一连接线；221-222：第二连接线；231-233：第一走线；241-244：第二走线；251-252：第一断口；261-264：第二断口；311-314：第一直流电位线；321-322：第二直流电位线；C1-C2：第一过孔；B1-B2：第二过孔；D：第三过孔；虚线框：像素单元的投影边框。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在本申请的描述中，需要理解的是，若有出现这些术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”等，这些术语指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若有出现这些术语“第一”、“第二”，这些术语仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，若有出现术语“多个”，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
需要说明的是，相关FIAA技术中，通常在显示区中至少部分数据信号线对应设置扇出走线，每个像素单元所在区域中布置有两根数据信号线，两根竖向的FIAA走线，FIAA走线即扇出线，竖向的FIAA走线即扇出线的竖向部分，在AA(Active Area，显示区域)区。这种像素布线结构虽然可以实现将显示区下边框的fanout(扇出)布线在水平方向上的范围缩小，减小fanout布线空间，但是像素单元所在区域内的走线数量比较多，对进一步提升产品透过率及高PPI(Pixels Per Inch，像素密度单位)产品是非常不利的。
基于上述技术问题，发明人研究发现，通过调整显示区的扇出走线的排布，可以减少显示面板的显示区中像素单元内的走线，以提高透光率。基于此，发明人进一步研究出本申请实施例的技术方案。
结合图1和图2所示，本申请的实施例提供了一种显示面板，显示面板包括衬底基板、位于衬底基板上且位于显示区AA的呈阵列排布的多个像素单元、多条数据信号线DA和多条扇出线S。
多条数据信号线DA(如图2中的数据信号线110、111、112、113、114、115、116、117、118、119)沿第一方向D1延伸且沿第二方向D2排列，至少部分数据信号线DA与扇出线S连接，每条扇出线S包括沿第一方向D1延伸的第一连接线(如图2中的第一连接线211、212)，多条扇出线S的第一连接线沿第二方向D2排列，每列像素单元沿第一方向D1排列，每条第一连接线与至少一列像素单元对应设置，第一方向D1和第二方向D2相交。
每列像素单元所在区域设置至多一条第一连接线，相当于每列像素单元所在区域对应设置一条第一连接线，或者，不设置第一连接线。不同的第一连接线对应不同的列像素单元。多条扇出线可为显示面板的全部扇出线或部分扇出线。
可以理解的是，本实施例提供的显示面板可以为有机发光二极管(OrganicLight-Emitting Diode，OLED)、Mini LED显示面板或微型发光二极管(Micro LED)显示面板，也可以为其他类型的显示面板，本实施例对此不作限定。显示面板可以为刚性基板，也可以为柔性基板，具体实施时可以根据实际情况选择。显示区域中像素单元的结构可以根据实际情况设计，本实施例对此也不作限定。
显示面板还具有非显示区NA(Non-display Area)，扇出线S用于接收非显示区NA内的驱动芯片(IC，Integrated Circuit)输出的数据信号，并传输数据信号至与其对应连接的数据信号线DA。
多个像素单元(如图2中的像素单元P1-P8)沿显示面板的第一方向D1和第二方向D2阵列排布，示例性的，以图2为例，第一方向D1为列方向，第二方向D2为行方向。每列像素单元中的多个像素单元沿第一方向D1排列，各列像素单元均对应设置有数据信号线。
可选的，每列像素单元沿第一方向D1排列且连接至少两条数据信号线DA。可选的，每列像素单元沿第一方向D1排列且连接两条数据信号线DA。本实施例中，每列像素单元对应连接两条数据信号线。示例性的，如图2所示，像素单元P1和像素单元P5所在一列像素单元对应连接数据信号线111、112；像素单元P2和像素单元P6所在一列像素单元对应连接数据信号线113、114。
其中，像素单元包括m行k列子像素，m为大于或等于1的整数，k为大于或等于2的整数，其中，列方向平行于第一方向，行方向平行于第二方向。m和k的数值可以再实际实施时，结合具体情况设置。各像素单元的m可相等。各像素单元的k可相等。子像素可包括红色子像素R、绿色子像素G、蓝色子像素B。可按照RGBG方式沿行方向重复排列。相邻两行子像素可以正对或错位两个子像素设置。还可以采用其他像素排布方式，例如可按照RGB方式沿行方向重复排列。
图2示例性的画出一个像素单元包括两个子像素的情况，如像素单元P1可包括红色子像素R和绿色子像素G，像素单元P2可包括蓝色子像素B和绿色子像素G。
扇出线S为FIAA走线，多条扇出线S的第一连接线沿第一方向D1延伸、沿第二方向D2间隔排布。
由于每列像素单元所在区域设置至多一条第一连接线，因此每个像素单元最多经过一条第一连接线。第一连接线的数量不需要限定，具体可以在实际实施时，结合设计规格需求设置。
示例性的，图2可为图1中A区域的一种局部放大示意图，在该实施例中，以每2列像素单元所在区域设置一条第一连接线为例进行说明。其余设置扇出线的区域的结构与A区域的结构相同或相似。
图2所示的局部结构中，A区域中的像素单元P1-P8(图示虚线框表示像素单元的投影边框)。每列像素单元对应设置两条数据信号线，各列像素单元从左至右依次对应连接数据信号线111和数据信号线112、数据信号线113和数据信号线114、数据信号线115和数据信号线116、数据信号线117和数据信号线118。
上述显示面板，显示面板包括衬底基板、位于衬底基板上且位于显示区AA的呈阵列排布的多个像素单元、多条数据信号线DA和多条扇出线S。多条数据信号线DA沿第一方向D1延伸且沿第二方向D2排列，至少部分数据信号线DA与扇出线S连接，每条扇出线S包括沿第一方向D1延伸的第一连接线，多条扇出线S的第一连接线沿第二方向D2排列，每列像素单元沿第一方向D1排列，每条第一连接线与至少一列像素单元对应设置，第一方向D1和第二方向D2相交。每一像素单元最多对应设置一条第一连接线，从而可以减少像素单元内用于传输数据信号的扇出走线的竖向部分的数量，增强显示区的光透过率，进而能够有效提升产品透过率及对应高PPI产品，同时对制程良率的提升有一定改善效果。
在一些实施例中，多个像素单元包括多个像素单元组，每个像素单元组包括相邻的n列像素单元，每组像素单元所在区域设置一条第一连接线，其中，n为大于或等于1的整数。不同的第一连接线对应不同的像素单元组。可选的，n为大于或等于2的整数。可选的，每n列像素单元划分为一组，每组像素单元对应设置一条第一连接线。每n列像素单元中可插入一条第一连接线。
可选的，各像素单元组的n可相等或不等。多个像素单元组相邻，且各像素单元组在衬底基板上的正投影不交叠。每组像素单元所在区域设置的一条第一连接线的位置可以位于中间或一侧，可根据需要进行设置。
其中，n的值可以在实际实施时，结合具体的设计规格需求(如分辨率、像素单元大小、边框等规格)灵活调整得到。例如，边框沿第二方向D2的尺寸较大时，可以将n设置的较大些，这样能够尽可能的减少像素区内的走线数量，进而实现更高PPI(如PPI＞500)产品的设计。边框沿第二方向D2的尺寸很小时，可以将n设置的较小，以实现fanout布线空间的最小化。显示面板的分辨率越大，n可越大。单个像素单元沿第二方向D2的尺寸越小，n可越大。
上述图2所示实施例中，是以n为2时的像素单元的布线结构为例，每个像素单元组包括相邻的2列像素单元，每相邻2列像素单元所在区域设置一条第一连接线。每条第一连接线与其对应的两列像素单元的位置可以根据实际情况设置。图2所示的实施例中，示例性的，每2列像素单元设置一条第一连接线(如211、212)，第一连接线211设置于第1列像素单元和第2列像素单元所在第一像素单元组内，第一连接线212设置于第3列像素单元和第4列像素单元所在第二像素单元组内。与相关技术相比，本实施例在两列像素单元所在区域的第一连接线就可以减少3条，明显减少了像素单元内的走线数量。
在实际实施时，n还可以更大或者更小，可以理解，当n取值更大时，在第一方向D1上，更多列像素单元所在区域才设置一条第一连接线，当n取值更小时，如n取1时，如图3所示，图3可为图1中A区域的另一种局部放大示意图，对应每列像素单元所在区域设置一条第一连接线，如第一连接线211的位置对应第1列像素单元所在区域，第一连接线212的位置对应第2列像素单元所在区域，从而在第一方向D1上，每列像素单元对应设置一条第一连接线。
本实施例中，通过对第一连接线的数量进行灵活调整，可以同时兼顾产品的透过率和窄边框，在满足设计规格需求的基础上，提升产品品质。
在一些实施例中，相邻第一连接线沿第二方向D2的间距大于或等于像素单元沿第二方向D2占据的尺寸。相邻第一连接线沿第二方向D2的间距可为像素单元沿第二方向D2占据的尺寸的n倍。每条第一连接线可与n列像素单元对应设置。相邻第一连接线之间可设置n列像素单元。
在第二方向D2上，在设计第一连接线时，使相邻的两条第一连接线之间的间距大于或等于像素单元沿第二方向D2所占据的尺寸，可以减少像素单元内第一连接线的数量，有利于提高透过率。
在一些实施例中，相邻第一连接线沿第二方向D2的间距相等，相当于等间隔排布。显示区AA可包括沿第二方向D2依次排列的第一显示区AA1、第二显示区AA2和第三显示区AA3。与第一显示区AA1的数据信号线连接的第一连接线沿第二方向D2的间距相等，相当于等间隔排布。与第三显示区AA3的数据信号线连接的第一连接线沿第二方向D2的间距相等，相当于等间隔排布。
可以理解，第一连接线沿第二方向D2等间隔排布时，第一连接线在显示区的排布更为均匀，从而可以提高显示效果。例如图3所示，在第二方向D2上，各条第一连接线之间的间距均相等，且等于每个像素单元沿第二方向D2所占据的尺寸，由此可以保证第一连接线排布的均匀性。
在实际实施时，第一连接线的具体位置可以结合实际设计情况设置。在一些实施例中，第一连接线位于相邻两列像素单元连接的四条数据信号线中的中间两条数据信号线之间。
参见图2所示的实施例，相邻的第1列像素单元和第2列像素单元连接的四条数据信号线中的中间两条数据信号线，分别为数据信号线112和数据信号线113，第一连接线211设置于数据信号线112和数据信号线113之间。第3列像素单元和第4列像素单元连接的四条数据信号线中的中间两条数据信号线为数据信号线116和数据信号线117，第一连接线212设置于数据信号线116和数据信号线117的之间。
可选的，第一连接线还可以设置在相邻两列像素单元所在区域之间的间隙区域，从而可以尽可能地减少第一连接线经过各像素单元时所占据的区域。
在一个实施例中，相邻两列像素单元连接的四条数据信号线中，中间两条数据信号线沿第二方向D2的间距小于一列像素单元连接的两条数据信号线沿第二方向D2的间距。
由于像素单元内的元器件多为镜像分布，因此在排布各列像素单元连接的两条数据信号线时，可以使各列像素单元对应的两条数据信号线在行方向上分别靠近像素单元的左右两侧设置，同时使相邻的两列像素单元的两条相邻数据信号线之间的距离，小于这两列像素单元连接的两条数据信号线之间的距离，以最大限度的节省像素单元内的布局空间。
示例性地，请参照图2和3，第1列像素单元连接的两条数据信号线分别是数据信号线111和数据信号线112，在行方向上，数据信号线111和数据信号线112分别设置在第1列像素单元的左右两侧。第2列像素单元连接的两条数据信号线分别是数据信号线113和数据信号线114，数据信号线113和数据信号线114分别设置在第2列像素单元的左右两侧。在实际实施时，中间的两条数据信号线112和113之间的间距，小于数据信号线111和112之间的间距，同时也小于数据信号线113和114之间的间距。
在一些实施例中，如图4所示，图4可为图1中A区域的另一种局部放大示意图，显示面板还包括多条第一走线(如231、232)，第一走线在第一连接线的延伸方向上，与第一连接线间隔设置。通过设置第一走线可提高显示均一性，改善外观不良(熄屏mura)现象。第一走线与对应的第一连接线可位于同一直线上，即共线。
具体地，第一走线和第一连接线可以通过第一断口间隔设置，如图4所示的实施例中，第一走线231在第一连接线211的延伸方向上，与第一连接线211之间通过第一断口251间隔设置；第一走线232在第一连接线212的延伸方向上，与第一走线232之间通过第一断口252间隔设置。
需要说明的是，在同一条第一连接线的延伸方向上，第一走线的数量为至少一条。图4由于是局部示意图，只示出了有限的像素单元，没有完整的示意出对应其他像素单元的第一走线和第一断口，当同一条第一连接线的延伸方向上只有一条第一走线时，以图4中的第一连接线211为例，其上端依次设置有第一断口251和第一走线231，第一断口251将第一连接线211和第一走线231断开。当第一连接线211的延伸方向上设置有两条第一走线时，第二条第一走线与第一走线231通过另一个第一断口间隔设置。
进一步地，相邻两列第一连接线上的第一断口错位设置，各列上的各个第一断口的具体位置和数量需要结合第一连接线的长度等实际情况进行设置，各列上的第一断口的数量可以相同也可以不相同。
在实际实施时，根据需要，第一走线可以接有直流电位，例如可以是低电位。示例性地，直流电位为ELVSS，第一走线可以用于给像素单元供电。
在一些实施例中，第一走线与第一连接线同层设置。
示例性地，第一连接线和第一走线可以设置在同一导电层，例如可以是第一金属层，第一金属层具体可以为Ti-Al-Ti(钛-铝-钛)金属层。可通过对同一导电层进行图案化处理，得到第一走线与第一连接线，可以简化工艺。
在一些实施例中，每条扇出线还包括与第一连接线连接的第二连接线，第一连接线经第二连接线与数据信号线连接。第二连接线可为直线、折线或曲线等，可根据进行设置。可选的，第二连接线沿第二方向D2延伸。扇出线可为折线。
可选的，至少两条扇出线的第二连接线沿第一方向D1排列，沿第一方向D1排列且相邻的第二连接线设置于不同行像素单元所在区域；每行像素单元沿第二方向D2排列。如图1中，左侧扇出线中的第二连接线(即横向部分)沿第一方向D1排列。右侧扇出线中的第二连接线(即横向部分)沿第一方向D1排列。
本实施例中，每条扇出线中的第二连接线和第一连接线连接，且第二连接线连接对应的数据信号线。从而由各第一连接线接收非显示区NA输出的数据信号，经过对应的第二连接线传输至对应的数据信号线。
以图4和图5所示实施例进行说明，图5可为图1中A区域的另一种局部放大示意图，第一连接线211所在的扇出线还包括第二连接线222，第一连接线211通过第二连接线222与数据信号线111连接。第一连接线211、第一连接线212分别接收非显示区NA输出的数据信号，经过对应的第二连接线222、第二连接线221，传输至对应的数据信号线111、数据信号线110。
本实施例中，沿第一方向D1排列且相邻的第二连接线设置于不同行像素单元所在区域，可以减少经过像素单元的第二连接线的数量。
可选的，多个像素单元包括多个行像素单元组，每个行像素单元组包括q行像素单元，q为大于或等于1的整数。沿第一方向D1排列且相邻的第二连接线设置于不同行像素单元组所在区域。不同的行像素单元组在衬底基板上的正投影不交叠。可选的，q为大于或等于2的整数，以提高透光率。行像素单元组的q可相同或不同。
在一些实施例中，沿第一方向D1排列且相邻的第二连接线沿第一方向D1的间距大于或等于像素单元沿第一方向D1占据的尺寸。如此设置，可以减少像素单元内的第二连接线的数量，有利于提高透光率。
可选的，沿第一方向D1排列且相邻的第二连接线沿第一方向D1的间距可为像素单元沿第一方向D1占据的尺寸的q倍。每条第二连接线可与q行像素单元对应设置。沿第一方向D1排列且相邻的第二连接线之间可设置q行像素单元。
在一些实施例中，沿第一方向D1排列的第二连接线沿第一方向D1的间距相等，相当于等间隔排布。与第一显示区AA1的数据信号线连接的第二连接线沿第一方向D1的间距相等，相当于等间隔排布。与第三显示区AA3的数据信号线连接的第二连接线沿第一方向D1的间距相等，相当于等间隔排布。如此设置，可以使第二连接线的排布更为均匀，从而使显示效果更好。
在一些实施例中，显示面板还包括多条第二走线，第二走线在第二连接线的延伸方向上，与第二连接线间隔设置。通过设置第二走线可提高显示均一性，改善外观不良(熄屏mura)现象。第二走线与对应的第二连接线可位于同一直线上，即共线。
具体地，第二走线和第二连接线可以通过第二断口间隔设置，图4所示实施例中，第二走线243在第二连接线221的右侧延伸方向上，与第二连接线221之间通过第二断口262间隔设置；第二走线244在第二连接线222的右侧延伸方向上，与第二连接线222之间通过第二断口264间隔设置。
可选的，在同一条第二连接线的两个延伸方向，可以分别设置一条第二走线。如图4所示，在第二连接线221的左侧延伸方向上，间隔第二断口261还设置有第二走线241；在第二连接线222的左侧延伸方向上，间隔第二断口263还设置有第二走线242。
在实际实施时，各行上的第二走线的具体位置和数量可以结合第二走线的长度和位置等实际情况进行设置，相邻两行上的第二断口也可以错位设置。
在一些实施例中，第二走线接有直流电位，例如可以是低电位。示例性地，直流电位可以为ELVSS，第二走线可以用于给像素单元供电，以降低线路阻抗，降低功耗。第一走线和第二走线可接有相同的直流电位。
基于上述实施例，用于传输数据信号的各个第一连接线和第二连接线构成FIAA绕线区，接有ELVSS信号的各个第一走线和第二走线构成非FIAA绕线区，非FIAA绕线区的第一走线和第二走线分别设置在列方向和行方向上，第一走线和第二走线电连接且交叉设置，从而在显示区的用于传输ELVSS信号的各走线形成网状。
在一些实施例中，第二走线与第二连接线同层设置。
示例性地，第二连接线和第二走线可以设置在同一导电层，例如可以是第二金属层，第二金属层也可以为Ti-Al-Ti(钛-铝-钛)金属层。可通过对同一导电层进行图案化处理，得到第二走线与第二连接线，可以简化工艺。
第二金属层和第一金属层之间绝缘间隔设置，具体地，第一金属层和第二金属层之间设置有绝缘层，例如为有机绝缘层。第二连接线与对应的第一连接线之间通过贯穿有机绝缘层的过孔连接，如，第二连接线222通过第一过孔C1与第一连接线211连接。第二连接线221通过第一过孔C2与第一连接线212连接。
在一些实施例中，如图6所示，显示面板还包括：多条沿第一方向D1延伸且沿第二方向D2排列的第一直流电位线(如311、312、313、314)。第一直流电位线和第一走线可接有不同的直流电位。
可选的，显示面板还包括：多条沿第二方向D2延伸且沿第一方向D1排列的第二直流电位线(如321、322)，第一直流电位线与第二直流电位线电连接且交叉设置。
第一直流电位线和第二直流电位线接有相同的直流电位，例如可以是高电位，示例性地，第一直流电位线和第二直流电位线均接有直流电位ELVDD，第一直流电位线和第二直流电位线可以用于给像素单元供电，以降低线路阻抗，降低功耗。从而通过设置第一直流电位线、第二直流电位线，使得显示区的ELVDD走线形成网状。
第一直流电位线和第二直流电位线的数量和位置可以结合实际情况设置，在一些实施例中，可选的，每列像素单元设置一条第一直流电位线。可选的，每列像素单元连接的两条数据信号线之间设置一条第一直流电位线，从而每列像素单元只经过一条第一直流电位线，走线数量少，以提高透光率。
可选地，如图6所示，对应每列像素单元设置的第一直流电位线，可以位于每列像素单元所在区域的中间位置，例如位于两列子像素之间，以减小耦合带来的差异性，提高显示效果。
可选的，相邻第一直流电位线沿第二方向D2的间距相等，从而使得显示区内的第一直流电位线的排布更均匀。
在一些实施例中，每条第二直流电位线与至少一行像素单元对应设置。不同的第二直流电位线对应不同的行像素单元。每行像素单元所在区域设置至多一条第二直流电位线；每行像素单元沿第二方向D2排列。相当于每行像素单元所在区域设置一条第二直流电位线，或，不设置第二直流电位线。从而每行像素单元至多经过一条第二直流电位线，走线数量少，以提高透光率。
例如图6和图7所示实施例中，第一行像素单元所在区域经过一条第二直流电位线321、第二行像素单元所在区域经过一条第二直流电位线322，像素单元行方向上的走线数量少，以提高透光率。
在一些实施例中，相邻两条第二连接线之间设置至少一条第二直流电位线，第二直流电位线经过像素单元的具体位置不需要限定，可以根据像素单元内实际走线空间灵活设置。
可选的，相邻第二直流电位线沿第二方向D2的间距相等，从而使得显示区内的第二直流电位线的排布更为均匀，显示效果更好。
还需要说明的是，在相关FIAA技术中，通常对应每列像素单元设置两条ELVDD走线，对应每行像素单元设置一条ELVDD走线。基于上述实施例，通过在每列像素单元所在区域设置一条第一直流电位线，在每行像素单元所在区域设置至多一条第二直流电位线，与现有技术相比，上述实施例大量减少了显示区的ELVDD走线数量，能够进一步提升产品透过率。
在一些实施例中，数据信号线、第一连接线、第一直流电位线同层设置，第一连接线和第二连接线异层设置，第二连接线和第二直流电位线同层设置。可通过对同一导电层进行图案化处理，得到同层设置的各个线路，可以简化工艺。
具体的，数据信号线、第一连接线、第一走线和第一直流电位线可以设置在第一金属层，第二连接线、第二走线和第二直流电位线可以设置在第二金属层。
示例性地，如图6和图7所示，第二连接线222通过第二过孔B1与数据信号线111连接，第二连接线221通过第二过孔B2与数据信号线110连接。
可选的，第一直流电位线与第二直流电位线在交叉位置通过第三过孔D电连接，使ELVDD信号形成网状，降低线路阻抗，进而使不同位置处的子像素接收到的电压值趋于相同，从而进一步提高显示均一性。
可选的，第一走线与第二走线在交叉位置处也可通过过孔电连接，降低线路阻抗，图6和图7所示的局部结构未示出。
在一些实施例中，如图1所示，显示区AA包括沿第二方向D2依次排列的第一显示区AA1、第二显示区AA2和第三显示区AA3，第一显示区AA1和第三显示区AA3中的数据信号线DA与扇出线S连接，第一连接线相比于与第一连接线连接的数据信号线DA靠近第二显示区中间的数据信号线。
示例性地，以第一显示区AA1、第二显示区AA2和第三显示区AA3沿行方向、由左向右排列为例，则第一显示区AA1包括：显示区AA左侧，与扇出线S连接的各数据信号线DA所在的区域。第三显示区AA3包括：显示区AA右侧，与扇出线S连接的各数据信号线DA所在的区域。第二显示区AA2包括：显示区AA内，未连接扇出线S的数据信号线所在的中间区域。
本实施例，通过调整第一显示区AA1和第三显示区AA3内各数据信号线DA对应的扇出线S的位置，改变了第一显示区AA1和第三显示区AA3内数据信号线DA出显示区AA时的宽度，从而减小水平方向上的布线空间，缩窄产品边框。
本申请提供一种显示装置，包括：驱动芯片和上述实施例中的显示面板，驱动芯片与第一连接线或数据信号线电连接。显示装置可包括手机、平板电脑、笔记本电脑、穿戴设备等中的一种或多种。
具体地，驱动芯片可以与第一显示区AA1和第三显示区AA3的第一连接线电连接，与第二显示区AA2的数据信号线电连接，以输出数据信号至各条数据信号线，驱动显示面板进行显示。
在一些实施例中，显示区AA包括透光显示区，至少部分第一连接线位于透光显示区。显示装置还包括感光元件，感光元件位于背离显示面板的透光显示区的显示面的一侧。
其中，感光元件可以是摄像头等图像采集装置、光学指纹识别模块、环境光传感器等能够实现感光功能的元件。将感光元件设置于背离显示面板的透光显示区的显示面的一侧，可以减小显示装置的厚度。并且通过合理调整感光元件的位置，所对应的显示区AA的走线排布方式，可以使显示面板的显示区AA具有更高的透光度，以及更合适的屏占比。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括显示区；所述显示面板包括：衬底基板、位于所述衬底基板上且位于所述显示区的呈阵列排布的多个像素单元、多条数据信号线和多条扇出线；
多条所述数据信号线沿第一方向延伸且沿第二方向排列，至少部分所述数据信号线与所述扇出线连接，每条所述扇出线包括沿所述第一方向延伸的第一连接线，所述多条扇出线的所述第一连接线沿所述第二方向排列，每列所述像素单元沿所述第一方向排列，每条所述第一连接线与至少一列所述像素单元对应设置，所述第一方向和所述第二方向相交。
2.根据权利要求1所述的显示面板，其特征在于，所述多个像素单元包括多个像素单元组，每个像素单元组包括相邻的n列所述像素单元，每个所述像素单元组所在区域设置一条所述第一连接线，其中，n为大于或等于1的整数；
可选的，相邻所述第一连接线沿所述第二方向的间距大于或等于所述像素单元沿所述第二方向占据的尺寸；
可选的，相邻所述第一连接线沿所述第二方向的间距相等。
3.根据权利要求1或2所述的显示面板，其特征在于，每列所述像素单元连接两条所述数据信号线，
可选的，所述第一连接线位于相邻两列所述像素单元连接的四条所述数据信号线中的中间两条所述数据信号线之间；
可选的，相邻两列所述像素单元连接的四条所述数据信号线中，中间两条所述数据信号线沿所述第二方向的间距小于一列所述像素单元连接的两条所述数据信号线沿所述第二方向的间距。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：多条第一走线，
所述第一走线在所述第一连接线的延伸方向上，与所述第一连接线间隔设置；
可选的，所述第一走线接有直流电位；
可选的，所述第一走线与所述第一连接线同层设置。
5.根据权利要求1所述的显示面板，其特征在于，每条所述扇出线还包括沿所述第二方向延伸且与所述第一连接线连接的第二连接线，所述第一连接线经所述第二连接线与所述数据信号线连接，至少两条所述扇出线的所述第二连接线沿所述第一方向排列，沿所述第一方向排列且相邻的所述第二连接线设置于不同行所述像素单元所在区域；每行所述像素单元沿所述第二方向排列；
可选的，沿所述第一方向排列且相邻的所述第二连接线沿所述第一方向的间距大于或等于所述像素单元沿所述第一方向占据的尺寸；
可选的，沿所述第一方向排列且相邻的所述第二连接线沿所述第一方向的间距相等；
可选的，所述显示面板还包括：多条第二走线，所述第二走线在所述第二连接线的延伸方向上，与所述第二连接线间隔设置；
可选的，所述第二走线接有直流电位；
可选的，所述第二走线与所述第二连接线同层设置。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：多条沿所述第一方向延伸且沿所述第二方向排列的第一直流电位线，
可选的，每列所述像素单元设置一条所述第一直流电位线；
可选的，每列所述像素单元连接的两条所述数据信号线之间设置一条所述第一直流电位线；
可选的，所述显示面板还包括：多条沿所述第二方向延伸且沿所述第一方向排列的第二直流电位线，所述第一直流电位线与所述第二直流电位线电连接且交叉设置；
可选的，每条所述第二直流电位线与至少一行所述像素单元对应设置；每行所述像素单元沿所述第二方向排列；
可选的，每条所述扇出线还包括沿所述第二方向延伸且与所述第一连接线连接的第二连接线，所述第一连接线经所述第二连接线与所述数据信号线连接，相邻两条所述第二连接线之间设置至少一条所述第二直流电位线；
可选的，相邻所述第一直流电位线沿所述第二方向的间距相等；
可选的，相邻所述第二直流电位线沿所述第二方向的间距相等；
可选的，所述第一直流电位线与所述第二直流电位线在交叉位置通过过孔电连接。
7.根据权利要求6所述的显示面板，其特征在于，所述数据信号线、所述第一连接线、所述第一直流电位线同层设置，所述第一连接线和所述第二连接线异层设置；
所述第二连接线和所述第二直流电位线同层设置。
8.根据权利要求1所述的显示面板，其特征在于，所述显示区包括沿所述第二方向依次排列的第一显示区、第二显示区和第三显示区，所述第一显示区和所述第三显示区中的所述数据信号线与所述扇出线连接，所述第一连接线相比于与所述第一连接线连接的所述数据信号线靠近所述第二显示区中间的所述数据信号线；
可选的，所述像素单元包括m行k列子像素，m为大于或等于1的整数，k为大于或等于2的整数，其中，列方向平行于所述第一方向，行方向平行于所述第二方向。
9.一种显示装置，其特征在于，包括：驱动芯片和如权利要求1至8任一项所述的显示面板，所述驱动芯片与所述第一连接线或所述数据信号线电连接。
10.根据权利要求9所述的显示装置，其特征在于，所述显示区包括透光显示区，至少部分所述第一连接线位于所述透光显示区，所述显示装置还包括：感光元件，所述感光元件位于背离所述显示面板的所述透光显示区的显示面的一侧。
CN202310479141.5A 2023-04-27 2023-04-27 显示面板和显示装置 Pending CN116456771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310479141.5A CN116456771A (zh) 2023-04-27 2023-04-27 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310479141.5A CN116456771A (zh) 2023-04-27 2023-04-27 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116456771A true CN116456771A (zh) 2023-07-18

Family

ID=87132048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310479141.5A Pending CN116456771A (zh) 2023-04-27 2023-04-27 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN116456771A (zh)

Similar Documents

Publication Publication Date Title
US11424297B2 (en) Display panel having multiple display regions and display apparatus
CN110767097B (zh) 一种显示面板及显示装置
US9875699B2 (en) Display device
CN116959327A (zh) 一种显示面板及显示装置
US8941630B2 (en) Device substrate
US20220181357A1 (en) Array substrate, display panel and display device
CN113805378B (zh) 发光基板及显示装置
US11804176B2 (en) Display substrate and display device
CN112037704B (zh) 显示面板及电子设备
US20230148233A1 (en) Display substrate and display device
CN111627382B (zh) 拼接显示屏及显示装置
CN114003143A (zh) 触控显示面板和触控显示装置
CN111179831A (zh) 一种显示基板和显示装置
CN110989871B (zh) 阵列基板、显示面板和显示装置
KR20230147741A (ko) 표시 패널 및 표시 장치
CN115346486A (zh) 显示面板及显示装置
CN116456771A (zh) 显示面板和显示装置
CN112864199B (zh) 触控显示面板及显示装置
CN110383366B (zh) 有源矩阵基板以及显示面板
US20240081107A1 (en) Display panel and display apparatus
CN115542604B (zh) 曲面显示面板及显示装置
KR102660395B1 (ko) 타일링을 위한 디스플레이 모듈
CN113644107B (zh) 阵列基板、显示面板及显示设备
WO2022001208A1 (zh) 显示模组、显示屏和终端
US11250804B2 (en) Display driver circuit board and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination