CN116436468A - 模数转换器 - Google Patents

Abstract

本公开涉及一种模数转换器，所述模数转换器包括：逻辑控制电路、至少一个第一转换电路以及至少一个第二转换电路；逻辑控制电路用于根据初始信号或每个第一转换电路输出的第一模拟信号，生成并输出第一控制信号至每个所述第一转换电路；每个第一转换电路用于根据待转换模拟信号生成并输出第一模拟信号至所述逻辑控制电路；逻辑控制电路用于根据初始信号或每个所述第二转换电路输出的第二模拟信号，生成并输出第二控制信号至每个所述第二转换电路；每个所述第二转换电路用于根据所述待转换模拟信号生成并输出第二模拟信号至所述逻辑控制电路。本公开提供的模数转换器能够实现在保证模数转换器的转换速率的同时，提升了其耐压能力的目的。

Description

模数转换器

技术领域

本公开涉及集成电路设计领域，尤其涉及一种模数转换器。

背景技术

因模数转换器能够对模拟信号进行模数转换，并生成数字信号，故其被广泛应用于接口电路中，例如：传感器前端、无线通信、物联网等。而模数转换器中的逐次逼近型模数转换器因其电路结构简单且高度数字化等特性，被业界广泛采用。随着工艺的演进，逐次逼近型模数转换器的转换速率也在不断提高。然而，在现有技术中，高转换速率的逐次逼近型模数转换器往往耐压较低，换言之，逐次逼近型模数转换器无法同时满足高转换速率以及高耐压。

有鉴于此，本公开提供一种模数转换器，以解决现有技术中的模数转换器无法同时满足高转换速率以及高耐压的问题。

发明内容

本公开提供一种模数转换器，所述模数转换器包括：逻辑控制电路、至少一个第一转换电路以及至少一个第二转换电路；所述逻辑控制电路包括至少两个输入端和一个输出端，所述至少两个输入端中至少一个输入端与对应的所述第一转换电路的输出端以及对应的所述第二转换电路的输出端连接，所述输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接；所述逻辑控制电路用于根据初始信号或每个所述第一转换电路输出的第一模拟信号，生成并输出第一控制信号至每个所述第一转换电路；每个所述第一转换电路用于在接收到所述逻辑控制电路输出的第一控制信号的情况下，根据待转换模拟信号，对所述逻辑控制电路输出的第一控制信号进行数模转换，生成并输出第一模拟信号至所述逻辑控制电路；所述逻辑控制电路，还用于在所述第一控制信号与待转换模拟信号对应的目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号或每个所述第二转换电路输出的第二模拟信号，生成并输出第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应、或所述第二控制信号与所述目标数字信号相对应；每个所述第二转换电路用于在接收到所述逻辑控制电路输出的第二控制信号的情况下，根据所述待转换模拟信号，对所述逻辑控制电路输出的第二控制信号进行数模转换，生成并输出第二模拟信号至所述逻辑控制电路。

在一种可能的实施方式中，所述逻辑控制电路包括：第一比较器，包括第一输入端以及第二输入端，第一输入端与对应的所述第一转换电路的输出端以及对应的所述第二转换电路的输出端连接，第二输入端输入第一预设电压、或所述第二输入端与对应的所述第一转换电路的输入端以及对应的所述第二转换电路的输入端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第一比较结果至第一逻辑单元；第一逻辑单元，输入端与所述第一比较器的输出端连接，输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接，用于根据所述初始信号或每个所述第一比较器输出的第一比较结果，生成并输出第一控制信号至每个所述第一转换电路；以及在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据所述第一比较器输出的第一比较结果，生成第一控制信号以及第二控制信号，并输出所述第一控制信号至每个所述第一转换电路、输出所述第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号相对应。

在一种可能的实施方式中，所述模数转换器还包括：第一控制开关，第一端与所述第一比较器的第一输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第一输入端对应的第一转换电路的情况下，处于导通状态；第二控制开关，第一端与所述第一比较器的第一输入端对应的第二转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第一输入端对应的第二转换电路的情况下，处于导通状态。

在一种可能的实施方式中，所述模数转换器还包括：第一控制开关，第一端与所述第一比较器的第一输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第一输入端对应的第一转换电路的情况下，处于导通状态；第二控制开关，第一端与所述第一比较器的第一输入端对应的第二转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第一输入端对应的第二转换电路的情况下，处于导通状态；第三控制开关，第一端与所述第一比较器的第二输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第二输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第二输入端对应的第一转换电路的情况下，处于导通状态；第四控制开关，第一端与所述第一比较器的第二输入端连接的第二转换电路的输出端连接，第二端与所述第一比较器的第二输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第二输入端对应的第二转换电路的情况下，处于导通状态。

在一种可能的实施方式中，所述模数转换器还包括：第一降压电路，第一端连接在所述第一比较器的第一输入端与所述第一比较器的第一输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第一输入端对应的第一转换电路输出的所述第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第一输入端。

在一种可能的实施方式中，所述模数转换器还包括：第一降压电路，第一端连接在所述第一比较器的第一输入端与所述第一比较器的第一输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第一输入端；第二降压电路，第一端连接在所述第一比较器的第二输入端与所述第一比较器的第二输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第二输入端对应的第一转换电路输出的所述第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第二输入端。

在一种可能的实施方式中，所述第一比较器中的场效应晶体管为核心晶体管，每个所述第一转换电路以及每个所述第二转换电路中的场效应晶体管为IO管。

在一种可能的实施方式中，所述逻辑控制电路包括：第二比较器，第一输入端与对应的所述第一转换电路的输出端连接，第二输入端输入第一预设电压、或所述第二输入端与对应的所述第一转换电路的输出端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第二比较结果至第二逻辑单元；第二逻辑单元，输入端与所述第二比较器的输出端连接，输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接，用于根据初始信号或所述第二比较器输出的第二比较结果，生成并输出第一控制信号至每个所述第一转换电路；并在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据所述第一控制信号生成并输出反馈信号至每个所述第二转换电路，直至第三逻辑单元输出的第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应；第三比较器，第一输入端与对应的所述第二转换电路的输出端连接，第二输入端输入第一预设电压、或第二输入端与对应的所述第二转换电路的输出端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元；第三逻辑单元，输入端与所述第三比较器的输出端连接，输出端与每个所述第二转换电路的输入端连接，用于在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号或所述第三比较器输出的第三比较结果，生成并输出第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应。

在一种可能的实施方式中，每个所述第二转换电路用于在接收到所述第三逻辑单元输出的第二控制信号的情况下，根据所述待转换模拟信号，对所述第二逻辑单元输出的反馈信号以及所述第三逻辑单元输出的第二控制信号进行数模转换，生成并输出第二模拟信号至所述第三逻辑单元。

在一种可能的实施方式中，每个所述第一转换电路包括：第五控制开关、多个第一转换单元，各所述第一转换单元包括串联的第一电容和第一开关，所述第五控制开关的第一端与共模电压信号的信号源连接，第二端与各个所述第一电容的第一端连接，控制端用于接收采样时钟信号，所述第五控制开关用于根据所述采样时钟信号，控制所述共模电压信号的信号源与各个所述第一电容的第一端之间的通断状态；各所述第一转换单元中：第一电容的第二端与第一开关的第一端连接、第一电容的第一端与所述第五控制开关的第二端连接，第一开关的第二端与所述待转换模拟信号的信号源、正参考电压的信号源、负参考电压的信号源分别连接，第一开关的控制端用于接收采样时钟信号，并与所述逻辑控制电路的输出端连接；各所述第一开关中，控制端响应于接收到的第一控制信号导通所述第一控制信号指示的信号源连接的第二端与所述第一端之间的连接、或响应于接收到的所述采样时钟信号导通所述待转换模拟信号的信号源连接的第二端与所述第一端之间的连接；各所述第一电容所执行的充放电过程包括：在与所述待转换模拟信号的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源导通连接，并基于第二端接收到的所述待转换模拟信号以及所述共模电压信号进行充电，存储对应于所述待转换模拟信号的采样信号；在与所述第一控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源的连接处于断开状态，根据存储的对应于所述待转换模拟信号的采样信号以及接收到的所述第一控制信号指示的信号源输出的电压信号进行放电或放电，以生成并输出第一模拟子信号；其中，每个所述第一转换电路输出的所述第一模拟信号包括所述第一转换电路中各所述第一电容输出的所述第一模拟子信号。

在一种可能的实施方式中，每个所述第二转换电路包括：第六控制开关、多个第二转换单元，各所述第二转换单元包括串联的第二电容和第二开关，所述第六控制开关的第一端与共模电压信号的信号源连接，第二端与各个所述第二电容的第一端连接，控制端用于接收采样时钟信号，所述第六控制开关用于根据所述采样时钟信号，控制所述共模电压信号的信号源与各个所述第二电容的第一端之间的通断状态；各所述第二转换单元中：第二电容的第二端与第二开关的第一端连接、第二电容的第一端与所述第六控制开关的第二端连接，第二开关的各第二端与所述待转换模拟信号的信号源、正参考电压的信号源、负参考电压的信号源分别连接，第二开关的控制端用于接收采样时钟信号，并与所述逻辑控制电路的输出端连接；各所述第二开关中，控制端响应于接收到的第二控制信号导通所述第二控制信号指示的信号源连接的第二端与所述第一端之间的连接、或响应于接收到的所述采样时钟信号导通所述待转换模拟信号的信号源连接的第二端与所述第一端之间的连接；各所述第二电容所执行的充放电过程包括：在与所述待转换模拟信号的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源导通连接，并基于第二端接收到的所述待转换模拟信号以及所述共模电压信号进行充电，存储对应于所述待转换模拟信号的采样信号；在与所述第二控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源的连接处于断开状态，根据存储的对应于所述待转换模拟信号的采样信号以及接收到的所述第二控制信号指示的信号源输出的电压信号进行充电或放电，以生成并输出第二模拟子信号；其中，每个所述第二转换电路输出的所述第二模拟信号包括所述第二转换电路中各所述第二电容输出的所述第二模拟子信号。

在一种可能的实施方式中，所述模数转换器还包括：共模电压控制电路，输出端与每个所述第一转换电路中第五控制开关的第一端以及每个所述第二转换电路中第六控制开关的第一端连接，输入端与至少一个所述共模电压信号的信号源连接，用于接收所述至少一个共模电压信号的信号源输出的第二预设电压信号以及第三预设电压信号；在所述第五控制开关处于导通状态的情况下，将所述第二预设电压信号输出至每个所述第一转换电路中的第一部分第一电容的第一端、以及将所述第三预设电压信号输出至每个所述第一转换电路中除所述第一部分第一电容之外的第二部分第一电容的第一端，每个所述第一转换电路中的所述第一部分第一电容和所述第二部分第一电容之间的数量比为第一预设比例；以及在所述第六控制开关处于导通状态的情况下，将所述第二预设电压信号输出至每个所述第二转换电路中的第一部分第二电容的第一端、将所述第三预设电压信号输出至每个所述第二转换电路中除所述第一部分第二电容之外第二部分第二电容的第一端，每个所述第二转换电路中所述第一部分第二电容和所述第二部分第二电容之间的数量比为第二预设比例。

本公开提供的模数转换器，能够通过至少一个第一转换电路，确定待转换模拟信号对应的目标数字信号中最高比特位至预设比特位中各比特位的数值，再通过至少一个第二转换电路，确定目标数字信号中其余比特位中的数值。使模数转换器能够使用高耐压的数模转换器独立确定目标数字信号中最高比特位至预设比特位中各比特位的数值，继而使用转换速率快的数模转换器确定其余比特位中的数值，从而实现了在保证模数转换器的转换速率的同时，提升了其耐压能力的目的。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1为现有技术中的逐次逼近型模数转换器的电路结构示意图。

图2为现有技术中的逐次逼近型模数转换器中比较器的两个输入端的电压变化示意图。

图3为本公开实施例提供的一种模数转换器的电路结构示意图。

图4为本公开实施例提供的一种模数转换器的电路结构示意图。

图5为本公开实施例提供的一种模数转换器的电路结构示意图。

图6为本公开实施例提供的一种第一转换电路以及第二转换电路的电路结构示意图。

图7为本公开实施例提供的一种模数转换器的电路结构示意图。

图8为本公开实施例提供的一种模数转换器的电路结构示意图。

图9为本公开实施例提供的一种模数转换器的电路结构示意图。

图10为本公开实施例提供的一种第一转换电路以及第二转换电路的电路结构示意图。

图11为本公开实施例提供的一种模数转换器的电路结构示意图。

图12为本公开实施例提供的一种第一转换电路的电路结构示意图。

图13为本公开实施例提供的一种第二转换电路的电路结构示意图。

图14为本公开实施例提供的一种模数转换器的电路结构示意图。

图15为本公开实施例提供的一种第一转换电路以及第二转换电路的电路结构示意图。

图16为本公开实施例提供的一种模数转换器的电路结构示意图。

图17为本公开实施例提供的一种第一转换电路的电路结构示意图。

图18为本公开实施例提供的一种第二转换电路的电路结构示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

参阅图1所示，图1为相关技术中的逐次逼近型模数转换器(以下简称为SAR ADC)的电路结构示意图，该SAR ADC包括：数模转换器10、比较器20以及逻辑电路30。数模转换器10的输出端与比较器20的第一输入端连接。比较器20的第二输入端接地，其输出端与逻辑电路30的输入端连接。逻辑电路30的输出端与数模转换器10的输入端连接。其中，数模转换器10包括电容阵列电路，电容阵列电路中每个电容的第二端均通过一个开关与不同的信号源连接(即图1中的参考电压的信号源Vref、输入信号的信号源Vin以及地线)，该开关可以根据逻辑电路30输出的数字控制信号，或是外部时钟发生电路输出的采样时钟信号，导通其串联的电容的第二端与对应的信号源之间的电路。在实际工作过程中，在采样阶段，数模转换器10中的每个开关均会根据采样时钟信号，控制与其串联的电容的第二端与输入信号的信号源Vin之间电路的通断状态。例如：在采样时钟信号为高电平时，导通与其串联的电容的第二端与输入信号的信号源Vin之间的电路，在采样时钟信号为低电平时，断开与其串联的电容的第二端与输入信号的信号源Vin之间电路。此时，各个电容的第一端可以与共模电压信号的信号源连接，接收共模电压信号。上述过程可以使每个电容的第一端与共模电压信号的信号源连接，并使每个电容的第二端接收输入信号。每个电容均可根据共模电压信号以及输入信号，重新对内部的电荷进行分配，进而实现将输入信号采样并存储至数模转换器10中的目的。在数字信号的确定阶段，逻辑电路30会输出数字控制信号至数模转换器10，通过控制数模转换器10中每个开关的第二端的连接位置，使其对应的电容的第二端与参考电压的信号源Vref连接或是与地线连接，进而将逻辑电路30输出至数模转换器10的数字控制信号转换为模拟信号，并将该模拟信号输出至比较器20的第一输入端。比较器20会通过比较两个输入端的电压大小，输出比较结果至逻辑电路30。逻辑电路30则根据比较结果生成并输出数字控制信号至数模转换器10中。其中，逻辑电路30可以根据比较器20输出的比较结果，改变输出至数模转换器10的数字控制信号，进而改变数模转换器10输出的电压，使比较器20两个输入端的电压差逐次逼近至零，从而实现对输入信号的量化。其中，上述输入信号为下文中的待转换模拟信号。

示例性的，以相关技术中的底极板采样(bottom-plate sampling，下极板采样)，数模转换器为5bit的数模转换器为例，SAR ADC的比较器输入端变化可如图2所示。其中，图2中的Vcm为比较器的输入共模电压，V1为比较器的第一输入端的电压，V2为比较器的第二输入端的电压。在采样阶段，数模转换器中所有的电容的第一端接地(相当于共模电压信号的电压为零)，第二端通过对应的开关与输入电压的信号源Vin连接，以使电容的第一端存储与输入信号(即待转换模拟信号)成正比的电荷Qx。在保持阶段，数模转换器中所有的电容的第一端断开与地线之间的连接，所有电容的第二端通过其对应的开关接地。这样，每个电容的第一端的电压Vx就变成了-Vin。在数字信号的确定阶段，首先确定目标数字信号的最高位MSB的数值，先通过逻辑电路输出数字控制信号至数模转换器，通过控制每个电容对应的开关，将数模转换器中最大的电容(也即权重最高的电容)的第二端连接到参考电压的信号源Vref上。这时，数模转换器中最大的电容的第一端的电压Vx增加了1/2Vref，此时Vx＝-Vin+1/2Vref。如果Vx<0，即Vin>1/2Vref，那么比较器输出0，MSB＝1，反之，比较器输出1，MSB＝0。如果比较器输出1，还需要将数模转换器中最大电容的第二端接地。相似地，次高位的确定过程可以通过将其对应的电容(即数模转换器中权重第二高的电容)的第二端连接到参考电压的信号源Vref来实现，这会使得Vx增加1/4Vref。以此类推，直到目标数字信号的最低位LSB确定为止。

在现有的电路设计中，为了提升SAR ADC的输入动态范围(即输入电压大小的范围)，往往需要利用高耐压的晶体管进行电路设计，例如：选取IO管作为比较器中的场效应晶体管，以及数模转换器中开关的场效应晶体管。然而，虽然IO管的耐压较高，但是IO管速率较慢，极大地限制了模数转换器的转换速率。反之，若采用转换速率快的核心晶体管作为比较器中的场效应晶体管，以及数模转换器中的开关的场效应晶体管，则会极大地限制了模数转换器的输入动态范围。例如：在180nm工艺中，核心晶体管的耐压为1.8V，IO晶体管的耐压为5V。若使用核心晶体管作为比较器中的场效应晶体管，以及数模转换器中开关的场效应晶体管，则SAR ADC的转化器速率快，但其能承受的输入动态范围较低，即SAR ADC的耐压较低。若使用IO管作为比较器中的场效应晶体管，以及数模转换器中开关的场效应晶体管，则SAR ADC的输入动态范围高，但转换速率低。由上述内容可见，相关技术中的SAR ADC的高输入动态范围(即高耐压)和高转换速率无法同时满足。

有鉴于此，参阅图3以及图4所示，本公开提供了一种模数转换器，其能够通过至少一个第一转换电路，确定待转换模拟信号对应的目标数字信号中最高比特位至预设比特位中各比特位的数值，再通过至少一个第二转换电路，确定目标数字信号中其余比特位中的数值。使模数转换器能够使用高耐压的数模转换器独立确定目标数字信号中最高比特位至预设比特位中各比特位的数值，继而使用转换速率快的数模转换器确定其余比特位中的数值，从而实现了在保证模数转换器的转换速率的同时，提升了其耐压能力的目的。并且，由于本公开提供的模数转换器可以通过高耐压的数模转换器独立确定目标数字信号中最高比特位至预设比特位中各比特位的数值，故通过调整高耐压的数模转换器确定的目标数字信号的数值对应的比特位数，进而能够实现在转换速率快的数模转换器确定目标数字信号中其余的比特位数中的数值时，转换速率快的数模转换器的输入端的电压波动范围在其所能承受的核心电压范围内。

参阅图3以及图4所示，本公开提供一种模数转换器，该模数转换器包括：至少一个第一转换电路1、至少一个第二转换电路2以及逻辑控制电路3。

示例性的，逻辑控制电路3包括至少两个输入端，所述至少两个输入端中至少一个输入端与对应的第一转换电路1的输出端以及对应的第二转换电路2的输出端连接，其输出端与第一转换电路1的输入端以及第二转换电路2的输入端连接。例如：图3中逻辑控制电路3包括第一输入端以及第二输入端(寄逻辑控制电路包括至少两个输入端)，第一输入端与第一转换电路1的输出端以及第二转换电路2的输出端连接(即至少一个输入端与对应的第一转换电路以及对应的第二转换电路连接)，第二输入端可以用于接收第一预设电压。图4中逻辑控制电路3同样包括第一输入端以及第二输入端，第一输入端和第二输入端分别与对应的第一转换电路1的输出端以及对应的第二转换电路2的输出端连接。

示例性的，逻辑控制电路3用于根据初始信号或每个第一转换电路1输出的第一模拟信号，生成并输出第一控制信号至每个第一转换电路1。每个第一转换电路1用于在接收到逻辑控制电路3输出的第一控制信号的情况下，根据待转换模拟信号，对逻辑控制电路3输出的第一控制信号进行数模转换，生成并输出第一模拟信号至逻辑控制电路3。其中，不同的第一转换电路1接收到的第一控制信号是相同的。

示例性的，在示例1中模数转换器用于将待转换模拟信号A转换为6bit的目标数字信号B(对应二进制数据111110)，且预设比特位为第三比特位(最高比特位为第一比特位)。以示例1为例，参阅图3以及图4所示，与逻辑控制电路连接的第一转换电路用于确定目标数字信号B最高比特位至第三比特位中各比特位的数值。在模数转换器接收到待转换模拟信号A的情况下，每个第一转换电路可以进入采样保持阶段，即每个第一转换电路可以接收待转换模拟信号A，并对接收到的待转换模拟信号A进行采样以及保持，生成并存储待转换模拟信号A的采样信号S。其中，在模数转换器包括至少两个第一转换电路的情况下(如图4所示包括两个第一转换电路)，各第一转换电路可以同时接收待转换模拟信号A，并同时对接收到的待转换模拟信号A进行采样以及保持，生成并存储待转换模拟信号A的采样信号S，此过程可参见相关技术，本公开在此不做赘述。在每个第一转换电路生成并存储采样信号S的情况下，逻辑控制电路可以根据初始信号，生成并输出第一控制信号X1(可对应二进制数据100)至每个第一转换电路。其中，初始信号可以为与逻辑控制电路连接的芯片输出的置位指令(即set指令)，该置位指令用于指示逻辑控制电路将输出的数字信号中的最高位置位为1，使逻辑控制电路输出的第一个第一控制信号对应二进制数据100。每个第一转换电路在接收到第一控制信号X1的情况下，可以通过使其内部权重最高的电容的第二端与正参考电压的信号源Vrefp连接，其余电容的第二端与负参考电压的信号源Vrefn连接，实现对第一控制信号X1进行数模转换，将第一控制信号X1转换为第一模拟信号M1，并输出第一模拟信号M1至逻辑控制电路。逻辑控制电路在接收到每个第一转换电路输出的第一模拟信号M1的情况下，根据每个第一转换电路输出的第一模拟信号M1的电压，继续生成并输出新的第一控制信号(即第一控制信号X2)至每个第一转换电路。

示例性的，上述正参考电压以及负参考电压的取值可根据实际情况确定。上述逻辑控制电路生成第一控制信号的过程、初始信号的生成过程，以及每个第一转换电路采样并保持待转换模拟信号的过程均可参见相关技术(例如：在逻辑控制电路的包括多个输入端且各输入端分别与对应的第一转换电路或第二转换电路连接的情况下，可参见现有技术中的差分输入的模数转换器，在逻辑控制电路中仅一个输入端与第一转换电路连接的情况下，可参见现有技术中的单端输入的模数转换器)，本公开在此不做赘述。上述预设比特位可以根据实际情况确定，例如：为保证模数转换器的转换精度，上述预设比特位可以为目标数字信号的最高比特位。上述预设比特位为第三比特位仅为示例性说明，并不用于限定本公开。

示例性的，逻辑控制电路3还用于在第一控制信号与待转换模拟信号对应的目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号或每个第二转换电路2输出的第二模拟信号，生成并输出第二控制信号至每个第二转换电路2，直至第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应(也即第二控制信号各比特位的数值与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值依次分别相等)，或第二控制信号与目标数字信号相对应(也即第二控制信号各比特位的数值与目标数字信号各比特位的数值依次分别相等)。每个第二转换电路2用于在接收到逻辑控制电路3输出的第二控制信号的情况下，根据待转换模拟信号，对逻辑控制电路3输出的第二控制信号进行数模转换，生成并输出第二模拟信号至逻辑控制电路3。其中，不同的第二转换电路接收到的第二控制信号是相同的。

示例性的，参阅图3以及图4所示，以上述示例1为例，此时，与逻辑控制电路连接的第二转换电路用于确定目标数字信号B中第四比特位至最低比特位中各比特位的数值。在模数转换器接收到待转换模拟信号A的情况下，每个第二转换电路可以进入采样保持阶段，即每个第二转换电路可以接收待转换模拟信号A，并对待转换模拟信号A进行采样以及保持，生成并存储待转换模拟信号A的采样信号S。其中，在模数转换器包括至少两个第二转换电路的情况下(如图4所示包括两个第二转换电路)，各第二转换电路可以同时接收待转换模拟信号A，并同时对接收到的待转换模拟信号A进行采样以及保持，生成并存储待转换模拟信号A的采样信号S。在逻辑控制电路输出的第一控制信号对应二进制数据111(即目标数字信号B的最高比特位至第三比特位中各比特位的数值)的情况下，逻辑控制电路可以根据初始信号，生成并输出第二控制信号Y1(可对应二进制数据100)至每个第二转换电路。其中，初始信号可以为与逻辑控制电路连接的芯片输出的置位指令(即set指令)，该置位指令用于指示逻辑控制电路将输出的数字信号中的最高位置位为1，使逻辑控制电路输出的第一个第二控制信号对应二进制数据100。每个第二转换电路在接收到第二控制信号Y1的情况下，可以通过使其内部对应的电容的第二端与正参考电压的信号源Vrefp连接，其余电容的第二端与负参考电压的信号源Vrefn连接，实现对第二控制信号Y1进行数模转换，将第二控制信号Y1转换为第二模拟信号N1，并输出第二模拟信号N1至逻辑控制电路。逻辑控制电路在接收到每个第二转换电路输出的第二模拟信号N1的情况下，根据每个第二转换电路输出的第二模拟信号N1的电压，生成并输出第二控制信号Y2至每个第二转换电路，直至逻辑控制电路输出的第二控制信号对应二进制数据110，或是逻辑控制电路确定输出的第二控制信号对应二进制数据111110。

示例性的，上述逻辑控制电路生成第二控制信号的过程以及第二转换电路生成采样信号的过程可参见相关技术(例如：在逻辑控制电路的多个输入端中的各输入端分别与对应的第二转换电路或第一转换电路连接的情况下，可参见现有技术中的差分输入的模数转换器，在逻辑控制电路中仅一个输入端与第二转换电路连接的情况下，可参见现有技术中的单端输入的模数转换器)，本公开在此不做赘述。

在一种可能的实施方式中，参阅图5以及图6所示，逻辑控制电路3包括：第一比较器31以及第一逻辑单元32。

示例性的，第一比较器31包括第一输入端、第二输入端以及输出端，其第一输入端与对应的第一转换电路1的输出端以及对应的第二转换电路2的输出端连接，其第二输入端输入第一预设电压、或第二输入端与对应的第一转换电路1的输入端以及对应的第二转换电路2的输入端连接。第一逻辑单元32的输入端与第一比较器31的输出端连接，第一逻辑单元32的输出端与每个第一转换电路1的输入端以及每个第二转换电路2的输入端连接。此处值得说明的是，图6中的A点与第一比较器的第一输入端连接，B点与第一比较器的第二输入端连接。

示例性的，第一比较器31用于比较第一输入端的输入电压与第二输入端的输入电压之间的大小关系，生成并输出第一比较结果至第一逻辑单元32。第一逻辑单元32用于根据初始信号或第一比较器31输出的第一比较结果，生成并输出第一控制信号至每个第一转换电路1。第一逻辑单元32还用于在第一控制信号与目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据第一比较器31输出的第一比较结果生成第一控制信号以及第二控制信号，并输出第一控制信号至每个第一转换电路1，输出第二控制信号至每个第二转换电路2，直至第二控制信号与目标数字信号相对应。示例性的，在示例2中模数转换器用于将待转换模拟信号A转换为6bit的目标数字信号B(对应二进制数据111110)，预设比特位为第三比特位(最高比特位为第一比特位)，每个第一转换电路中的电容可以包括权重为4的电容、权重为2的电容，以及权重为1的电容，每个第二转换电路可以包括权重为28的电容、权重为14的电容、权重为7的电容、权重为4的电容、权重为2的电容、权重为1的电容。参阅图5以及图6，以示例2为例，在每个第一转换电路生成并存储待转换模拟信号A的采样信号S的情况下，第一逻辑单元可以根据初始信号，生成并输出第一控制信号X1(对应二进制数据100XXX，其中，X表示invalid，即X位中的数据为无效数据)至每个第一转换电路。每个第一转换电路可以在接收到第一控制信号X1的情况下，通过使其内部权重为4的电容的第二端与正参考电压的信号源Vrefp连接，使权重为2的电容以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接，实现对第一控制信号X1的数模转换，将第一控制信号X1对应的二进制数据100XXX转换为第一模拟信号M1，并输出第一模拟信号M1至第一比较器。第一比较器通过比较第一输入端的电压以及第二输入端的电压，生成并输出第一比较结果至第一逻辑单元。其中，在如图5所示的电路结构中，第一比较器第一输入端的电压此时等于第一转换电路输出的第一模拟信号M1的电压，第一比较器第二输入端的电压此时等于第一预设电压。在如图6所示的电路结构中，第一比较器第一输入端的电压(即A点的电压)此时等于与第一比较器的第一输入端连接的第一转换电路输出的第一模拟信号M1的电压，第一比较器第二输入端的电压(即B点的电压)此时等于与第一比较器的第二输入端连接的第一转换电路输出的第一模拟信号M1的电压。

示例性的，在第一比较器第一输入端的电压大于其第二输入端的电压的情况下，第一比较器输出的第一比较结果为高电平(表示二进制数据“1”)，第一逻辑单元可根据该第一比较结果输出第一控制信号X2至每个第一转换电路，此时，第一控制信号X2对应二进制数据010XXX。反之，在第一模拟信号M1的电压小于第一预设电压的情况下，第一比较器输出的第一比较结果为低电平(表示二进制数据“0”)，第一逻辑单元可根据该第一比较结果，输出第一控制信号X2至每个第一转换电路，此时，第一控制信号X2对应二进制数据110XXX。此过程可参见现有技术中的SAR(逐次逼近)寄存器的工作原理。其中，在模数转换器的电路如图5所示的情况下，上述过程可参见现有技术中单端输入的SAR(逐次逼近)寄存器的工作原理，在模数转换器的电路如图6所示的情况下，上述过程可参见现有技术中差分输入的SAR(逐次逼近)寄存器的工作原理。

示例性的，同样以示例2为例，在每个第二转换电路生成并存储待转换模拟信号A的采样信号S，且第一逻辑单元输出的第一控制信号与目标数字信号B中最高比特位至第三比特位中各比特位的数值相对应的情况下，也即在第一逻辑单元输出的第一控制信号对应二进制数据111XXX的情况下，第一逻辑单元还可以根据第一比较器输出的第一比较结果，生成并输出第二控制信号Y1(对应二进制数据111100)至每个第二转换电路。在第一逻辑单元生成并输出第二控制信号至每个第二转换电路的同时，第一逻辑单元还能够生成并输出第一控制信号至每个第一转换电路，此时，该第一控制信号保持在对应二进制数据111XXX的状态，该第一控制信号能够使每个第一转换电路中每个电容的第二端与正参考电压的信号源Vrefp连接。每个第二转换电路在接收到第二控制信号Y1的情况下，通过使其内部权重为28的电容、权重为14的电容、权重为7的电容以及权重为4的电容的第二端与正参考电压的信号源Vrefp连接，使权重为2的电容，以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接，实现对第二控制信号Y1的数模转换，将第二控制信号Y1转换为第二模拟信号N1，并输出第二模拟信号N1至第一比较器。此时，因第一逻辑单元输出至每个第一转换电路的第一控制信号与目标数字信号B中最高比特位至预设比特位中各比特位的数值相对应，不再改变，故每个第一转换电路中权重为4的电容、权重为2的电容以及权重为1的电容的第二端维持在与正参考电压的信号源Vrefp连接的状态。此时，以图5所示的电路结构为例，第一转换电路输出的第一模拟信号的电压与第二转换电路输出的第二模拟信号的电压的和，相当于相关技术中(参阅图1所示的逐次逼近型模数转换器)，6bit的数模转换器(即图1中的电容阵列10)中权重为32的电容、权重为16的电容、权重为8的电容以及权重为4的电容的第二端与正参考电压的信号源Vrefp连接，且权重为2的电容以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接时，数模转换器输出端的电压。

示例性的，第一比较器通过比较第一输入端的输入电压与第二输入端的输入电压之间的大小关系，生成并输出第一比较结果至第一逻辑单元。其中，在如图5所示的电路结构中，第一比较器第一输入端的电压此时等于第一转换电路输出的第一模拟信号M1的电压与第二转换电路输出的第二模拟信号N1的电压之和，第一比较器第二输入端的电压此时等于第一预设电压。在如图6所示的电路结构中，第一比较器第一输入端的电压(即A点的电压)此时等于与第一比较器的第一输入端连接的第一转换电路输出的第一模拟信号M1的电压与第一比较器的第一输入端连接的第二转换电路输出的第二模拟信号N1的电压之和，第一比较器第二输入端的电压(即B点的电压)此时等于与第一比较器的第二输入端连接的第一转换电路输出的第一模拟信号M1的电压与第一比较器的第二输入端连接的第二转换电路输出的第二模拟信号N1的电压。

示例性的，在第一比较器的第一输入端的输入电压大于其第二输入端的输入电压的情况下，第一比较器输出的第一比较结果为高电平(表示二进制数据“1”)，第一逻辑单元可根据该第一比较结果输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据111010。反之，在第一比较器的第一输入端的输入电压小于其第二输入端的输入电压的情况下，第一比较器输出的第一比较结果为低电平(表示二进制数据“0”)，第一逻辑单元可根据该第一比较结果，输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据111110。此过程同样可参见现有技术中的SAR(逐次逼近)寄存器的工作原理。其中，在模数转换器的电路如图5所示的情况下，上述过程可参见现有技术中单端输入的SAR(逐次逼近)寄存器的工作原理，在模数转换器的电路如图6所示的情况下，上述过程可参见现有技术中差分输入的SAR(逐次逼近)寄存器的工作原理。

本公开提供的模数转换器，能够使至少一个第一转换电路与至少一个第二转换电路共用同一个比较器，进而在保证模数转换器的高转换速率以及高耐压的同时，降低了模数转换器的电路复杂程度并节约了硬件开销。此外，使至少一个第一转换电路与至少一个第二转换电路共用同一个比较器，还能够避免至少一个第一转换电路与至少一个第二转换电路之间的潜在失调失配情况的发生。

在一种可能的实施方式中，参阅图5所示，模数转换器还包括：第一控制开关S1以及第二控制开关S2。

示例性的，第一控制开关S1的第一端与第一比较器31的第一输入端对应的第一转换电路1的输出端连接，其第二端与第一比较器31的第一输入端连接。第二控制开关S2的第一端与第一比较器31的第一输入端对应的第二转换电路2的输出端连接，其第二端与第一比较器31的第一输入端连接。换言之，第一控制开关S1连接在第一比较器31的第一输入端对应的第一转换电路1的输出端与第一比较器31的第一输入端之间。第二控制开关S2连接在第一比较器31的第一输入端对应的第二转换电路2的输出端与第一比较器31的第一输入端之间。

示例性的，第一控制开关S1用于在第一逻辑单元32输出第一控制信号至第一比较器的第一输入端对应的第一转换电路1的情况下，处于导通状态。第二控制开关S2用于在第一逻辑单元32输出第二控制信号至第一比较器的第一输入端对应的第二转换电路2的情况下，处于导通状态。例如：在第一逻辑单元仅输出第一控制信号至第一比较器的第一输入端对应的第一转换电路的情况下，第一开关处于导通状态，此时，第一比较器的第一输入端对应的第一转换电路的输出端与第一比较器的第一输入端连接，第一比较器通过比较第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号的电压与第一预设电压之间的大小关系，生成并输出第一比较结果。在第一逻辑单元输出第一控制信号至第一比较器的第一输入端对应的第一转换电路，并输出第二控制信号至第一比较器的第一输入端对应的第二转换电路的情况下，第一开关以及第二开关均处于导通状态，此时，第一比较器根据第一模拟信号(由第一比较器的第一输入端对应的第一转换电路输出)的电压与第二模拟信号(由第一比较器的第一输入端对应的第二转换电路输出)的电压之和，与第一预设电压之间的大小关系，生成并输出第一比较结果。

在一种可能的实施方式中，参阅图5所示，模数转换器还可以包括：第一降压电路4。

示例性的，第一降压电路4的第一端连接在第一比较器31的第一输入端与第一比较器31的第一输入端对应的第一转换电路1的输出端之间，其第二端接地。

示例性的，第一降压电路4用于对第一比较器的第一输入端对应的第一转换电路1输出的第一模拟信号进行衰减，并输出衰减后的第一模拟信号至第一比较器31的第一输入端。例如：参阅图5所示，第一降压电路可以包括降压电容，降压电容的第一端连接在第一比较器的第一输入端与第一比较器的第一输入端对应的第一转换电路的输出端之间，可以通过分压的方式，对第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号的电压进行衰减，生成并输出衰减后的第一模拟信号至第一比较器的第一输入端。

示例性的，上述第一降压电路也可以包括其他的电子元件，本公开在此不做限定。此外，也可以通过第一比较器的输入寄生电容实现对第一模拟信号的电压的衰减。

本公开提供的模数转换器，能够通过在第一比较器的第一输入端对应的第一转换电路与第一比较器的第一输入端之间设置降压电路，将第一比较器的第一输入端对应的第一转换电路输出端的电压降低至核心晶体管所能承受的电压范围，从而使得第一比较器能够采用转换速率较高的核心晶体管，进而实现在保证模数转换器的高耐压的同时，提升模数转换器的转换速率的目的。

在一种可能的实施方式中，参阅图6所示，模数转换器还包括：第一控制开关S1、第二控制开关S2、第三控制开关S3以及第四控制开关S4。

示例性的，第一控制开关S1的第一端与第一比较器31的第一输入端对应的第一转换电路1的输出端连接，其第二端与第一比较器31的第一输入端连接。第二控制开关S2的第一端与第一比较器31的第一输入端对应的第二转换电路2的输出端连接，其第二端与第一比较器31的第一输入端连接。换言之，第一控制开关S1连接在第一比较器31的第一输入端对应的第一转换电路1的输出端与第一比较器31的第一输入端之间。第二控制开关S2连接在第一比较器31的第一输入端对应的第二转换电路2的输出端与第一比较器31的第一输入端之间。第三控制开关的第一端与第一比较器的第二输入端对应的第一转换电路的输出端连接，其第二端与第一比较器的第二输入端连接。换言之，第三控制开关S3连接在第一比较器31的第二输入端对应的第一转换电路1的输出端与第一比较器31的第二输入端之间。第四控制开关的第一端与第一比较器的第二输入端连接的第二转换电路的输出端连接，第二端与第一比较器的第二输入端连接。换言之，第四控制开关S4连接在第一比较器31的第二输入端对应的第一转换电路1的输出端与第一比较器31的第二输入端之间。

示例性的，第一控制开关S1用于在第一逻辑单元32输出第一控制信号至第一比较器的第一输入端对应的第一转换电路1的情况下，处于导通状态。第二控制开关S2用于在第一逻辑单元32输出第二控制信号至第一比较器的第一输入端对应的第二转换电路2的情况下，处于导通状态。第三控制开关用于在第一逻辑单元32输出第一控制信号至第一比较器31的第二输入端对应的第一转换电路1的情况下，处于导通状态。第四控制开关用于在第一逻辑单元32输出第二控制信号至第一比较器31的第二输入端对应的第二转换电路2的情况下，处于导通状态。例如：在第一逻辑单元仅输出第一控制信号至第一比较器的第一输入端对应的第一转换电路，以及第一比较器的第二输入端对应的第一转换电路的情况下，第一控制开关以及第三控制开关处于导通状态，此时，第一比较器的第一输入端对应的第一转换电路的输出端与第一比较器的第一输入端连接，第一比较器的第二输入端对应的第一转换电路的输出端与第一比较器的第二输入端连接。此时，第一比较器通过比较第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号的电压与第二输入端对应的第一转换电路输出的第一模拟信号的电压之间的大小关系，生成并输出第一比较结果。在第一逻辑单元输出第一控制信号至第一比较器的第一输入端对应的第一转换电路以及第一比较器的第二输入端对应的第一转换电路，并输出第二控制信号至第一比较器的第一输入端对应的第二转换电路以及第一比较器的第二输入端对应的第二转换电路的情况下，第一控制开关、第二控制开关、第三控制开关以及第四控制开关均处于导通状态。此时，第一比较器通过比较第一输入端的电压与第二输入端的电压之间的大小关系，生成并输出第一比较结果。其中，该第一比较器的第一输入端的电压等于与第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号的电压与第一比较器的第一输入端对应的第二转换电路输出的第二模拟信号的电压之和。该第一比较器的第二输入端的电压等于与第一比较器的第二输入端对应的第一转换电路输出的第一模拟信号的电压与第一比较器的第二输入端对应的第二转换电路输出的第二模拟信号的电压之和。

在一种可能的实施方式中，参阅图6所示，模数转换器还可以包括：第一降压电路4以及第二降压电路7。

示例性的，第一降压电路4的第一端连接在第一比较器31的第一输入端与第一比较器31的第一输入端对应的第一转换电路1的输出端之间，其第二端接地。第二降压电路7的第一端连接在第一比较器31的第二输入端与第一比较器31的第二输入端对应的第一转换电路1的输出端之间，第二端接地。

示例性的，第一降压电路4用于对第一比较器的第一输入端对应的第一转换电路1输出的第一模拟信号进行衰减，并输出衰减后的第一模拟信号至第一比较器31的第一输入端。第二降压电路7用于对第一比较器31的第二输入端对应的第一转换电路1输出的第一模拟信号进行衰减，并输出衰减后的第一模拟信号至第一比较器31的第二输入端。例如：参阅图6所示，第一降压电路可以包括降压电容，降压电容的第一端连接在第一比较器的第一输入端与第一比较器的第一输入端对应的第一转换电路的输出端之间，可以通过分压的方式，对第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号的电压进行衰减，生成并输出衰减后的第一模拟信号至第一比较器的第一输入端。第二降压电路同样可以包括降压电容，降压电容的第一端连接在第一比较器的第二输入端与第一比较器的第二输入端对应的第一转换电路的输出端之间，可以通过分压的方式，对第一比较器的第二输入端对应的第一转换电路输出的第一模拟信号的电压进行衰减，生成并输出衰减后的第一模拟信号至第一比较器的第二输入端。

示例性的，上述第一降压电路以及第二降压电路也可以包括其他的电子元件，本公开在此不做限定。此外，也可以通过第一比较器的输入寄生电容实现对第一模拟信号的电压的衰减。

本公开提供的模数转换器，能够通过在第一比较器的第一输入端对应的第一转换电路与第一比较器的第一输入端之间，以及第一比较器的第二输入端对应的第一转换电路与第一比较器的第二输入端之间设置降压电路，将第一比较器的第一输入端的电压以及第一比较器的第二输入端的电压降低至核心晶体管所能承受的电压范围，从而使得第一比较器能够采用转换速率较高的核心晶体管，进而实现在保证模数转换器的高耐压的同时，提升模数转换器的转换速率的目的。

在一种可能的实施方式中，上述第一比较器中的场效应晶体管可以为核心晶体管，上述每个第一转换电路以及上述每个第二转换电路中的场效应晶体管可以为IO管。例如：为保证模数转换器的高转换速率以及高耐压，第一比较器可以中的场效应晶体管可以采用核心晶体管，而每个第一转换电路以及每个第二转换电路中的场效应晶体管可以采用IO管。以上仅为示例性说明，本公开并不将第一比较器中的场效应晶体管限定为核心晶体管，同样不将每个第一转换电路以及每个第二转换电路中的场效应晶体管限定为IO管。

在一种可能的实施方式中，参阅图7以及图8所示，逻辑控制电路3可以包括：第二比较器33、第二逻辑单元34、第三比较器35以及第三逻辑单元36。

示例性的，第二比较器33的第一输入端与对应的第一转换电路1的输出端连接，其第二输入端输入第一预设电压、或第二输入端与对应的第一转换电路1的输出端连接。第二逻辑单元34的输入端与第二比较器33的输出端连接，其输出端与每个第一转换电路1的输入端以及每个第二转换电路2的输入端连接。第三比较器35的第一输入端与第二转换电路2的输出端连接，其第二输入端输入第一预设电压、或第二输入端与对应的第二转换电路2的输出端连接。第三逻辑单元36的输入端与第三比较器35的输出端连接，其输出端与每个第二转换电路2的输入端连接。

示例性的，第二比较器33用于比较第一输入端的输入电压与第二输入端的输入电压之间的大小关系，生成并输出第二比较结果至第二逻辑单元34。第二逻辑单元34用于根据初始信号或第二比较器33输出的第二比较结果，生成并输出第一控制信号至每个第一转换电路1。第二逻辑单元34还用于在第一控制信号与目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据第一控制信号，生成并输出反馈信号至每个第二转换电路2，直至第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应。

示例性的，同样以上述示例2为例，在每个第一转换电路生成并存储待转换模拟信号A的采样信号S的情况下，第二逻辑单元可以根据初始信号，生成并输出第一控制信号X1(对应二进制数据100)至每个第一转换电路。每个第一转换电路在接收到第一控制信号X1的情况下，可以通过使其内部权重为4的电容的第二端与正参考电压的信号源Vrefp连接，使权重为2的电容，以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接，实现对第一控制信号X1的数模转换，将第一控制信号X1转换为第一模拟信号M1，并输出第一模拟信号M1至第二比较器。第二比较器通过比较第一输入端的电压与第二输入端的电压之间的大小关系生成并输出第二比较结果至第二逻辑单元。其中，在图7所示的电路结构中，第二比较器是通过比较其第一输入端接收到的第一模拟信号M1的电压与第一预设电压之间的大小关系，生成并输出第二比较结果至第二逻辑单元，而在图8所示的电路结构中，第二比较器是通过比较其第一输入端接收到的第一模拟信号M1的电压与其第二输入端接收到的第一模拟信号M1的电压之间的大小关系，生成并输出第二比较结果至第二逻辑单元。

示例性的，在第二比较器的第一输入端的电压大于其第二输入端的电压的情况下，第二比较器输出的第二比较结果为高电平(表示二进制数据“1”)，第二逻辑单元可根据该第二比较结果输出第一控制信号X2至每个第一转换电路，此时，第一控制信号X2对应二进制数据010。反之，在第二比较器的第一输入端的电压小于其第二输入端的电压的情况下，第二比较器输出的第二比较结果为低电平(表示二进制数据“0”)，第二逻辑单元可根据该第一比较结果，输出第一控制信号X2至每个第一转换电路，此时，第一控制信号X2对应二进制数据110。此过程同样可参见现有技术中的SAR(逐次逼近)寄存器的工作原理。其中，在模数转换器的电路如图7所示的情况下，上述过程可参见现有技术中单端输入的SAR(逐次逼近)寄存器的工作原理，在模数转换器的电路如图8所示的情况下，上述过程可参见现有技术中差分输入的SAR(逐次逼近)寄存器的工作原理。第二逻辑单元在确定第一控制信号对应二进制数据111的情况下，根据第一控制信号，生成并输出反馈信号(对应二进制数据111)至每个第二转换电路，直至第二控制信号对应二进制数据110。

示例性的，第三比较器35用于比较第一输入端的输入电压与第二输入端的输入电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元36。第三逻辑单元36用于在第一控制信号与目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号，或是第三比较器35输出的第三比较结果，生成并输出第二控制信号至每个第二转换电路2，直至第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应。

示例性的，同样以上述示例2为例，在每个第二转换电路生成并存储待转换模拟信号A的采样信号S，且逻辑控制电路输出的第一控制信号对应二进制数据111的情况下，第三逻辑单元可以根据初始信号，生成并输出第二控制信号Y1(对应二进制数据100)至每个第二转换电路。每个第二转换电路在接收到第二控制信号Y1的情况下，可以根据第二逻辑单元输出的反馈信号使其内部权重为32的电容、权重为16的电容、权重为8的电容的第二端与正参考电压的信号源Vrefp连接。根据第二控制信号Y1，使其内部权重为4的电容的第二端与正参考电压的信号源Vrefp连接，使权重为2的电容，以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接。实现对第二控制信号Y1以及反馈信号的数模转换，将第二控制信号Y1以及反馈信号转换为第二模拟信号N1，并输出第二模拟信号N1至第三比较器。第三比较器通过比较第一输入端的电压与第二输入端的电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元。其中，在图7所示的电路结构中，第三比较器是通过比较其第一输入端接收到的第二模拟信号N1的电压与第一预设电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元，而在图8所示的电路结构中，第三比较器是通过比较其第一输入端接收到的第二模拟信号N1的电压与其第二输入端接收到的第二模拟信号N1的电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元。

示例性的，在第三比较器的第一输入端的电压大于其第二输入端的电压的情况下，第三比较器输出的第三比较结果为高电平(表示二进制数据“1”)，第三逻辑单元可根据该第三比较结果输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据010。反之，在第三比较器的第一输入端的电压大于其第二输入端的电压的情况下，第三比较器输出的第三比较结果为低电平(表示二进制数据“0”)，第三逻辑单元可根据该第三比较结果，输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据110。此过程同样可参见现有技术中的SAR(逐次逼近)寄存器的工作原理。由上述内容可见，第三逻辑单元输出至每个第二转换电路的第二控制信号，可根据第三比较器输出的第三比较结果进行调整，而第二逻辑单元输出至每个第二转换电路的反馈信号则始终对应目标数字信号B中最高比特位至预设比特位中的数值。

在上述情况下，待转换模拟信号对应的目标数字信号可以根据第二逻辑单元输出的反馈信号，以及在第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中的数值相对应的情况下，第三逻辑单元输出的第二控制信号共同确定。

上述仅为第一转换电路与第二转换电路分别采用独立的比较器以及独立的逻辑单元确定目标数字信号的一种示例性内容。除上述示例性内容外，还可以在第二逻辑单元生成反馈信号时，将反馈信号输出至第三逻辑单元中，使第三逻辑单元根据初始信号以及该反馈信号，生成并输出第一个第二控制信号至每个第二转换电路，并根据第三比较器输出的第三比较结果，生成并输出后续的第二控制信号至每个第二转换电路。在此情况下，由第三逻辑单元控制每个第二转换电路中每个电容第二端所连接的信号源。例如：反馈信号对应二进制数据111，则第三逻辑单元根据初始信号以及反馈信号生成的第二控制信号对应二进制数据111100。在第二比较器的第一输入端的电压大于其第二输入端的电压的情况下，第三比较器输出的第三比较结果为高电平(表示二进制数据“1”)，第三逻辑单元可根据该第三比较结果输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据111010。反之，在第二比较器的第一输入端的电压大于其第二输入端的电压的情况下，第三比较器输出的第三比较结果为低电平(表示二进制数据“0”)，第三逻辑单元可根据该第三比较结果，输出第二控制信号Y2至每个第二转换电路，此时，第二控制信号Y2对应二进制数据111110。此时，在第二逻辑单元输出反馈信号至第三逻辑单元后，第二逻辑单元、第二比较器以及第一转换电路可停止工作。在上述情况下，待转换模拟信号对应的目标数字信号可以根据第三逻辑单元输出的第二控制信号确定。

在一种可能的实施方式中，参阅图7以及图8所示，每个第二转换电路2用于在接收到第三逻辑单元36输出的第二控制信号的情况下，根据待转换模拟信号，对第二逻辑单元34输出的反馈信号以及第三逻辑单元36输出的第二控制信号进行数模转换，生成并输出第二模拟信号至第三逻辑单元36。

示例性的，同样以上述示例2为例，每个第二转换电路可通过上述采样保持阶段，生成并存储待转换模拟信号A对应的采样信号S。在每个第二转换电路接收到第三逻辑单元输出的第二控制信号Y1(对应二进制数据100)的情况下，每个第二转换电路可以根据反馈信号(对应二进制数据111)以及第二控制信号Y1(对应二进制数据100)，使其内部权重为32的电容、权重为16的电容、权重为8的电容以及权重为4的电容的第二端与正参考电压的信号源Vrefp连接，使权重为2的电容，以及权重为1的电容的第二端与负参考电压的信号源Vrefn连接，实现对第二控制信号Y1以及反馈信号进行数模转换，生成并输出第二模拟信号N1至第三逻辑单元。相当于，将反馈信号(对应二进制数据111)以及第二控制信号Y1(对应二进制数据100)组合为二进制数据111100，使每个第二转换电路对二进制数据111100进行数模转换，生成第二模拟信号N1。

在一种可能的实施方式中，参阅图9至图13所示，每个第一转换电路1包括：第五控制开关11、多个第一转换单元12。各第一转换单元12包括串联的第一电容121和第一开关122。可参阅图9至图13所示的模数转换电路，其中，图9至图13所示的模数转换电路中第一转换单元12的数目仅为示例性的描述，并不用于限定本申请。其中，图10中的A点与第一比较器的第一输入端连接，B点与第一比较器的第二输入端连接，图12中的C点与第二比较器的第一输入端连接，D点与第二比较器的第二输入端连接，图13中的E点与第三比较器的第一输入端连接，F点与第三比较器的第二输入端连接。

示例性的，第五控制开关11的第一端与共模电压信号的信号源5连接，第二端与各个第一电容121的第一端连接，控制端用于接收采样时钟信号。各第一转换单元12中：第一电容121的第二端与第一开关122的第一端连接、第一电容121的第一端与第五控制开关11的第二端连接，第一开关122的第二端与待转换模拟信号的信号源Vin(相当于前文中的输入信号的信号源)、正参考电压的信号源Vrefp、负参考电压的信号源Vrefn分别连接，第一开关122的控制端用于接收采样时钟信号，并与逻辑控制电路3的输出端连接。

示例性的，第五控制开关11用于根据采样时钟信号，控制共模电压信号的信号源与各个第一电容121的第一端之间的通断状态。各第一开关122中，控制端响应于接收到的第一控制信号导通第一控制信号指示的信号源连接的第二端与第一端之间的连接或响应于接收到的采样时钟信号导通待转换模拟信号的信号源连接的第二端与第一端之间的连接。各第一电容121所执行的充放电过程包括：在与待转换模拟信号的信号源Vin之间的连接导通的情况下，第一端与共模电压信号的信号源5导通连接，并基于第二端接收到的待转换模拟信号以及共模电压信号进行充电，存储对应于待转换模拟信号的采样信号。各第一电容121所执行的充放电过程还包括：在与第一控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源5的连接处于断开状态，根据存储的对应于待转换模拟信号的采样信号以及接收到的第一控制信号指示的信号源输出的电压信号进行放电或放电，以生成并输出第一模拟子信号。其中，每个第一转换电路1输出的第一模拟信号包括第一转换电路1中各第一电容121输出的第一模拟子信号。其中，图6、图8、图10、图12以及图13中的Vcm表示共模电压，具体可参见相关技术中差分输入的模数转换器，该共模电压Vcm也可以由上述共模电压信号的信号源5。

示例性的，在示例3中，模数转换器为包括第一逻辑单元以及第一比较器的模数转换器，该模数转换器用于将待转换模拟信号A转换为6bit的目标数字信号B(对应二进制数据111110)，且预设比特位为第三比特位(最高比特位为第一比特位)，每个第一转换电路包括：权重为4的第一电容a4、权重为2的第一电容a2以及权重为1的第一电容a1，每个第二转换电路包括：权重为28的第二电容b28、权重为14的第二电容b14、权重为7的第二电容b7、权重为4的第二电容b4、权重为2的第二电容b2以及权重为1的第二电容b1。以示例3为例，在第五控制开关接收到采样时钟信号的情况下，第五控制开关根据采样时钟信号，控制共模电压信号的信号源与各第一电容第一端之间的电路导通状态。例如：在采样时钟信号为高电平的情况下，第五控制开关处于导通状态，导通共模电压信号的信号源与各第一电容第一端之间的电路，而在采样时钟信号为低电平的情况下，第五控制开关处于断开状态，断开共模电压信号的信号源与各第一电容第一端之间的电路。在各第一转换单元中的第一开关接收到采样时钟信号的情况下，各第一转换单元中的第一开关用于根据采样时钟信号，控制待转换模拟信号的信号源与各第一电容第二端之间的电路导通状态。例如：在采样时钟信号为高电平的情况下，第一开关导通待转换模拟信号的信号源连接的第二端与第一端之间的连接，进而导通待转换模拟信号的信号源与第一电容第二端之间的电路，而在采样时钟信号为低电平的情况下，第一开关断开待转换模拟信号的信号源连接的第二端与第一端之间的连接，进而断开待转换模拟信号的信号源与第一电容第二端之间的电路。在每个第一转换电路用于对待转换模拟信号采样的情况下，第五控制开关导通共模电压信号的信号源与各第一电容第一端之间的电路，各第一开关导通待转换模拟信号的信号源连接的第二端与第一端之间的连接，此时各第一电容根据共模电压信号的电压以及待转换模拟信号的电压，生成待转换模拟信号A的采样信号S。此时，可以通过现有技术中将各第一电容的第一端悬空，第二端接地的操作，对采样信号S进行保持。通过上述过程，可以实现对待转换模拟信号的采样保持。其中，采样时钟信号由外部时钟发生电路生成并输出时钟脉冲信号，具体可参见相关技术，本公开在此不做赘述。

可参阅图9以及图10所示，在第一开关的控制端接收到对应二进制数据“1”的信号的情况下，第一开关导通正参考电压的信号源Vrefp连接的第二端与第一端之间的连接，进而导通与该第一开关连接的第一电容的第二端与正参考电压的信号源Vrefp之间的连接。在第一开关的控制端接收到对应二进制数据“0”的信号的情况下，第一开关导通负参考电压的信号源Vrefn连接的第二端与第一端之间的连接，进而导通与该第一开关连接的第一电容的第二端与负参考电压的信号源Vrefn之间的连接。在逻辑控制电路生成并输出第一控制信号X1(对应二进制数据100XXX)至各个第一开关的控制端的情况下，与第一电容a4连接的第一开关接收到第一控制信号X1最高比特位中的二进制数据“1”，与第一电容a4连接的第一开关根据二进制数据“1”导通第一电容a4与正参考电压的信号源Vrefp之间的连接。此时，第一电容a4接收正参考电压的信号源Vrefp输出的电压信号，并根据正参考电压的信号源Vrefp输出的信号重新分配其内部的电荷，以使第一电容a4生成并输出第一模拟子信号a4。与第一电容a2连接的第一开关以及第一电容a1连接的第一开关接收到的信号均对应二进制数据“0”，与第一电容a2连接的第一开关以及与第一电容a1连接的第一开关根据二进制数据“0”导通第一电容a2以及第一电容a1与负参考电压的信号源Vrefn之间的连接。此时，第一电容a2以及第一电容a1均接收负参考电压的信号源Vrefn输出的信号，并根据负参考电压的信号源Vrefn输出的电压信号重新分配其内部的电荷，以使第一电容a2生成并输出第一模拟子信号a2，使第一电容a1生成并输出第一模拟子信号a1。通过上述过程实现对第一控制信号X1进行数模转换，将第一控制信号X1转换为第一模拟信号M1，该第一模拟信号M1对应的电压等于第一模拟子信号a4对应的电压、第一模拟子信号a2对应的电压以及第一模拟子信号a1对应的电压之和。

在一种可能的实施方式中，参阅图9至图13所示，每个第二转换电路2包括：第六控制开关21、多个第二转换单元22。各第二转换单元22包括串联的第二电容221和第二开关222。可参阅图9至图13所示的模数转换电路，其中，图9至图13所示的模数转换电路中第二转换单元22的数目仅为示例性的描述，并不用于限定本申请。

示例性的，第六控制开关21的第一端与共模电压信号的信号源5连接，第二端与各个第二电容221的第一端连接，控制端用于接收采样时钟信号。各第二转换单元22中：第二电容221的第二端与第二开关222的第一端连接、第二电容221的第一端与第六控制开关21的第二端连接，第二开关222的各第二端与待转换模拟信号的信号源Vin、正参考电压的信号源Vrefp、负参考电压的信号源Vrefn分别连接，第二开关222的控制端用于接收采样时钟信号，并与逻辑控制电路3的输出端连接。

示例性的，第六控制开关21用于根据采样时钟信号，控制共模电压信号的信号源5与各个第二电容221的第一端之间的通断状态。各第二开关222中，控制端响应于接收到的第二控制信号导通第二控制信号指示的信号源连接的第二端与第一端之间的连接或响应于接收到的采样时钟信号导通待转换模拟信号的信号源连接的第二端与第一端之间的连接。各第二电容221所执行的充放电过程包括：在与待转换模拟信号的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源5导通连接，并基于第二端接收到的待转换模拟信号以及共模电压信号进行充电，存储对应于待转换模拟信号的采样信号。各第二电容221所执行的充放电过程还包括：在与第二控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源5的连接处于断开状态，根据存储的对应于待转换模拟信号的采样信号以及接收到的第二控制信号指示的信号源输出的电压信号进行充电或放电，以生成并输出第二模拟子信号。其中，每个第二转换电路2输出的第二模拟信号包括第二转换电路中各第二电容221输出的第二模拟子信号。

示例性的，以示例3为例，在第六控制开关接收到采样时钟信号的情况下，第六控制开关根据采样时钟信号，控制共模电压信号的信号源与各第二电容第一端之间的电路导通状态。例如：在采样时钟信号为高电平的情况下，第六控制开关处于导通状态，导通共模电压信号的信号源与各第二电容第一端之间的电路，而在采样时钟信号为低电平的情况下，第六控制开关处于断开状态，断开共模电压信号的信号源与各第二电容第一端之间的电路。在各第二转换单元中的第二开关接收到采样时钟信号的情况下，各第二转换单元中的第二开关用于根据采样时钟信号，控制待转换模拟信号的信号源与各第二电容第二端之间的电路导通状态。例如：在采样时钟信号为高电平的情况下，第二开关导通待转换模拟信号的信号源连接的第二端与第一端之间的连接，进而导通待转换模拟信号的信号源与第二电容第二端之间的电路，而在采样时钟信号为低电平的情况下，第二开关断开待转换模拟信号的信号源连接的第二端与第一端之间的连接，进而断开待转换模拟信号的信号源与第二电容第二端之间的电路。在每个第二转换电路用于对待转换模拟信号采样的情况下，第六控制开关导通共模电压信号的信号源与各第二电容第一端之间的电路，各第二开关导通待转换模拟信号的信号源连接的第二端与第一端之间的连接，此时各第二电容根据共模电压信号的电压以及待转换模拟信号的电压，生成待转换模拟信号A的采样信号S。此时，可以通过现有技术中将各第二电容的第一端悬空，第二端接地的操作，对采样信号S进行保持。通过上述过程，可以实现对待转换模拟信号的采样保持。其中，采样时钟信号由外部时钟发生电路生成并输出时钟脉冲信号，具体可参见相关技术，本公开在此不做赘述。

可参阅图9至图13所示，在第二开关的控制端接收到对应二进制数据“1”的信号的情况下，第二开关导通正参考电压的信号源Vrefp连接的第二端与第一端之间的连接，进而导通与该第一开关连接的第二电容的第二端与正参考电压的信号源Vrefp之间的连接。在第二开关的控制端接收到对应二进制数据“0”的信号的情况下，第二开关导通负参考电压的信号源Vrefn连接的第二端与第一端之间的连接，进而导通与该第二开关连接的第二电容的第二端与负参考电压的信号源Vrefn之间的连接。在逻辑控制电路生成并输出第二控制信号Y1(对应二进制数据111100)至各个第二开关的控制端的情况下，与第二电容b28连接的第二开关、与第二电容b14连接的第二开关、与第二电容b7连接的第二开关、与第二电容b4连接的第二开关接收到的信号均对应二进制数据“1”，此时，上述第二开关根据二进制数据“1”导通第二电容b28、第二电容b14、第二电容b7、第二电容b4与正参考电压的信号源Vrefp之间的连接。而与第二电容b2连接的第二开关以及第二电容b1连接的第二开关，接收到的信号均对应二进制数据“0”，此时，上述第二开关根据二进制数据“0”导通第二电容b2、第二电容b1与负参考电压的信号源Vrefn之间的连接。通过上述过程可生成第二模拟子信号b28、第二模拟子信号b14、第二模拟子信号b7、第二模拟子信号b4、第二模拟子信号b2、第二模拟子信号b1，进而生成第二模拟信号N1，该第二模拟信号N1对应的电压等于第二模拟子信号b28、第二模拟子信号b14、第二模拟子信号b7、第二模拟子信号b4、第二模拟子信号b2、第二模拟子信号b1对应的电压之和。

示例性的，若以包括第二逻辑单元、第三逻辑单元、第二比较器以及第三比较器的模数转换器为例(可如图11所示)，则在待转换模拟信号对应的目标数字信号为111110，且第二控制信号对应二进制数据100的情况下，反馈信号对应二进制数据111，此时，每个第二转换电路中与上述第二电容b28连接的第二开关，导通第二电容b28与正参考电压的信号源Vrefp之间的连接。每个第二转换电路中与上述第二电容b14连接的第二开关，导通第二电容b14与正参考电压的信号源Vrefp之间的连接。每个第二转换电路中与上述第二电容b7连接的第二开关，导通第二电容b7与正参考电压的信号源Vrefp之间的连接。每个第二转换电路中与上述第二电容b4连接的第二开关，导通第二电容b4与正参考电压的信号源Vrefp之间的连接。每个第二转换电路中与上述第二电容b2连接的第二开关，导通第二电容b2与负参考电压的信号源Vrefn之间的连接。每个第二转换电路中与上述第二电容b1连接的第二开关，导通第二电容b1与负参考电压的信号源Vrefn之间的连接，进而生成第二模拟信号。

在一种可能的实施方式中，参阅图14以及图18所示，模数转换器还包括：共模电压控制电路6。

示例性的，共模电压控制电路6的输出端与每个第一转换电路1中第五控制开关11的第一端以及每个第二转换电路2中第六控制开关21的第一端连接，输入端与至少一个共模电压信号的信号源5连接。其中，图15中的A点与第一比较器的第一输入端连接，B点与第一比较器的第二输入端连接，图17中的C点与第二比较器的第一输入端连接，D点与第二比较器的第二输入端连接，图18中的E点与第三比较器的第一输入端连接，F点与第三比较器的第二输入端连接。

示例性的，共模电压控制电路6用于接收至少一个共模电压信号的信号源5输出的第二预设电压信号以及第三预设电压信号，在第五控制开关11处于导通状态的情况下，将第二预设电压信号输出至每个第一转换电路1中的第一部分第一电容121的第一端、以及将第三预设电压信号输出至每个第一转换电路1中除第一部分第一电容121之外的第二部分第一电容121的第一端。共模电压控制电路6还用于在第六控制开关21处于导通状态的情况下，将第二预设电压信号输出至每个第二转换电路2中的第一部分第二电容的第一端、将第三预设电压信号输出至每个第二转换电路2中除第一部分第二电容221之外第二部分第二电容221的第一端。每个第一转换电路中的第一部分第一电容121和第二部分第一电容121之间的数量比为第一预设比例，每个第二转换电路中的第一部分第二电容221和第二部分第二电容221之间的数量比为第二预设比例。

示例性的，为了确保比较器输入共模电平的准确性以及可控性，可以在模数转化器中设置一个共模电压控制电路6，以上述第一预设比例以及第二预设比例均为1：1为例，也即每个第一转换电路中接收第二预设电压信号的第一电容的数目，等于接收第三预设电压信号的第一电容的数目，每个第二转换电路中接收第二预设电压信号的第二电容的数目，等于接收第三预设电压信号的第二电容的数目。在每个第一转换电路处于采样阶段，也即在每个第一转换电路中的每个第一开关均根据采样时钟信号导通待转换模拟信号的信号源连接的第二端与第一端之间的连接的情况下，根据第一预设比例1：1，输出第二预设电压信号至每个第一转换电路中一半数目的第一电容的第一端，并输出第三预设电压信号至每个第一转换电路中另一半数目的第一电容的第一端。在每个第二转换电路处于采样阶段，也即每个第二转换电路中的每个第二开关均根据采样时钟信号导通待转换模拟信号的信号源连接的第二端与第一端之间的连接的情况下，根据第二预设比例1：1，输出第二预设电压信号至每个第二转换电路中一半数目的第二电容的第一端，并输出第三预设电压信号至每个第二转换电路中另一半数目的第二电容的第一端。此时第一比较器的输入共模电平对应的电压等于第二预设电压与第三预设电压之和的平均值。也即，若第二预设电压为1.8v，第三预设电压为0v，则第一比较器的输入共模电平对应的电压等于(1.8v+0v)/2，即0.9v。

示例性的，上述第一预设比例以及第二预设比例是根据第二预设电压以及第三预设电压的具体值，以及第一比较器的预期输入共模电平的电压值确定的。例如：以包括第一逻辑单元以及第一比较器的模数转换器为例(可参阅图14所示)，第二预设电压为8v，第三预设电压为2v，第一比较器的预期输入共模电平的电压为6v，则第一预设比例与第二预设比例均为2：1，即每个第一转换电路中接收第二预设电压信号的第一电容的数目与接收第三预设电压信号的第一电容的数目的比值为2：1，每个第二转换电路中接收第二预设电压信号的第二电容的数目与接收第三预设电压信号的第二电容的数目的比值等于2：1。

示例性的，第二预设电压以及第三预设电压的取值可以根据实际情况确定。

值得说明的是，图14以及图15为至少一个第一转换电路与至少一个第二转换电路共用同一个比较器(即第一比较器)时，每个第一转换电路中各个第一电容第一端电压的控制方案，以及每个第二转换电路中各个第二电容第一端电压的控制方案。参阅图16至图18所示，图16至图18为至少一个第一转换电路与至少一个第二转换电路各自采用独立的比较器时，每个第一转换电路中各个第一电容第一端电压的控制方案，以及每个第二转换电路中各个第二电容第一端电压的控制方案。例如：若第二预设电压为8v，第三预设电压为2v，第二比较器的输入共模电压为4v，第三比较器的输入共模电压为6v(此处以第二比较器的输入共模电压与第三比较器的输入共模电压不相等为例)，则每个第一转换电路对应的第一预设比例为1:2，而每个第二转换电路对应的第二预设比例为2:1，即每个第一转换电路中接收第二预设电压信号的第一电容的数目与接收第三预设电压信号的第一电容的数目的比值为1:2，每个第二转换电路中接收第二预设电压信号的第二电容的数目与接收第三预设电压信号的第二电容的数目的比值等于2：1。共模电压控制电路可以在至少一个第一转换电路处于采样阶段时，根据至少一个第一转换电路对应的第一预设比例，输出第二预设电压信号以及第三预设电压信号至至少一个第一转换电路。并在至少一个第二转换电路处于采样阶段时，根据至少一个第二转换电路对应的第二预设比例，输出第二预设电压信号以及第三预设电压信号至至少一个第二转换电路。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (12)

1.一种模数转换器，其特征在于，所述模数转换器包括：逻辑控制电路、至少一个第一转换电路以及至少一个第二转换电路；

所述逻辑控制电路包括至少两个输入端和一个输出端，所述至少两个输入端中至少一个输入端与对应的所述第一转换电路的输出端以及对应的所述第二转换电路的输出端连接，所述输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接；

所述逻辑控制电路用于根据初始信号或每个所述第一转换电路输出的第一模拟信号，生成并输出第一控制信号至每个所述第一转换电路；

每个所述第一转换电路用于在接收到所述逻辑控制电路输出的第一控制信号的情况下，根据待转换模拟信号，对所述逻辑控制电路输出的第一控制信号进行数模转换，生成并输出第一模拟信号至所述逻辑控制电路；

所述逻辑控制电路，还用于在所述第一控制信号与待转换模拟信号对应的目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号或每个所述第二转换电路输出的第二模拟信号，生成并输出第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应、或所述第二控制信号与所述目标数字信号相对应；

每个所述第二转换电路用于在接收到所述逻辑控制电路输出的第二控制信号的情况下，根据所述待转换模拟信号，对所述逻辑控制电路输出的第二控制信号进行数模转换，生成并输出第二模拟信号至所述逻辑控制电路。

2.根据权利要求1所述的模数转换器，其特征在于，所述逻辑控制电路包括：

第一比较器，包括第一输入端以及第二输入端，第一输入端与对应的所述第一转换电路的输出端以及对应的所述第二转换电路的输出端连接，第二输入端输入第一预设电压、或所述第二输入端与对应的所述第一转换电路的输入端以及对应的所述第二转换电路的输入端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第一比较结果至第一逻辑单元；

第一逻辑单元，输入端与所述第一比较器的输出端连接，输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接，用于根据所述初始信号或每个所述第一比较器输出的第一比较结果，生成并输出第一控制信号至每个所述第一转换电路；以及在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据所述第一比较器输出的第一比较结果，生成第一控制信号以及第二控制信号，并输出所述第一控制信号至每个所述第一转换电路、输出所述第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号相对应。

3.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括：

第一控制开关，第一端与所述第一比较器的第一输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第一输入端对应的第一转换电路的情况下，处于导通状态；

第二控制开关，第一端与所述第一比较器的第一输入端对应的第二转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第一输入端对应的第二转换电路的情况下，处于导通状态。

4.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括：

第一控制开关，第一端与所述第一比较器的第一输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第一输入端对应的第一转换电路的情况下，处于导通状态；

第二控制开关，第一端与所述第一比较器的第一输入端对应的第二转换电路的输出端连接，第二端与所述第一比较器的第一输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第一输入端对应的第二转换电路的情况下，处于导通状态；

第三控制开关，第一端与所述第一比较器的第二输入端对应的第一转换电路的输出端连接，第二端与所述第一比较器的第二输入端连接，用于在所述第一逻辑单元输出第一控制信号至所述第一比较器的第二输入端对应的第一转换电路的情况下，处于导通状态；

第四控制开关，第一端与所述第一比较器的第二输入端连接的第二转换电路的输出端连接，第二端与所述第一比较器的第二输入端连接，用于在所述第一逻辑单元输出第二控制信号至所述第一比较器的第二输入端对应的第二转换电路的情况下，处于导通状态。

5.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括：

第一降压电路，第一端连接在所述第一比较器的第一输入端与所述第一比较器的第一输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第一输入端对应的第一转换电路输出的所述第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第一输入端。

6.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括：

第一降压电路，第一端连接在所述第一比较器的第一输入端与所述第一比较器的第一输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第一输入端对应的第一转换电路输出的第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第一输入端；

第二降压电路，第一端连接在所述第一比较器的第二输入端与所述第一比较器的第二输入端对应的第一转换电路的输出端之间，第二端接地，用于对所述第一比较器的第二输入端对应的第一转换电路输出的所述第一模拟信号进行衰减，并输出衰减后的所述第一模拟信号至所述第一比较器的第二输入端。

7.根据权利要求2至6任意一项所述的模数转换器，其特征在于，所述第一比较器中的场效应晶体管为核心晶体管，每个所述第一转换电路以及每个所述第二转换电路中的场效应晶体管为IO管。

8.根据权利要求1所述的模数转换器，其特征在于，所述逻辑控制电路包括：

第二比较器，第一输入端与对应的所述第一转换电路的输出端连接，第二输入端输入第一预设电压、或所述第二输入端与对应的所述第一转换电路的输出端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第二比较结果至第二逻辑单元；

第二逻辑单元，输入端与所述第二比较器的输出端连接，输出端与每个所述第一转换电路的输入端以及每个所述第二转换电路的输入端连接，用于根据初始信号或所述第二比较器输出的第二比较结果，生成并输出第一控制信号至每个所述第一转换电路；并在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据所述第一控制信号生成并输出反馈信号至每个所述第二转换电路，直至第三逻辑单元输出的第二控制信号与目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应；

第三比较器，第一输入端与对应的所述第二转换电路的输出端连接，第二输入端输入第一预设电压、或第二输入端与对应的所述第二转换电路的输出端连接，用于比较所述第一输入端的输入电压与所述第二输入端的输入电压之间的大小关系，生成并输出第三比较结果至第三逻辑单元；

第三逻辑单元，输入端与所述第三比较器的输出端连接，输出端与每个所述第二转换电路的输入端连接，用于在所述第一控制信号与所述目标数字信号中最高比特位至预设比特位中各比特位的数值相对应的情况下，根据初始信号或所述第三比较器输出的第三比较结果，生成并输出第二控制信号至每个所述第二转换电路，直至所述第二控制信号与所述目标数字信号中预设比特位的下一位至最低比特位中各比特位的数值相对应。

9.根据权利要求8所述的模数转换器，其特征在于，每个所述第二转换电路用于在接收到所述第三逻辑单元输出的第二控制信号的情况下，根据所述待转换模拟信号，对所述第二逻辑单元输出的反馈信号以及所述第三逻辑单元输出的第二控制信号进行数模转换，生成并输出第二模拟信号至所述第三逻辑单元。

10.根据权利要求1所述的模数转换器，其特征在于，每个所述第一转换电路包括：第五控制开关、多个第一转换单元，各所述第一转换单元包括串联的第一电容和第一开关，

所述第五控制开关的第一端与共模电压信号的信号源连接，第二端与各个所述第一电容的第一端连接，控制端用于接收采样时钟信号，所述第五控制开关用于根据所述采样时钟信号，控制所述共模电压信号的信号源与各个所述第一电容的第一端之间的通断状态；

各所述第一转换单元中：第一电容的第二端与第一开关的第一端连接、第一电容的第一端与所述第五控制开关的第二端连接，第一开关的第二端与所述待转换模拟信号的信号源、正参考电压的信号源、负参考电压的信号源分别连接，第一开关的控制端用于接收采样时钟信号，并与所述逻辑控制电路的输出端连接；

各所述第一开关中，控制端响应于接收到的第一控制信号导通所述第一控制信号指示的信号源连接的第二端与所述第一端之间的连接、或响应于接收到的所述采样时钟信号导通所述待转换模拟信号的信号源连接的第二端与所述第一端之间的连接；

各所述第一电容所执行的充放电过程包括：在与所述待转换模拟信号的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源导通连接，并基于第二端接收到的所述待转换模拟信号以及所述共模电压信号进行充电，存储对应于所述待转换模拟信号的采样信号；在与所述第一控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源的连接处于断开状态，根据存储的对应于所述待转换模拟信号的采样信号以及接收到的所述第一控制信号指示的信号源输出的电压信号进行放电或放电，以生成并输出第一模拟子信号；

其中，每个所述第一转换电路输出的所述第一模拟信号包括所述第一转换电路中各所述第一电容输出的所述第一模拟子信号。

11.根据权利要求10所述的模数转换器，其特征在于，每个所述第二转换电路包括：第六控制开关、多个第二转换单元，各所述第二转换单元包括串联的第二电容和第二开关，

所述第六控制开关的第一端与共模电压信号的信号源连接，第二端与各个所述第二电容的第一端连接，控制端用于接收采样时钟信号，所述第六控制开关用于根据所述采样时钟信号，控制所述共模电压信号的信号源与各个所述第二电容的第一端之间的通断状态；

各所述第二转换单元中：第二电容的第二端与第二开关的第一端连接、第二电容的第一端与所述第六控制开关的第二端连接，第二开关的各第二端与所述待转换模拟信号的信号源、正参考电压的信号源、负参考电压的信号源分别连接，第二开关的控制端用于接收采样时钟信号，并与所述逻辑控制电路的输出端连接；

各所述第二开关中，控制端响应于接收到的第二控制信号导通所述第二控制信号指示的信号源连接的第二端与所述第一端之间的连接、或响应于接收到的所述采样时钟信号导通所述待转换模拟信号的信号源连接的第二端与所述第一端之间的连接；

各所述第二电容所执行的充放电过程包括：在与所述待转换模拟信号的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源导通连接，并基于第二端接收到的所述待转换模拟信号以及所述共模电压信号进行充电，存储对应于所述待转换模拟信号的采样信号；在与所述第二控制信号对应的信号源之间的连接导通的情况下，第一端与共模电压信号的信号源的连接处于断开状态，根据存储的对应于所述待转换模拟信号的采样信号以及接收到的所述第二控制信号指示的信号源输出的电压信号进行充电或放电，以生成并输出第二模拟子信号；

其中，每个所述第二转换电路输出的所述第二模拟信号包括所述第二转换电路中各所述第二电容输出的所述第二模拟子信号。

12.根据权利要求11所述的模数转换器，其特征在于，所述模数转换器还包括：

共模电压控制电路，输出端与每个所述第一转换电路中第五控制开关的第一端以及每个所述第二转换电路中第六控制开关的第一端连接，输入端与至少一个所述共模电压信号的信号源连接，用于接收所述至少一个共模电压信号的信号源输出的第二预设电压信号以及第三预设电压信号；在所述第五控制开关处于导通状态的情况下，将所述第二预设电压信号输出至每个所述第一转换电路中的第一部分第一电容的第一端、以及将所述第三预设电压信号输出至每个所述第一转换电路中除所述第一部分第一电容之外的第二部分第一电容的第一端，每个所述第一转换电路中的所述第一部分第一电容和所述第二部分第一电容之间的数量比为第一预设比例；以及在所述第六控制开关处于导通状态的情况下，将所述第二预设电压信号输出至每个所述第二转换电路中的第一部分第二电容的第一端、将所述第三预设电压信号输出至每个所述第二转换电路中除所述第一部分第二电容之外第二部分第二电容的第一端，每个所述第二转换电路中所述第一部分第二电容和所述第二部分第二电容之间的数量比为第二预设比例。

Images