CN116414569A

CN116414569A - 任务处理系统

Info

Publication number: CN116414569A
Application number: CN202310685350.5A
Authority: CN
Inventors: 罗亦鸣; 王大岁; 盛超华
Original assignee: Shanghai Conglian Information Technology Co ltd
Current assignee: Shanghai Conglian Information Technology Co ltd
Priority date: 2023-06-12
Filing date: 2023-06-12
Publication date: 2023-07-11
Anticipated expiration: 2043-06-12
Also published as: CN116414569B

Abstract

一种任务处理系统，包括主控制器以及多个芯片，所述主控制器以及多个芯片以该主控制器为首依次逐级连接，构成菊花链环形拓扑结构，其中，各芯片在接收到第一命令后，通过子任务处理流程确定自己的子任务，同时，将第一命令发送给下级芯片，这样不管芯片的数量是多少，主控制器都仅需要下发一次任务，并且，芯片如果没有有效数据，并不会如现有技术中将原查询命令返回给主控制器，而是将第二命令往下级传输，下级芯片如果依然没有有效数据则会继续下传，直到最后一个芯片籍由菊花链最后一级绕回通道返回第二命令，与现有技术相比，大大提高了任务处理效率和时效性。

Description

任务处理系统

技术领域

本发明涉及芯片技术领域，尤其涉及一种任务处理系统。

背景技术

区块链的任务处理系统通常由主控制器以及多个芯片构成，主控制器以及多个芯片通过菊花链方式串联起来，目前，该系统采用单播的方式下发任务、并查询任务结果。

其中，单播下发任务的过程如下：

由主控制器先确定各芯片的子任务(各芯片的子任务互不重复)，再逐一下发各子任务，每个子任务都是先发送给第一个芯片，第一个芯片在收到子任务后会比较其中的芯片地址是否与本地芯片地址相同，相同则表明该子任务是针对本芯片的子任务，进行相应的处理，反之则将该子任务往下级传输，同理，下级芯片也同样如此处理，假设芯片为10个，则需要下发10次子任务。

可见，这种方式效率较低，在下发任务的过程中可能因数据吞吐量较大造成传输拥塞，导致芯片无法充分发挥其计算效率。

单播查询任务结果的过程如下：

由主控制器先下发针对第一个芯片的查询命令，第一个芯片在收到查询命令后，通过比较发现命令中的芯片地址与本地芯片地址相同，则响应该命令，将有效数据加入查询命令返回给主控制器，或者将原查询命令直接返回给主控制器。

接着再由主控制器下发针对第二个芯片的查询命令，第一个芯片收到该命令后发现地址不同，则将该命令往下级传输给第二个芯片，第二个芯片比对发现该命令是针对自己的，按照第一个芯片的处理方式响应该命令，将有效数据加入查询命令返回给主控制器，或者将原查询命令直接返回给主控制器，依次类推。

需要指出的是，任务的目的是获取符合条件的有效数据，而实际上，只有少数几个芯片会计算出符合条件的有效数据，假设芯片为10个，这种方式需要下发10次查询命令，若仅第十个芯片具有符合条件的有效数据，则在第10次查询时才能获取到符合条件的有效数据，可见，这种方式同样效率较低，并且时效性较差。

综上，现有的任务处理系统效率低、时效性差。

发明内容

基于此，针对上述技术问题，提供一种任务处理系统。

为解决上述技术问题，本发明采用如下技术方案：

一种任务处理系统，包括主控制器以及多个芯片，所述主控制器以及多个芯片以该主控制器为首依次逐级连接，构成菊花链环形拓扑结构，所述主控制器被配置为执行：

任务下发：向所述多个芯片中的第一级芯片发送第一命令，所述第一命令包括目标数据，所述目标数据包含随机数字段；

任务结果查询：向所述第一级芯片发送第二命令；从所述第一级芯片接收返回的第二命令，若所述第二命令具有有效数据，则接收所述有效数据，并再次向所述第一级芯片发送第二命令，若所述第二命令不具有有效数据，则查询结束；

所述芯片被配置为执行：

命令接收处理：接收上级发送的命令，若所述命令为第一命令，则执行子任务处理流程，并将所述第一命令发送给下级芯片，若所述命令为第二命令且本地具有有效数据，则执行查询反馈流程，若本地不具有有效数据，则将所述第二命令发送给下级芯片；

反馈数据中转：接收下级芯片返回的第二命令，并将该第二命令发送给上级；

所述子任务处理流程包括：从所述第一命令中获取所述目标数据；根据预设配置，确定所述随机数字段的指定位；将所述随机数字段的指定位替代为预设二进制数，通过穷举法生成多个随机二进制数，并将所述随机数字段的剩余位替代为每个随机二进制数，得到多个随机数；通过预设处理算法依次对包含不同随机数的目标数据进行处理，得到多个处理结果，将满足预设条件的处理结果所对应的随机数作为有效数据；

其中，所述各芯片的预设二进制数均不同；

所述查询反馈流程包括：在从上级接收到的第二命令中加入一个有效数据并返回给上级，同时，在本地删除该有效数据。

与现有技术相比，本发明大大提高了任务处理效率和时效性。

附图说明

下面结合附图和具体实施方式对本发明进行详细说明：

图1为本发明的结构示意图；

图2为本发明实施例下发任务的流程示意图；

图3为本发明实施例查询结果的流程示意图；

图4为本发明的第一命令和第二命令的格式示意图。

具体实施方式

如图1所示，本申请实施例提供一种任务处理系统，包括主控制器11以及多个芯片12，主控制器11以及多个芯片12以该主控制器11为首依次逐级连接，构成菊花链环形拓扑结构。

其中，主控制器11和多个芯片12均设置在同一块计算板上，当然，主控制器11也可以独立设置在控制板上。

主控制器11被配置为执行：

一、任务下发：

向多个芯片12中的第一级芯片发送第一命令。

其中，第一命令的格式参见图4，其包括命令头、目标数据（数据主体）和校验结果。

命令头通常不超过4个字节，一个字节保存任务ID号，一个字节保存命令类型，一个字节保存广播命令标识，剩余部分可作为特殊标记使用，任务ID号用于区分不同的任务，命令类型为任务下发，广播命令标识可以采用与各芯片的地址均不同的信息，如0000 0000或者1111 1111。

目标数据（数据主体）由若干字节组成，包含4字节或8字节的随机数字段，随机数字段所处位置既有可能是在数据主体的最高字节部分，也有可能在数据主体的最低字节部分，亦有可能在数据主体的中间字节部分。

校验结果包括但不限于8位或16位或32位CRC校验，ECC校验等常用校验方式和位宽。

二、任务结果查询：

S11、向第一级芯片发送第二命令。

其中，如图4所示，第二命令的格式与第一命令的格式相同，区别在于命令类型为任务结果查询以及目标数据（数据主体）部分用于保存有效数据，此处不再赘述。

S12、从第一级芯片接收返回的第二命令，若第二命令具有有效数据，则接收并校验该有效数据，然后再次向第一级芯片发送第二命令，若第二命令不具有有效数据，则查询结束。

其中，主控制器可以根据返回的第二命令中的唯一标识信息和标志，确定哪个芯片返回了有效数据，或者，返回的第二命令与发送的第二命令相同，即返回的第二命令中没有唯一标识信息和标志，代表该第二命令不具有有效数据，并且所有芯片均无有效数据返回，查询结束。

芯片12被配置为执行：

一、命令接收处理：

S21、接收上级发送的命令，通过命令中的命令类型和广播命令标识识别第一命令和第二命令。

S22、若命令为第一命令，则执行子任务处理流程，并将第一命令发送给下级芯片。

其中，为了避免传输过程中产生的误码，先对第一命令进行校验，如果校验正确则执行子任务处理流程。

S23、若命令为第二命令且本地具有有效数据待上报，则执行查询反馈流程，若本地不具有有效数据，则将第二命令发送给下级芯片。

二、反馈数据中转：接收下级芯片返回的第二命令，并将该第二命令发送给上级。

上述的子任务处理流程如下：

S31、从第一命令中获取目标数据。

S32、根据预设配置，确定随机数字段的指定位：指定位可以是一个也可以是多个，指定位可以在随机数字段任何位置，多个指定位可以连续，也可以不连续。

S33、将随机数字段的指定位替代为预设二进制数，如可以替代为当前芯片的地址，需要指出的是，各芯片的预设二进制数均不同，目的是为了使各芯片生成的随机数不重复，再通过穷举法生成多个随机二进制数（随机二进制数的位宽与剩余位的位宽相同），并将随机数字段的剩余位替代为每个随机二进制数，得到多个随机数，即每个随机数就是指定位与剩余位的组合。

以连续的多个指定位（指定位区间）为例，随机数字段的位宽为n，其范围可以表示为[n-1:0]，例如32位随机数字段的范围表示为[31:0]，配置的指定位区间的起始位为m，区间长度为k，则随机数字段总区间可以划分为三部分:[n-1:m+k]，[m+k-1:m]，[m-1:0]，其中[m+k-1:m]部分用预设二进制数替代，其余两部分｛[n-1:m+k]，[m-1:0]｝就是剩余位。

假设4字节的随机数字段（共32位）的指定位为最高的8位，则剩余位有24位，第一级芯片的地址为0000 0001，将指定位替代为0000 0001，并通过穷举法生成多个随机二进制数，可以得到多个随机数：

0000 0001 0000 0000 0000 0000 0000 0000

0000 0001 0000 0000 0000 0000 0000 0001

.....

0000 0001 0000 0000 0000 0000 0000 0010

0000 0001 1111 1111 1111 1111 1111 1111

第二级芯片的地址为0000 0010，将指定位替代为0000 0010，并通过穷举法生成多个随机二进制数，可以得到多个随机数：

0000 0010 0000 0000 0000 0000 0000 0000

0000 0010 0000 0000 0000 0000 0000 0001

0000 0010 0000 0000 0000 0000 0000 0010

.....

0000 0010 1111 1111 1111 1111 1111 1111

芯片的子任务就是用本地产生的随机数进行处理，从上面可以看出，由于将指定位替代为预设二进制数，保证了不同芯片产生的随机数不会重复，由此使各芯片的子任务不重复。

可以理解的是，在生成多个随机二进制数时，可以先根据预设配置，确定穷举范围，再依据穷举范围，通过穷举法生成多个随机二进制数，上例中，剩余位有24位，即位宽为24，则最大可以生成2²⁴个随机二进制数，穷举范围可以配置为与2²⁴相同，也可以小于2²⁴。

其中，上述预设配置可以预先配置于芯片的寄存器中，或者也可以设置在第一命令的特殊标记字段中。

S34、通过哈希算法依次对包含不同随机数的目标数据进行处理，得到多个处理结果（哈希值），将满足预设条件的处理结果所对应的随机数作为有效数据，预设条件是指处理结果（哈希值）的目标位为目标值，如处理结果（哈希值）的最高4位都是0，当然，也可以通过其它算法对目标数据进行处理。

可见，与现有技术不同的是，本申请实施例的各芯片在接收到第一命令后，通过子任务处理流程确定自己的子任务，同时，将第一命令发送给下级芯片，这样不管芯片的数量是多少，主控制器都仅需要下发一次任务，大大提高了效率。

上述的查询反馈流程如下：

在从上级接收到的第二命令中加入一个有效数据（将该有效数据加入第二命令的目标数据（数据主体）部分）并返回给上级，同时，在本地删除该有效数据。

需要指出的是，一个芯片可能具有多个有效数据，故每次收到第二命令就会返回一个有效数据，直到本地不再有有效数据。具体地，每个芯片本地均具有一个数据缓冲区，用于保存多个有效数据（如5个），保存数量取决于资源开销和实际应用需求的平衡，每次收到第二命令时，如果缓冲区内有有效数据，就取出一个有效数据并加入第二命令，同时删除缓冲区内对应的有效数据，下一次再收到第二命令时继续检查缓冲区是否有有效数据，如果有则重复上述过程，否则，将命令下传。

假设芯片为10个，且仅第十个芯片具有符合条件的有效数据，由于其余芯片均没有有效数据，故主控制器只需下发一次第二命令，该第二命令被逐级传输至第十个芯片时，由该芯片在从第九个芯片接收到的第二命令中加入有效数据，并返回给第九个芯片。

如果第十个芯片也没有有效数据，如图1所示，由于芯片构成菊花链环形拓扑结构，最后一个芯片将第二命令发送给下级芯片，相当于将第二命令返回第十个芯片自己，然后再通过反馈通道将命令返回给上级即第九个芯片，从而将第二命令逐级返回。

可见，与现有技术不同的是，本申请实施例的芯片如果没有有效数据，并不会如现有技术中将原查询命令反馈给主控制器，而是将第二命令往下级传输，下级芯片如果依然没有有效数据则会继续下传，直到以下两种情况发生：

1）某个芯片有有效数据，则会停止下传，将有效数据加入第二命令返回给主控制器；

2）到最后一个芯片仍然没有有效数据，则将第二命令返回给主控制器。

这样大大减少了主控制器下发查询命令的次数，也提高了时效性。

其中，为了便于主控制器确定有效数据来自哪个芯片，在从上级接收到的第二命令中加入有效数据并返回给上级时，还在第二命令中加入当前芯片的唯一标识信息，如当前芯片的地址，可以用该地址覆盖第二命令的命令头中的广播命令标识，而如果主控制器收到的第二命令与其发送的第二命令相同，则代表所有芯片均已完成查询。

为了便于主控制器确定收到的第二命令是否具有有效数据，在从上级接收到的第二命令中加入有效数据并返回给上级时，还在第二命令中设置表征该第二命令具有有效数据的标志，这样，主控制器可以依据第二命令中是否具有上述标志，确定该第二命令是否具有有效数据，标志可以设置在第二命令的特殊标志位中。

此外，为了区分不同的任务，芯片返回有效数据时，会在第二命令的命令头中设置对应的任务ID号，该任务ID号也可以作为上述的标志，即第二命令中有任务ID号代表该第二命令具有有效数据，反之则没有有效数据。

下面以3个芯片（芯片1、芯片2和芯片3）为例，对本申请实施例系统的任务处理过程进行说明。

如图2所示，下发任务的过程如下：

1、主控制器向芯片1发送第一命令。

2、芯片1收到该命令后，识别为第一命令，执行子任务处理流程，并将第一命令发送给芯片2。

3、芯片2收到该命令后，识别为第一命令，执行子任务处理流程，并将第一命令发送给芯片3。

4、芯片3收到该命令后，识别为第一命令，执行子任务处理流程。

如图3所示，假设仅芯片2有有效数据，则查询结果的过程如下：

1、主控制器向芯片1发送第二命令。

2、芯片1收到该命令后，识别为第二命令，由于本地无有效数据，故将第二命令发送给芯片2。

3、芯片2收到该命令后，识别为第二命令，且本地有有效数据，故执行查询反馈流程：将有效数据和芯片2的地址加入第二命令，并在第二命令中设置标志，之后将该第二命令返回给芯片1，同时，在本地删除该有效数据。

4、芯片1收到来自芯片2的第二命令，将其中转给主控制器。

5、主控制器从芯片1接收第二命令，通过其中的标识确定该第二命令中具有有效数据，进而从中得到有效数据，然后再次向芯片1发送第二命令。

6、芯片1收到该命令后，识别为第二命令，由于本地无有效数据，将该第二命令发送给芯片2。

7、芯片2收到该命令后，识别为第二命令，由于本地同样无有效数据，将该第二命令发送给下级芯片3。

8、芯片3收到该命令后，识别为第二命令，由于本地也无有效数据，故将第二命令通过菊花链最后一级绕回通道返回给芯片3，然后再返回给上级芯片2。

最后，经过逐级返回，主控制器从芯片1收到第二命令，由于该第二命令与其发送的第二命令相同，故代表所有芯片均已完成查询，并且该命令中没有有效数据。

由上可知，与现有技术相比，本申请实施例提供的任务处理系统大大提高了任务处理效率和时效性。

但是，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。

Claims

1.一种任务处理系统，包括主控制器以及多个芯片，所述主控制器以及多个芯片以该主控制器为首依次逐级连接，构成菊花链环形拓扑结构，其特征在于，所述主控制器被配置为执行：

所述芯片被配置为执行：

其中，所述各芯片的预设二进制数均不同；

2.根据权利要求1所述的一种任务处理系统，其特征在于，所述通过穷举法生成多个随机二进制数，进一步包括：

根据所述预设配置，确定穷举范围；

依据所述穷举范围，通过穷举法生成多个随机二进制数。

3.根据权利要求2所述的一种任务处理系统，其特征在于，所述预设配置预先配置于所述芯片的寄存器中，或者包含在所述第一命令中。

4.根据权利要求3所述的一种任务处理系统，其特征在于，所述预设二进制数采用当前芯片的地址。

5.根据权利要求4所述的一种任务处理系统，其特征在于，所述预设处理算法为哈希算法，所述预设条件是指所述处理结果的目标位为目标值。

6.根据权利要求1-5任一项所述的一种任务处理系统，其特征在于，所述第一命令和第二命令均还包括命令类型和广播命令标识，所述命令类型为任务下发或者任务结果查询。

7.根据权利要求6所述的一种任务处理系统，其特征在于，所述芯片通过所述命令类型和广播命令标识识别所述第一命令和第二命令。

8.根据权利要求7所述的一种任务处理系统，其特征在于，在所述查询反馈流程中，返回给上级的第二命令中还包括当前芯片的唯一标识信息。

9.根据权利要求8所述的一种任务处理系统，其特征在于，所述若存在有效数据，则在从上级接收到的第二命令中加入所述有效数据并返回给上级，进一步包括：

还在所述第二命令中设置表征该第二命令具有有效数据的标志；

所述主控制器依据所述第二命令中是否具有所述标志，确定该第二命令是否具有有效数据。