CN116405190A - 基于sha2算法的数据处理装置 - Google Patents
基于sha2算法的数据处理装置 Download PDFInfo
- Publication number
- CN116405190A CN116405190A CN202310293602.XA CN202310293602A CN116405190A CN 116405190 A CN116405190 A CN 116405190A CN 202310293602 A CN202310293602 A CN 202310293602A CN 116405190 A CN116405190 A CN 116405190A
- Authority
- CN
- China
- Prior art keywords
- mask
- arithmetic
- update
- message
- digest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 69
- 238000012545 processing Methods 0.000 title claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 84
- 238000004364 calculation method Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000006835 compression Effects 0.000 claims description 40
- 238000007906 compression Methods 0.000 claims description 40
- 230000006870 function Effects 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 19
- 238000004891 communication Methods 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 11
- 238000003672 processing method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 16
- 238000007792 addition Methods 0.000 description 65
- 238000010586 diagram Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
Abstract
本发明实施例提供了一种基于SHA2算法的数据处理装置。在本发明实施例的方案中，本申请实施例的数据处理装置包括：算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块、布尔加法运算模块。通过在算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块以及布尔加法运算模块中均采用了掩码进行与和加法运算，实现了在哈希运算中进行了数据保护，防止了因侧信道攻击泄露与密钥相关的中间变量，避免了HMAC计算过程中泄漏输入数据及密钥信息。
Description
技术领域
本发明实施例涉及计算机技术领域，尤其涉及一种基于SHA2算法的数据处理装置。
背景技术
安全芯片是集成了密码算法的专用芯片，为电脑提供加密和安全认证服务。在信息安全领域，安全芯片的地位举足轻重。随着物联网、智能家居设备的激增，安全芯片技术也处于人们关注的焦点。
散列函数(Hash Function)，又称哈希函数，是一种从任意数据中创建数字指纹的方法，广泛应用于信息安全领域，是安全芯片必不可少的支持功能之一。安全散列函数(Secure Hash Algorithm，SHA)，包含SHA-0算法、SHA-1算法、SHA-2算法和SHA-3算法。其中，SHA-2算法在消息认证码、数字签名验证、SSL握手、区块链等领域应用十分广泛。
HMAC是密钥相关的哈希运算消息认证码，广泛使用于SSL协议中。HMAC在计算时会采用密钥和固定比特序列的异或结果参与哈希运算，其计算过程必须保证安全性。采用SHA-2算法构造HMAC是比较常见，如果在SHA-2算法的计算过程中不进行数据保护，则侧信道攻击很容易恢复哈希运算中与密钥相关的中间变量，即可在不攻击认证密钥的情况下，实现对信源身份进行假冒和对消息进行伪造，从而造成HMAC计算过程中泄漏输入数据及密钥信息。
发明内容
有鉴于此，本发明实施例提供一种基于SHA2算法的数据处理装置，以至少部分解决上述问题。
根据本发明实施例的第一方面，提供了一种基于SHA2算法的数据处理装置，包括：算术掩码转换模块，用于将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；算术加法运算模块，用于对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；布尔掩码转换模块，用于将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；迭代运算模块，用于将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；布尔加法运算模块，用于对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
在本发明的另一实现方式中，所述算术掩码转换模块，具体用于：将初始摘要、初始摘要掩码、消息和消息掩码分别与随机数进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码。
在本发明的另一实现方式中，所述算术加法运算模块，具体用于：对所述初始摘要和所述初始摘要掩码进行Ch/Maj函数运算，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码；对所述算术格式的摘要、摘要掩码、消息和消息掩码和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
在本发明的另一实现方式中，所述算术加法运算模块，具体用于：将所述初始摘要和所述初始摘要掩码分别与随机数进行异或运算，得到异或数据；对异或数据进行算术掩码转换，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码。
在本发明的另一实现方式中，所述算术加法运算模块，具体用于：获取基于SHA2的运算参数；对所述初始摘要、初始摘要掩码进行处理，得到第一摘要、第一摘要掩码、第二摘要和第二摘要掩码；对所述消息、消息掩码进行处理，得到第一消息、第一消息掩码、第二消息和第二消息掩码；对所述第一摘要、所述第一摘要掩码、所述第二摘要、所述第二摘要掩码、所述第一消息、所述第一消息掩码、所述第二消息、所述第二消息掩码、所述基于SHA2的运算参数和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行压缩级联运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
在本发明的另一实现方式中，所述算术加法运算模块，具体用于：对所述基于SHA2的运算参数进行数据处理，得到第一参数、第二参数、第三参数、第四参数、第五参数和第一参数掩码、第二参数掩码、第三参数掩码、第四参数掩码、第五参数掩码；对所述第一摘要、所述第一消息、所述第一参数和所述Ch数据进行压缩级联运算，得到第一临时数据；对所述第一摘要掩码、所述第一消息掩码、所述第一参数掩码和所述Ch数据掩码进行压缩级联运算，得到第一临时数据掩码；对所述第一消息和所述第二参数进行算术加法运算，得到第二临时数据；对所述第一消息掩码和所述第二参数掩码进行算术加法运算，得到第二临时数据掩码；对所述第一临时数据、所述第三参数、所述Maj数据、所述第五参数进行压缩级联运算，得到第一算术更新摘要；对所述第一临时数据掩码、所述第三参数掩码、所述Maj数据掩码进行压缩级联运算，得到第一算术更新摘要掩码；对所述第一临时数据、所述第二摘要、所述第五参数掩码进行压缩级联运算，得到第二算术更新摘要；对所述第一临时数据掩码、所述第二摘要掩码进行压缩级联运算，得到第二算术更新摘要掩码；对所述第四参数、所述第二临时数据、所述第二消息进行压缩级联运算，得到第三算术更新摘要；对所述第四参数掩码、所述第二临时数据掩码、所述第二消息掩码进行压缩级联运算，得到第三算术更新摘要掩码。
在本发明的另一实现方式中，所述布尔掩码转换模块，具体用于：将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码分别与所述随机数进行掩码处理，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值进行迭代计算，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码。
在本发明的另一实现方式中，所述布尔掩码转换模块，具体用于：将布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码进行算术掩码转换，得到迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码；对所述迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码进行基于SHA2的算术加法运算，得到迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；将所述迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到用于下一轮迭代运算的布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码。
在本发明的另一实现方式中，所述迭代运算模块，具体用于：对所述迭代后的布尔摘要和所述迭代后的布尔摘要掩码进行异或运算，得到非掩码格式的迭代数据；对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述非掩码格式的迭代数据进行进位数计算，得到进位数；对所述初始摘要、所述初始摘要掩码、所述非掩码格式的迭代数据和所述进位数进行布尔加法运算，得到更新后的摘要和摘要掩码。
根据本发明实施例的第二方面，提供了一种基于SHA2算法的数据处理方法，包括：将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
根据本发明实施例的第三方面，提供了一种基于SHA2算法的数据处理电路，包括：布尔掩码到算术掩码的转换单元，压缩器单元，Ch和Maj函数计算单元，算术掩码到布尔掩码的转换单元，算法控制单元，存储单元。
在本发明的另一实现方式中，所述SHA2算法包括：SHA-224算法、SHA-256算法、SHA-384算法、SHA-512算法，所述SHA-384算法、SHA-512算法复用所述SHA-224算法、SHA-256算法所采用的电路结构。
在本发明的另一实现方式中，所述基于SHA2的算术加法运算所采用的电路综合后运行的最高时钟频率为150MHz。
根据本发明实施例的第四方面，提供了一种电子设备，包括：处理器、存储器、通信接口和通信总线，处理器、存储器和通信接口通过通信总线完成相互间的通信；存储器用于存放至少一可执行指令，可执行指令使处理器执行如第二方面所述的方法对应的操作。
根据本发明实施例的第五方面，提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第二方面所述的方法。
在本发明实施例的方案中，本申请实施例的数据处理装置包括：算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块、布尔加法运算模块。通过在算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块以及布尔加法运算模块中均采用了掩码进行与和加法运算，实现了在哈希运算中进行了数据保护，防止了因侧信道攻击泄露与密钥相关的中间变量，避免了HMAC计算过程中泄漏输入数据及密钥信息。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为根据本发明的一个实施例的基于SHA2算法的数据处理装置的示意性框图。
图2A、2B、2C、2D分别为根据本发明的一个实施例的基于SHA2算法的数据处理的示意图。
图3为根据本发明的另一实施例的基于SHA2算法的数据处理装置的示意性框图。
图4为根据本发明的一个实施例的基于SHA2算法的数据处理方法的示意性框图。
图5为根据本发明的一个实施例的电子设备的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本发明实施例中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。
应当理解，本披露的权利要求、说明书及附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而不是用于描述特定顺序。本披露的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本披露说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本披露。如在本披露说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本披露说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明中SHA-2算法包括消息预处理和哈希运算。SHA-2包含SHA-224、SHA-256、SHA-384、SHA-512等四种算法，其中SHA-224和SHA-256用于处理消息长度小于264bits的消息，每组512bit的消息，共64轮运算。SHA-256得到256bits消息摘要，SHA-224截断256bits摘要的高224bits作为输出摘要。SHA-384和SHA-512用于处理消息长度小于2128bits的消息，每组1024bit的消息，共80轮运算。SHA-512计算得到512bits消息摘要，SHA-384截断512bits摘要的高384bits作为输出摘要。
以SHA-256为例，在消息填充完成后，对每个分组512bit的消息块进行消息扩展：
其中，
用上一组消息计算摘要作为本组计算的8个初始摘要：
之后进行64轮迭代轮运算：For t＝0to 63:
{
h＝g、g＝f、f＝e、 e＝d+T1、
d＝c、c＝b、b＝a、 a＝T1+T2、
}
其中，
最后计算本组消息的摘要：
其中加法运算都为模32加法。
在计算完所有的N组消息后，得到最终摘要：
图1为根据本发明的另一实施例的基于SHA2算法的数据处理装置的示意性框图。本发明实施例的方案可以应用于电子设备，包括但不限于：具有通信功能的终端设备或具有数据处理能力的电子设备等。
本实施例的基于SHA2算法的数据处理装置，可以用于侧信道安全的SHA2硬件实现，包括：
算术掩码转换模块，用于将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；
需要说明的是，此处的算术掩码转换指的是将带有布尔掩码数据，如初始摘要、初始摘要掩码、消息和消息掩码，转换为算术格式数据，如算术格式的摘要、摘要掩码、消息和消息掩码，使得计算过程中不会泄露真实数据。
算术加法运算模块，用于对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；
布尔掩码转换模块，用于将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；
需要说明的是，此处的布尔掩码转换指的是将算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码转换为布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码，方便基于SHA2的迭代运算。
由于布尔加法运算，如循环移位、异或、非等，对算术格式数据不再适用，所以需要将算术格式数据转换为布尔格式数据，进行运算。优选地，可以进行多个并行的布尔掩码转换，例如，对32bit长度的算术格式数据，需要6个时钟周期完成转换。
迭代运算模块，用于将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；
布尔加法运算模块，用于对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
在本发明实施例的方案中，本申请实施例的数据处理装置包括：算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块、布尔加法运算模块。通过在算术掩码转换模块、算术加法运算模块、布尔掩码转换模块、迭代运算模块以及布尔加法运算模块中均采用了掩码进行与和加法运算，实现了在哈希运算中进行了数据保护，防止了因侧信道攻击泄露与密钥相关的中间变量，避免了HMAC计算过程中泄漏输入数据及密钥信息。
在一种可能的实现方式中，所述算术掩码转换模块，具体用于：将初始摘要、初始摘要掩码、消息和消息掩码分别与随机数进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码。
需要说明的是，如图2A所示，本发明中，算术掩码转换采用掩码方案保护中间值真实功耗信息，实现侧信道安全，将原数据(例如，初始摘要和初始摘要掩码)分为两份等长数据a和am：a＝A⊕rnd,am＝rnd，其中rnd为随机数。其中，SHA-224、SHA-256单个摘要和消息长度都为32bits，SHA-384、SHA-512单个摘要和消息长度为64bits。
具体地，对原数据(a,a_m)和一个相同长度的随机数γ
1)在时钟第一拍计算
将结果存到临时寄存器中。
2)在时钟第二拍时计算a的算术掩码a_mAri：
由此得到算术格式的数据对(a,a_mAri)。
需要说明的是，本方案的实现需要的计算有异或、与、非、加法、移位、循环移位等，其中非线性计算有与、加法，需要采用布尔格式数据异或上随机数，消除数据和真实数据相关性后再将得到的数据进行处理。
在一种可能的实现方式中，所述算术加法运算模块，具体用于：对所述初始摘要和所述初始摘要掩码进行Ch/Maj函数运算，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码；对所述算术格式的摘要、摘要掩码、消息和消息掩码和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
在一种可能的实现方式中，所述算术加法运算模块，具体用于：将所述初始摘要和所述初始摘要掩码分别与随机数进行异或运算，得到异或数据；对异或数据进行算术掩码转换，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码。
需要说明的是，通过Ch/Maj函数运算得到的Ch数据、Ch掩码、Maj数据和Maj数据掩码是算术格式数据。以Ch数据、Ch掩码计算转换为例，整个过程需要两个时钟周期：
其中，e,f,g为带一组布尔格式数据，即摘要和摘要掩码，例如，(e,e_m),(f,f_m),(g,g_m)。γ和τ为两个与e,f,g相同位宽的随机数。
第一步、时钟第一拍进行异或运算，分别计算拆分后的几个部分，用随机数掩码后，将数据存储到临时寄存器中：
上述计算方式保证了数据和数据掩码不同时计算，并通过增加随机数避免数据泄露
第二步、时钟第二拍进行算术掩码转换，将布尔格式数据转换为算术格式数据：
得到算术格式数据对(Ch,Ch_m)。Maj数据和Maj数据掩码实现方法与Ch类似，均可以在使用随机数掩码后，将数据存储到临时寄存器中，从而可以共享临时寄存器以减小硬件资源消耗。优选地，可以通过算法控制模块控制Ch/Maj函数运算。
在一种可能的实现方式中，所述算术加法运算模块，具体用于：获取基于SHA2的运算参数；对所述初始摘要、初始摘要掩码进行处理，得到第一摘要、第一摘要掩码、第二摘要和第二摘要掩码；对所述消息、消息掩码进行处理，得到第一消息、第一消息掩码、第二消息和第二消息掩码；对所述第一摘要、所述第一摘要掩码、所述第二摘要、所述第二摘要掩码、所述第一消息、所述第一消息掩码、所述第二消息、所述第二消息掩码、所述基于SHA2的运算参数和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行压缩级联运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
需要说明的是，此处的压缩级联运算可以通过压缩器进行运算，每个压缩器都能将加法操作数的个数减一，多次使用压缩器可以有效缩减了加法运算进位链的关键路径。具体地，如图2B所示，可以通过3:2压缩器进行压缩级联运算，类似于进位保留加法器，减少直接进行加法运算的加数个数，降低加法链路径延迟。
在一种可能的实现方式中，所述算术加法运算模块，具体用于：对所述基于SHA2的运算参数进行数据处理，得到第一参数、第二参数、第三参数、第四参数、第五参数和第一参数掩码、第二参数掩码、第三参数掩码、第四参数掩码、第五参数掩码；对所述第一摘要、所述第一消息、所述第一参数和所述Ch数据进行压缩级联运算，得到第一临时数据；对所述第一摘要掩码、所述第一消息掩码、所述第一参数掩码和所述Ch数据掩码进行压缩级联运算，得到第一临时数据掩码；对所述第一消息和所述第二参数进行算术加法运算，得到第二临时数据；对所述第一消息掩码和所述第二参数掩码进行算术加法运算，得到第二临时数据掩码；对所述第一临时数据、所述第三参数、所述Maj数据、所述第五参数进行压缩级联运算，得到第一算术更新摘要；对所述第一临时数据掩码、所述第三参数掩码、所述Maj数据掩码进行压缩级联运算，得到第一算术更新摘要掩码；对所述第一临时数据、所述第二摘要、所述第五参数掩码进行压缩级联运算，得到第二算术更新摘要；对所述第一临时数据掩码、所述第二摘要掩码进行压缩级联运算，得到第二算术更新摘要掩码；对所述第四参数、所述第二临时数据、所述第二消息进行压缩级联运算，得到第三算术更新摘要；对所述第四参数掩码、所述第二临时数据掩码、所述第二消息掩码进行压缩级联运算，得到第三算术更新摘要掩码。
具体地，前两拍时钟对部分中间数据进行算术掩码转换，即第一摘要(摘要7)、第一消息(消息)、第一参数(δ0)、第二参数(∑1)、Ch。另外部分在下两拍时钟计算。减少了算术掩码转换的硬件开销。由于δ0和∑1的运算是线性，需要分别计算数据和数据掩码。Ch函数运算包括按位与并将数据转换为算术掩码，分别将转换后的数据和数据掩码相加，将结果保存在临时寄存器中。
第一临时数据tmp0＝digest_h+message0+∑1+Ch
第一临时数据掩码tmp0_m＝digest_h_m+message0_m+∑1_m+Ch_m
第二临时数据tmp1＝message0+δ0
第二临时数据掩码tmp1_m＝message0_m+δ0_m
对tmp0和tmp0_m，可以采用两个压缩器级联将四个加数缩减成两个，降低高位宽加法链路的延迟，缩短电路关键路径长度。
下两拍时钟实现另外部分数据计算和转换，即第二摘要(摘要3)、第二消息(消息9)、第三参数(δ1)、第四参数(∑0)、Maj数据和Maj数据掩码。同样，δ1和∑0计算是线性的。
第一算术更新摘要digest0_new＝tmp0+∑0+Maj+Kt(第五参数)
第一算术更新摘要掩码digest0_m_new＝tmp0_m+∑0_m+Maj_m
第二算术更新摘要digest4_new＝tmp0+digest_d+Kt(第五参数掩码)
第二算术更新摘要掩码digest4_m_new＝tmp0_m+digest_d_m
第三算术更新摘要message15_new＝δ1+tmp1+message9
第三算术更新摘要掩码message15_m_new＝δ1+tmp1_m+message9_m
优选的，可以对digest0_new、digest0_m_new、digest4_new、message15_new、message15_m_new等分别采用压缩器进行级联压缩运算。
在一种可能的实现方式中，所述布尔掩码转换模块，具体用于：将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码分别与所述随机数进行掩码处理，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值进行迭代计算，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码。
需要说明的是，布尔掩码转换即给定两个k bits位宽的加数A和B。利用G(进位产生值)和P(进位传播值)等中间信号(临时值)的方式计算数据进位C(进位数)，最后得到A与B的和。
假设要转换数据位宽为k，则进位需迭代次数为：
P0和G0初值为：
G0＝A&B
for i＝1to n：
{
Pi＝Pi-1&(Pi-1＜＜2i-1)
}
得到：
C＝2Gn
布尔掩码转换时要先算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码使用随机数再次掩码，避免转换过程泄漏真实进位信息。算法中移位属于线性计算，采用组合逻辑移位器实现。具体地，对算术格式数据对(a，a_mAri)和两个与数据相同长度的随机数γ和τ：
第一步、时钟第一拍对算术格式数据对用随机数再次掩码，并将临时值存入临时寄存器中：
第二步、计算G(进位产生)和P(进位传播)等中间信号
P0和G0的掩码P0_m和G0_m为：
P0_m＝γ
G0_m＝τ
第三步、迭代计算Pi和Gi。
采用异或随机数来reshare的方法实现非线性与计算，记Pi的四个部分为Pi 0，Pi 1，Pi 2，Pi 3，分别存入寄存器中：
得到Pi及其布尔掩码Pi_m：
然后迭代n次(n为进位需迭代次数)，得到Pn-1和Pn-1_m。
同理，记Gi的四个部分为Gi 0，Gi 1，Gi 2，Gi 3，分别存入寄存器中：
得到Gi及其布尔掩码Gi_m：
然后迭代n次(n与数据位宽有关)，得到Gn和Gn_m。
利用进位计算得到布尔格式的转换值(A,A_m)：
该转换总计花费n+1个时钟周期。
在一种可能的实现方式中，所述布尔掩码转换模块，具体用于：将布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码进行算术掩码转换，得到迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码；对所述迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码进行基于SHA2的算术加法运算，得到迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；将所述迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到用于下一轮迭代运算的布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码。
在一种可能的实现方式中，所述迭代运算模块，具体用于：对所述迭代后的布尔摘要和所述迭代后的布尔摘要掩码进行异或运算，得到非掩码格式的迭代数据；对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述非掩码格式的迭代数据进行进位数计算，得到进位数；对所述初始摘要、所述初始摘要掩码、所述非掩码格式的迭代数据和所述进位数进行布尔加法运算，得到更新后的摘要和摘要掩码。
需要说明的是，如图2C所示，在基于SHA2的迭代运算结束后，得到迭代后的布尔摘要和布尔摘要掩码，此时迭代后的布尔摘要和布尔摘要掩码已经不包含初始消息和摘要的真实值信息，可以直接将掩码摘要异或，还原非掩码格式的迭代数据。
具体地，对初始摘要和初始摘要掩码(a、b)，非掩码格式的迭代数据c，进位carry，进位掩码为rng，最大数据位宽为64bit。本发明采用32bit随机数拼成64bit随机数来使用，即高32bit与低32bit值相同:
digest_update：c
对carry的bit n有：
其中carry[0]为0，an-1、bn-1、cn-1表示与a、b、c的bit(n-1)。
计算carry时组合逻辑较长，可能泄漏a^b的真实值，因此引入随机数对进位掩码，分周期计算
b&c，a&c等中间值，保证计算时不会有glitch泄漏真实数据。采用寄存器分割长进位链，用4拍时钟周期计算最大64bit的进位，降低电路延迟。
如图2D(时序图)所示，digest_up_en为digest_update，即时序图中c的valid标志。valid有效为计算开始，进位计算过程为：
第一步、时钟第一拍存储当前32bit随机数rng到寄存器中，并扩展成64位后作为进位掩码；第二步、时钟第二拍计算
第三步、时钟第三拍计算b&c和carry[16:1]；第四步、时钟第四拍将carry[16]存到临时寄存器中，计算carry[32:17]；第五步、时钟第五拍将carry[32]存到临时寄存器中，计算carry[48:33]；第六步、时钟第六拍用carry[48]计算carry[63:49]，至此进位计算完成，且进位掩码为第一步中存储的rng。其中，可以将第三步至第六步在时钟第三拍进行合并运算，计算carry[63:1]。
优选地，如图3所示，还包括存储模块和总线模块，具体用于：将布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码、更新后的摘要和摘要掩码进行更新存储，并通过总线模块进行数据交换。需要说明的是，存储模块和总线模块，也可以用于将初始摘要，初始摘要掩码、消息和消息掩码进行更新存储，并通过总线模块进行数据交换。
优选地，如图3所示，还包括算法控制模块，具体用于：实现不同长度的布尔格式数据的数据处理，不限于32/64比特。
图4示出了本发明的一个实施例的基于SHA2算法的数据处理方法的示例性流程。本实施例的基于SHA2算法的数据处理方法，可以用于侧信道安全的SHA-2硬件实现，包括：
S410：将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码。
S420：对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码。
S430：将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码。
S440：将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码。
S450：对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
优选地，可以将布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码存储在存储模块中并进行更新迭代。此外，为降低运算复杂性，可以通过算法控制模块控制数据计算、寄存器更新和轮迭运算，并将数据进行存储。
优选地，可以将更新后的摘要和摘要掩码更新到存储模块中，并通过总线模块进行数据交换。
优选地，可以通过算法控制模块实现不同长度的布尔格式数据的数据处理，不限于32/64比特。
在一种可能的实现方式中，所述将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码，包括：将初始摘要、初始摘要掩码、消息和消息掩码分别与随机数进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码。
在一种可能的实现方式中，所述对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码，包括：对所述初始摘要和所述初始摘要掩码进行Ch/Maj函数运算，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码；对所述算术格式的摘要、摘要掩码、消息和消息掩码和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
在一种可能的实现方式中，所述对所述初始摘要和所述初始摘要掩码进行Ch/Maj函数运算，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码，包括：将所述初始摘要和所述初始摘要掩码分别与随机数进行异或运算，得到异或数据；对异或数据进行算术掩码转换，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码。
在一种可能的实现方式中，所述对所述算术格式的摘要、摘要掩码、消息和消息掩码和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码，包括：获取基于SHA2的运算参数；对所述初始摘要、初始摘要掩码进行处理，得到第一摘要、第一摘要掩码、第二摘要和第二摘要掩码；对所述消息、消息掩码进行处理，得到第一消息、第一消息掩码、第二消息和第二消息掩码；对所述第一摘要、所述第一摘要掩码、所述第二摘要、所述第二摘要掩码、所述第一消息、所述第一消息掩码、所述第二消息、所述第二消息掩码、所述基于SHA2的运算参数和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行压缩级联运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
在一种可能的实现方式中，所述对所述第一摘要、所述第一摘要掩码、所述第二摘要、所述第二摘要掩码、所述第一消息、所述第一消息掩码、所述第二消息、所述第二消息掩码、所述基于SHA2的运算参数和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行压缩级联运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码，包括：对所述基于SHA2的运算参数进行数据处理，得到第一参数、第二参数、第三参数、第四参数、第五参数和第一参数掩码、第二参数掩码、第三参数掩码、第四参数掩码、第五参数掩码；对所述第一摘要、所述第一消息、所述第一参数和所述Ch数据进行压缩级联运算，得到第一临时数据；对所述第一摘要掩码、所述第一消息掩码、所述第一参数掩码和所述Ch数据掩码进行压缩级联运算，得到第一临时数据掩码；对所述第一消息和所述第二参数进行算术加法运算，得到第二临时数据；对所述第一消息掩码和所述第二参数掩码进行算术加法运算，得到第二临时数据掩码；对所述第一临时数据、所述第三参数、所述Maj数据、所述第五参数进行压缩级联运算，得到第一算术更新摘要；对所述第一临时数据掩码、所述第三参数掩码、所述Maj数据掩码进行压缩级联运算，得到第一算术更新摘要掩码；对所述第一临时数据、所述第二摘要、所述第五参数掩码进行压缩级联运算，得到第二算术更新摘要；对所述第一临时数据掩码、所述第二摘要掩码进行压缩级联运算，得到第二算术更新摘要掩码；对所述第四参数、所述第二临时数据、所述第二消息进行压缩级联运算，得到第三算术更新摘要；对所述第四参数掩码、所述第二临时数据掩码、所述第二消息掩码进行压缩级联运算，得到第三算术更新摘要掩码。
在一种可能的实现方式中，所述将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码，包括：将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码分别与所述随机数进行掩码处理，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值进行迭代计算，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值；分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码。
在一种可能的实现方式中，所述基于SHA2的迭代运算，包括：将布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码进行算术掩码转换，得到迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码；对所述迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码进行基于SHA2的算术加法运算，得到迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；将所述迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到用于下一轮迭代运算的布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码。
在一种可能的实现方式中，所述对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码，包括：对所述迭代后的布尔摘要和所述迭代后的布尔摘要掩码进行异或运算，得到非掩码格式的迭代数据；对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述非掩码格式的迭代数据进行进位数计算，得到进位数；对所述初始摘要、所述初始摘要掩码、所述非掩码格式的迭代数据和所述进位数进行布尔加法运算，得到更新后的摘要和摘要掩码。
本实施例的基于SHA2算法的数据处理电路，包括：布尔掩码到算术掩码的转换单元，压缩器单元，Ch和Maj函数计算单元，算术掩码到布尔掩码的转换单元，算法控制单元，存储单元。
优选地，由于Ch/Maj函数运算的计算方式相同，因此可以通过Ch和Maj函数计算单元实现了SHA2中Ch和Maj等中间函数计算，复用了Ch和Maj函数计算单元，进而优化数据处理电路的硬件面积，节省了大量的逻辑资源开销。
需要说明的是，通过基于SHA2算法的数据处理电路实现SHA-2算法不仅可以实现安全性高的优点，也可以提高运算速度，提升计算效率。
在一种可能的实现方式中，所述SHA2算法包括：SHA-224算法、SHA-256算法、SHA-384算法、SHA-512算法，所述SHA-384算法、SHA-512算法复用所述SHA-224算法、SHA-256算法所采用的电路结构。
需要说明的是，SHA2其他算法实现与SHA-256类似。SHA-384/SHA-512数据位宽都为64bit，数据加法也为模64加法，在实现时采用64位临时寄存器保存临时值，并复用SHA-256电路结构中布尔掩码到算术掩码的转换单元，压缩器单元，Ch和Maj函数计算单元，算术掩码到布尔掩码的转换单元，算法控制单元，存储单元，以降低面积开销。
采用本发明中电路实现SHA2算法，通过逻辑复用降低算法硬件资源开销并优化电路关键路径延迟和面积。可以根据不同要求，将电路配置为每一种SHA2算法，且都能保证计算过程和结果的侧信道安全。
在一种可能的实现方式中，所述基于SHA2的算术加法运算所采用的电路综合后运行的最高时钟频率为150MHz。
需要说明的是，电路对SHA2算法实现的关键路径—摘要a和摘要e的加法链路进行了时序优化，电路综合后可以运行的最高时钟频率达到150MHz，提高了适用性并优化算法关键路径，使电路工作时钟频率更高。
参照图5，示出了根据本发明的另一实施例的电子设备的结构示意图，本发明具体实施例并不对电子设备的具体实现做限定。
如图5所示，该电子设备可以包括：处理器(processor)502、通信接口(Communications Interface)504、存储有程序510的存储器(memory)506、以及通信总线508。
处理器、通信接口、以及存储器通过通信总线完成相互间的通信。通信接口，用于与其它电子设备或服务器进行通信。处理器，用于执行程序，具体可以执行上述方法实施例中的相关步骤。具体地，程序可以包括程序代码，该程序代码包括计算机操作指令。
处理器可能是处理器CPU，或者是特定集成电路ASIC(Application SpecificIntegrated Circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。智能设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。
存储器，用于存放程序。存储器可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
程序具体可以用于使得处理器执行操作：将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
以上实施方式仅用于说明本发明实施例，而并非对本发明实施例的限制，有关技术领域的普通技术人员，在不脱离本发明实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明实施例的范畴，本发明实施例的专利保护范围应由权利要求限定。上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本发明的实施例可提供为方法、系统或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定事务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行事务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
Claims (15)
1.一种基于SHA2算法的数据处理装置，包括：
算术掩码转换模块，用于将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；
算术加法运算模块，用于对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；
布尔掩码转换模块，用于将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；
迭代运算模块，用于将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；
布尔加法运算模块，用于对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
2.根据权利要求1所述的装置，其中，所述算术掩码转换模块，具体用于：
将初始摘要、初始摘要掩码、消息和消息掩码分别与随机数进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码。
3.根据权利要求2所述的装置，其中，所述算术加法运算模块，具体用于：
对所述初始摘要和所述初始摘要掩码进行Ch/Maj函数运算，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码；
对所述算术格式的摘要、摘要掩码、消息和消息掩码和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
4.根据权利要求3所述的装置，其中，所述算术加法运算模块，具体用于：
将所述初始摘要和所述初始摘要掩码分别与随机数进行异或运算，得到异或数据；
对异或数据进行算术掩码转换，得到Ch数据、Ch掩码、Maj数据和Maj数据掩码。
5.根据权利要求4所述的装置，其中，所述算术加法运算模块，具体用于：
获取基于SHA2的运算参数；对所述初始摘要、初始摘要掩码进行处理，得到第一摘要、第一摘要掩码、第二摘要和第二摘要掩码；
对所述消息、消息掩码进行处理，得到第一消息、第一消息掩码、第二消息和第二消息掩码；
对所述第一摘要、所述第一摘要掩码、所述第二摘要、所述第二摘要掩码、所述第一消息、所述第一消息掩码、所述第二消息、所述第二消息掩码、所述基于SHA2的运算参数和所述Ch数据、Ch掩码、Maj数据和Maj数据掩码进行压缩级联运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息、算术更新消息掩码。
6.根据权利要求5所述的装置，其中，所述算术加法运算模块，具体用于：
对所述基于SHA2的运算参数进行数据处理，得到第一参数、第二参数、第三参数、第四参数、第五参数和第一参数掩码、第二参数掩码、第三参数掩码、第四参数掩码、第五参数掩码；
对所述第一摘要、所述第一消息、所述第一参数和所述Ch数据进行压缩级联运算，得到第一临时数据；对所述第一摘要掩码、所述第一消息掩码、所述第一参数掩码和所述Ch数据掩码进行压缩级联运算，得到第一临时数据掩码；对所述第一消息和所述第二参数进行算术加法运算，得到第二临时数据；对所述第一消息掩码和所述第二参数掩码进行算术加法运算，得到第二临时数据掩码；
对所述第一临时数据、所述第三参数、所述Maj数据、所述第五参数进行压缩级联运算，得到第一算术更新摘要；对所述第一临时数据掩码、所述第三参数掩码、所述Maj数据掩码进行压缩级联运算，得到第一算术更新摘要掩码；
对所述第一临时数据、所述第二摘要、所述第五参数掩码进行压缩级联运算，得到第二算术更新摘要；对所述第一临时数据掩码、所述第二摘要掩码进行压缩级联运算，得到第二算术更新摘要掩码；
对所述第四参数、所述第二临时数据、所述第二消息进行压缩级联运算，得到第三算术更新摘要；对所述第四参数掩码、所述第二临时数据掩码、所述第二消息掩码进行压缩级联运算，得到第三算术更新摘要掩码。
7.根据权利要求6所述的装置，其中，所述布尔掩码转换模块，具体用于：
将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码分别与所述随机数进行掩码处理，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值；
分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的临时值进行迭代计算，得到所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值；
分别对所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码的进位产生值和进位传播值进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码。
8.根据权利要求7所述的装置，其中，所述布尔掩码转换模块，具体用于：
将布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码进行算术掩码转换，得到迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码；
对所述迭代计算的算术摘要、算术摘要掩码、算术消息和算术消息掩码进行基于SHA2的算术加法运算，得到迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；
将所述迭代计算的算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到用于下一轮迭代运算的布尔更新摘要、布尔更新摘要掩码、布尔更新消息和布尔更新消息掩码。
9.根据权利要求8所述的装置，其中，所述迭代运算模块，具体用于：
对所述迭代后的布尔摘要和所述迭代后的布尔摘要掩码进行异或运算，得到非掩码格式的迭代数据；
对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述非掩码格式的迭代数据进行进位数计算，得到进位数；
对所述初始摘要、所述初始摘要掩码、所述非掩码格式的迭代数据和所述进位数进行布尔加法运算，得到更新后的摘要和摘要掩码。
10.一种基于SHA2算法的数据处理方法，包括：
将初始摘要、初始摘要掩码、消息和消息掩码进行算术掩码转换，得到算术格式的摘要、摘要掩码、消息和消息掩码；
对所述算术格式的摘要、摘要掩码、消息和消息掩码进行基于SHA2的算术加法运算，得到算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码；
将所述算术更新摘要、算术更新摘要掩码、算术更新消息和算术更新消息掩码进行布尔掩码转换，得到布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码；
将所述布尔格式的更新摘要、更新摘要掩码、更新消息和更新消息掩码进行基于SHA2的迭代运算，得到迭代后的布尔摘要和布尔摘要掩码；
对所述迭代后的布尔摘要、所述迭代后的布尔摘要掩码、所述初始摘要和所述初始摘要掩码进行布尔加法运算，得到更新后的摘要和摘要掩码。
11.一种基于SHA2算法的数据处理电路，包括：布尔掩码到算术掩码的转换单元，压缩器单元，Ch和Maj函数计算单元，算术掩码到布尔掩码的转换单元，算法控制单元，存储单元。
12.根据权利要求11所述的电路，其中，所述SHA2算法包括：SHA-224算法、SHA-256算法、SHA-384算法、SHA-512算法，所述SHA-384算法、SHA-512算法复用所述SHA-224算法、SHA-256算法所采用的电路结构。
13.根据权利要求12所述的电路，其中，所述基于SHA2的算术加法运算所采用的电路综合后运行的最高时钟频率为150MHz。
14.一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求10所述的方法对应的操作。
15.一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如权利要求10所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310293602.XA CN116405190A (zh) | 2023-03-15 | 2023-03-15 | 基于sha2算法的数据处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310293602.XA CN116405190A (zh) | 2023-03-15 | 2023-03-15 | 基于sha2算法的数据处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116405190A true CN116405190A (zh) | 2023-07-07 |
Family
ID=87009587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310293602.XA Pending CN116405190A (zh) | 2023-03-15 | 2023-03-15 | 基于sha2算法的数据处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116405190A (zh) |
-
2023
- 2023-03-15 CN CN202310293602.XA patent/CN116405190A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7991152B2 (en) | Speeding up Galois Counter Mode (GCM) computations | |
| US20090310775A1 (en) | Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations | |
| KR100800468B1 (ko) | 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및그 방법 | |
| Yuksel et al. | Universal hash functions for emerging ultra-low-power networks | |
| US7191333B1 (en) | Method and apparatus for calculating a multiplicative inverse of an element of a prime field | |
| Moon et al. | An Efficient Encrypted Floating‐Point Representation Using HEAAN and TFHE | |
| Orhanou et al. | SNOW 3G stream cipher operation and complexity study | |
| US20020191783A1 (en) | Method and apparatus for creating a message digest using a multiple round, one-way hash algorithm | |
| Van Hieu et al. | Hardware implementation for fast block generator of Litecoin blockchain system | |
| CN111314054B (zh) | 一种轻量级eceg分组密码实现方法、系统及存储介质 | |
| Bedoui et al. | A Secure Hardware Implementation for Elliptic Curve Digital Signature Algorithm. | |
| Kotukh et al. | Method of Security Improvement for MST3 Cryptosystem Based on Automorphism Group of Ree Function Field | |
| JP2004054128A (ja) | 暗号化装置 | |
| CN114629665B (zh) | 一种用于可信计算的硬件平台 | |
| CN116405190A (zh) | 基于sha2算法的数据处理装置 | |
| CN114553424B (zh) | Zuc-256流密码轻量级硬件系统 | |
| JP2004078053A (ja) | 暗号化装置 | |
| US20030198342A1 (en) | System and method for implementing a hash algorithm | |
| Yu et al. | An Energy-Efficient Double Ratchet Cryptographic Processor With Backward Secrecy for IoT Devices | |
| Hamilton et al. | Implementation of a secure TLS coprocessor on an FPGA | |
| Baik et al. | A High-Throughput and Energy-Efficient SHA-256 Design using Approximate Arithmetic | |
| Jalali et al. | Optimized supersingular isogeny key encapsulation on armv8 processors | |
| Ali | Efficient implementation of linearisation attacks on F-FCSR-16 type key-stream generators | |
| Seo et al. | Portable and Efficient Implementation of CRYSTALS-Kyber Based on WebAssembly. | |
| Xiaohui et al. | Researching and implementation of reconfigurable Hash chip based on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |