CN116386707A - 按存储器扇区进行的读取校准 - Google Patents

按存储器扇区进行的读取校准 Download PDF

Info

Publication number
CN116386707A
CN116386707A CN202211695300.7A CN202211695300A CN116386707A CN 116386707 A CN116386707 A CN 116386707A CN 202211695300 A CN202211695300 A CN 202211695300A CN 116386707 A CN116386707 A CN 116386707A
Authority
CN
China
Prior art keywords
read
memory
circuitry
sector
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211695300.7A
Other languages
English (en)
Inventor
P·文卡塔拉曼
P·舒克拉
V·帕特尔
S·A·斯托勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116386707A publication Critical patent/CN116386707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

按存储器扇区进行的读取校准可包含利用例如默认读取电平的读取电平读取具有多于一个扇区的存储器页。响应于例如不可校正错误校正码读取结果的错误，可针对每个扇区校准相应读取电平以产生每扇区的相应经校准读取电平。可利用所述每扇区的相应经校准读取电平读取所述存储器页。可存储经校准读取电平。

Description

按存储器扇区进行的读取校准
技术领域
本公开大体上涉及存储器，且更具体地说，涉及与按存储器扇区进行的读取校准相关联的设备和方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器可能需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)以及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等等。
还利用存储器作为用于多种电子应用的易失性和非易失性数据存储装置，所述电子应用包含但不限于个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)、电影播放器和其它电子装置。存储器单元可布置成阵列，其中所述阵列在存储器装置中使用。
发明内容
根据本申请案的一方面，提供了一种方法。所述方法包括：利用读取电平读取存储器页，其中存储器页包含多个扇区；接收不可校正错误校正码(UECC)读取结果；响应于UECC读取结果而针对存储器的多个扇区中的每一者校准读取电平以产生每扇区的相应经校准读取电平；以及利用每扇区的相应经校准读取电平读取存储器页。
根据本申请案的另一方面，提供了一种方法。所述方法包括：针对存储器单元经编程到的多个数据状态中的每一者利用相应读取电平读取存储器页，其中存储器页包含多个扇区；接收不可校正错误校正码(UECC)读取结果；响应于UECC读取结果而以每扇区和每数据状态为基础校准相应读取电平中的每一者以产生每扇区每数据状态的相应经校准读取电平；以及利用每扇区每数据状态的相应经校准读取电平读取存储器页。
根据本申请案的又一方面，提供了一种设备。所述设备包括：耦合到存取线和感测线的存储器单元阵列；耦合到感测线的感测电路系统；以及耦合到阵列和感测电路系统的控制电路系统，其中控制电路系统经配置以使得：将相应多个不同读取信号施加到所选存取线的多个扇区中的每一者；每扇区对与施加相应多个不同读取信号中的每一者相关联的错误数量进行计数；以及将每扇区产生最少数量的错误的不同读取信号中的相应一者设定为经校准读取信号，以用来读取扇区以供进行后续读取操作。
根据本申请案的再一方面，提供了一种设备。所述设备包括：耦合到存取线和感测线的存储器单元阵列；耦合到感测线的感测电路系统；以及耦合到阵列和感测电路系统的控制电路系统，其中控制电路系统经配置以使得：将相应多个不同读取信号施加到所选存取线的多个扇区中的每一者；每扇区对与施加相应多个不同读取信号中的每一者相关联的成功位数量进行计数；以及将每扇区产生最大数量的成功位的不同读取信号中的相应一者设定为经校准读取信号，以用来读取扇区以供进行后续读取操作。
附图说明
图1是根据本公开的数个实施例的呈包含存储器系统的计算系统形式的设备的框图。
图2是根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。
图3是根据本公开的数个实施例的非易失性存储器阵列的一部分的示意图。
图4是根据本公开的数个实施例的页缓冲器的框图。
图5是根据本公开的数个实施例的针对多个数据状态的所存储电荷对感测线的曲线图，还说明示例默认读取电平和经校准读取电平。
图6A是根据本公开的数个实施例的对应于相邻数据状态的阈值电压分布的曲线图，还说明示例默认读取电平和经校准读取电平。
图6B是根据本公开的数个实施例的与按扇区进行的读取电平校准相关联的各种信号的曲线图。
图7是根据本公开的数个实施例的用于按扇区进行的读取电平校准的页缓冲器内部的电路系统的示意图。
图8是根据本公开的数个实施例的用于按扇区进行的读取电平校准的电路系统的框图。
图9是根据本公开的数个实施例的用于按存储器扇区进行的读取校准的方法的流程图。
图10是根据本公开的数个实施例的用于按存储器扇区进行的读取校准的方法的流程图。
具体实施方式
本公开包含与按存储器扇区进行的读取校准有关的设备和方法。可针对存储器执行自动读取校准，使得以每存储器装置为基础或以存储器装置的每页为基础而调节读取信号。然而，如果自动读取校准没有足以充分降低原始误码率以使错误校正码(ECC)电路系统校正未完成错误，则这可引起执行数据恢复操作(例如，独立NAND冗余阵列(RAIN)数据恢复操作)。在一些存储器系统中，读取校准操作比读取操作多花费一个数量级的时间，RAIN操作比读取操作多花费两个数量级的时间。作为实例，读取操作可能需要50微秒(μs)，读取校准操作可能需要250μs，RAIN操作可能需要6.4微秒。
本公开的各方面解决上述缺陷和其它缺陷。例如，可以每扇区为基础执行读取校准。可在检测到不可校正ECC(UECC)错误之后且在起始RAIN操作之前执行读取校准。因此，如果读取校准操作可实现充分改进读取操作以移除错误或允许ECC电路系统校正错误，则优选的是起始RAIN操作以恢复数据。本公开的实施例可改进可靠性(例如，原始误码率)和错误恢复性能。
如本文中所使用，除非本文另有明确指示，否则单数形式“一(a/an)”和“所述(the)”包含单数个和复数个提及物。此外，贯穿本申请以许可意义(即，有可能、能够)，而非以强制性意义(即，必须)使用单词“可”。术语“包含”和其派生词意味着“包含但不限于”。术语“耦合”意味着直接或间接连接。
本文中的图遵循编号惯例，其中第一数字对应于图号，且其余的数字标识图中的元件或组件。例如，图2中的元件230类似于图3中的元件330。可以使用连字符和额外数字或字母表示图内的类似元件。参见例如图3中的元件332-1、332-2、332-3、…、332-M。通常可在无连字符和额外数字或字母的情况下表示此类类似元件。例如，图3中的元件332-1、332-2、332-3、…、332-M可统称为332。如本文中所使用，指定符“C”、“M”和“N”，具体地说是关于图中的附图标号，指示可包含数个如此指定的特定特征。如应了解，可以添加、交换和/或去除本文中的各个实施例中示出的元件，以便提供本公开的数个额外实施例。另外，如应了解，图中提供的元件的比例和相对尺度意图说明本发明的某些实施例，且不应被视作限制性意义。
图1是根据本公开的数个实施例的呈包含存储器系统104的计算系统100形式的设备的框图。如本文中所使用，存储器系统104、控制器108或存储器装置110也可单独地被视为“设备”。例如，存储器系统104可为固态硬盘(SSD)，且可包含主机接口106、控制器108(例如，处理器和/或其它控制电路系统)以及为存储器系统104提供存储容量的数个存储器装置110-1、…、110-C(例如，固态存储器装置，例如NAND快闪装置)。存储器系统104可为单个存储器装置。
如图1中所说明，控制器108可经由多个通道耦合到主机接口106和存储器装置110，且可用于在存储器系统104与主机102之间发送数据。接口106可呈标准化接口形式。例如，当存储器系统104用于计算系统100中的数据存储时，接口106可为串行高级技术附件(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)以及其它连接器和接口。然而，总的来说，接口106可提供用于在存储器系统104与具有用于接口106的兼容接受器的主机102之间传送控制、地址、数据和其它信号的接口。
主机102可为主机系统，例如卫星、通信塔、个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器、支持物联网(IoT)的装置、汽车，以及各种其它类型的主机。为了清楚起见，已简化系统100以侧重于与本公开特别相关的特征。主机102可包含能够存取存储器装置104的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。主机102也可为存储器控制器，例如其中存储器系统104是存储器装置(例如，具有裸片上控制器)。
控制器108可与存储器装置110通信以控制数据读取、写入和擦除操作以及其它操作。存储器装置110可为单个裸片上的多个存储器阵列、多个裸片上的多个存储器阵列或单个裸片上的单个存储器阵列。控制器108可在与任一或所有存储器装置110相同的裸片或不同的裸片上。读取请求可来源于主机102和/或存储器系统104，以及其它起源(例如，来源于直接存储器存取(DMA)装置)。
例如，阵列可为具有NAND架构或NOR架构的快闪阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。NAND类型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。尽管在本文中通常提及NAND架构中的浮动栅极类型快闪存储器单元，但实施例不限于此。其它实例包含电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、铁电RAM(FRAM)以及电阻可变存储器，例如相变存储器(PCM)、电阻性随机存取存储器(RRAM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)，基于氧化物的RRAM(OxRAM)和三维交叉点(3DXPoint)等等。3DXPoint存储器可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许多基于快闪的存储器相比，3DXPoint可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
尽管未具体说明，但在一些实施例中，控制器108可包含用于将控制器108耦合到存储器装置110的每个通道的离散存储器通道控制器。控制器108可包含例如数个组件，呈硬件和/或固件(例如，数个集成电路)和/或用于控制对存储器装置110的存取和/或促进主机102与存储器装置110之间的数据传送的软件的形式。
存储器装置110可包含数个存储器单元阵列(例如，非易失性存储器单元)。存储器单元可例如分组成包含多个物理页的数个块。在一些实施例中，与物理页相关联的存储器单元还可与单个存取线相关联。每个物理页可包含如本文中更详细描述的多于一个物理扇区。数个块可包含在存储器单元的平面中，且阵列可包含数个平面。
如图1中所说明，控制器108可包含错误校正码(ECC)电路系统112，其可经配置以执行例如错误编码和/或错误解码等ECC操作。ECC编码是指通过将冗余位添加到数据来对数据进行编码。ECC解码是指查阅经ECC编码数据以检查数据中的任何错误。一般来说，ECC不仅可检测错误，还可校正其能够检测到的错误的子集。数据可被错误编码为码字。码字可具有包含包装器和有效负载的总大小。码字有效负载可参考在码字内编码的数据(例如，用户数据)。码字包装器可参考在码字中编码的错误数据连同有效负载，以保护有效负载。
控制器108可包含独立NAND冗余阵列(RAIN)电路系统114，其在此项技术中也可被称为独立磁盘冗余阵列(RAID)电路系统。关于固态存储器，RAIN是指跨物理存储器装置110的多个存储体或跨多个物理存储器装置110的分布式数据存储，其中分布用以实现可靠性、可用性、性能和容量中的一或多者。根据特定实施方案，RAIN电路系统114可提供数据镜像处理、数据奇偶校验、条带化及其组合中的一或多者。在一些实施例中，RAIN电路系统114可结合ECC电路系统112对数据进行操作以提供检查和恢复校正。在一些实施例中，ECC电路系统112可校正达到阈值数目的错误，且如果存在额外错误，则RAIN电路系统114可提供数据恢复。不可校正ECC读取结果可被称为UECC读取结果。在至少一个实施例中，由ECC电路系统112和RAIN电路系统114提供的检查和恢复校正是对由ECC电路系统112提供的错误校正的补充。例如，如果从存储器装置110读取的数据具有可由ECC电路系统112校正的错误，则所述ECC电路系统可进行校正而无需由RAIN电路系统114进行进一步的数据恢复。然而，如果ECC电路系统112不可校正的错误仍存在，则数据可由RAIN电路系统114恢复。
虽然说明为图1中的控制器108内的组件，但ECC电路系统112和RAIN电路系统114中的每一者可在控制器108外部，或具有位于控制器108内的数个组件和位于控制器108外部的数个组件。本文中描述为由控制器108(例如，由ECC电路系统112和/或RAIN电路系统114)实施的功能性可提供作为存储可由电子装置(例如，控制器108中的固件)执行以提供所述功能性的指令的非暂时性电子装置可读媒体。
可响应于UECC读取结果而执行的另一操作为读取校准。在一些实施例中，读取校准可由控制器108起始。在一些实施例中，读取校准可由存储器装置110的控制电路系统(例如，图2中所说明的控制电路系统220)起始。存储器装置110可包含经配置以执行读取校准的相应读取校准电路系统121-1、121-C。
图2是根据本公开的数个实施例的呈包含存储器装置210的计算系统216形式的设备的框图。存储器装置210经由接口227耦合到主机和/或控制器218。接口227可在存储器装置210与主机218之间传递控制、地址、数据和其它信号。接口227可包含命令总线(例如，耦合到控制电路系统220)、地址总线(例如，耦合到地址电路系统224)，以及数据总线(例如，耦合到输入/输出(I/O)电路系统226)。在一些实施例中，命令总线和地址总线可包括共同命令/地址总线。在一些实施例中，命令总线、地址总线和数据总线可为共同总线的一部分。命令总线可在主机218与控制电路系统220之间传递信号，例如用于计时的时钟信号、复位信号、芯片选择、奇偶校验信息、警报等。地址总线可在主机218与地址电路系统224之间传递信号，例如用于存储器操作的存储器阵列230中的存储器存储体的逻辑地址。所述接口227可以是采用合适协议的物理接口。此协议可为定制的或专用的，或接口227可采用标准化协议，例如外围组件互连高速(PCIe)、Gen-Z互连、加速器的高速缓存相干互连(CCIX)等。在一些情况下，控制电路系统220是寄存器时钟驱动器(RCD)，例如RDIMM或LRDIMM上采用的RCD。
控制电路系统220可对主机218提供的信号进行解码。控制电路系统220还可被称为命令输入和控制电路，且可取决于实施方案而表示不同离散ASIC或不同ASIC的部分的功能性。信号可为主机218提供的命令。这些信号可包含用于控制对存储器阵列230执行的操作的芯片启用信号、写入启用信号和地址锁存信号等。此类操作可包含数据读取操作、数据写入操作、数据擦除操作、数据移动操作等。控制电路系统220可包括状态机、定序器和/或某一其它类型的控制电路系统，其可以硬件、固件或软件或三者的任何组合的形式实施。
可经由数据线向存储器阵列230提供数据和/或从所述存储器阵列提供数据，所述数据线经由读取/写入电路系统223将存储器阵列230耦合到输入/输出(I/O)电路系统226。I/O电路系统226可用于通过接口与主机218进行双向数据通信。读取/写入电路系统223用于将数据写入到存储器阵列230或从存储器阵列230读取数据。作为实例，读取/写入电路系统223可包括各种驱动器、锁存电路系统等。在一些实施例中，数据路径可绕过控制电路系统220。
存储器装置210包含地址电路系统224以锁存通过接口227提供的地址信号。通过行解码器228和列解码器225接收地址信号并对地址信号进行解码以存取存储器阵列230。可通过使用感测电路系统229感测感测线上的电压和/或电流变化而从存储器阵列230读取数据。感测电路系统229可耦合到存储器阵列230。感测电路系统229可包括例如感测放大器，所述感测放大器可读取并锁存来自存储器阵列230的数据的页(例如，行)。感测(例如，读取)存储在存储器单元中的位可涉及感测一对感测线上的相对较小电压差，所述感测线可被称为位线、数字线或数据线。
存储器阵列230可包括以通过存取线(其还可被称为字线或选择线)耦合的行和通过感测线(其还可被称为位线、数字线或数据线)耦合的列布置的存储器单元。尽管存储器阵列230示出为单个存储器阵列，但存储器阵列230可表示以存储器装置210的存储体布置的多个存储器阵列。存储器阵列230可包含数个存储器单元，例如易失性存储器单元(例如，DRAM存储器单元，以及其它类型的易失性存储器单元)和/或非易失性存储器单元(例如，RRAM存储器单元，以及其它类型的非易失性存储器单元)。
控制电路系统220还可包含读取校准电路系统222。在一些实施例中，读取校准电路系统222包括经配置以执行本文中所描述的读取校准操作的专用集成电路(ASIC)。在一些实施例中，读取校准电路系统222表示未体现在单独的离散电路系统中的控制电路系统220的功能性。读取校准电路系统222经配置以使得针对存储器阵列230的所选存取线的不同扇区使用不同读取电平。读取校准电路系统经配置以使得每扇区对与不同读取电平中的每一者相关联的错误数量进行计数。读取校准电路系统222经配置以使得将每扇区产生最少数量的错误的不同读取电平中的相应一者设定为经校准读取电平，以用来读取扇区以供进行后续读取操作。关于本文中的读取校准操作描述读取校准电路系统222的额外功能性。
图3是根据本公开的数个实施例的非易失性存储器阵列330的一部分的示意图。存储器阵列330可包含于图1中所说明的存储器装置110内。图3的实施例说明NAND架构非易失性存储器阵列。然而，本文中所描述的实施例不限于此实例。如图3中所示，存储器阵列330包含存取线331-1、…、331-N(例如，字线)和相交感测线332-1、332-2、332-3、…、332-M(也被称为数据线或位线)。为了便于在数字环境中寻址，存取线331的数目和感测线332的数目可为二的一些幂(例如，356条存取线乘以4,096条感测线)。
存储器阵列330包含NAND串340-1、340-2、340-3、…、340-M。每个NAND串包含非易失性存储器单元336-1、…、336-N，其各自以通信方式耦合到相应存取线331。每个NAND串340(及其构成存储器单元336)还与感测线332相关联。每个NAND串340的存储器单元336在源极选择栅极337(例如，场效应晶体管(FET))与漏极选择栅极338(例如，FET)之间以源极到漏极方式串联耦合。每个源极选择栅极337经配置以响应于源极选择线334上的信号选择性地将相应NAND串340耦合到共同源极333，而每个漏极选择栅极339经配置以响应于漏极选择线335上的信号选择性地将相应NAND串340耦合到相应感测线332。
如图3中所说明的实施例中所示，源极选择栅极337的源极耦合到共同源极线333。源极选择栅极337的漏极耦合到对应NAND串340-1的存储器单元336-1的源极。漏极选择栅极338的漏极在漏极触点339处耦合到对应NAND串340-1的感测线332-1。漏极选择栅极338的源极耦合到对应NAND串340-1的最后一个存储器单元336-N(例如，浮动栅极晶体管)的漏极。
在数个实施例中，非易失性存储器单元336的构造包含源极、漏极、浮动栅极或其它电荷存储结构，以及控制栅极。存储器单元336使其控制栅极耦合到存取线331。NOR阵列架构将类似地进行布置，不同之处在于存储器单元串将在选择栅极之间并联耦合。此外，NOR架构可提供对阵列中的存储器单元的随机存取(例如，与NAND架构的基于页的存取相反)。
耦合到所选存取线331的存储器单元336的数目(例如，子集或全部)可作为群组一起写入和/或读取。一起写入和/或读取的存储器单元336的数目可对应于数据页。如本文中所使用，高电平操作的实例被称为写入或读取操作(例如，从控制器的视角)，而对于存储器单元，此类操作被称为编程或感测。耦合到特定存取线并一起编程到相应状态的存储器单元336的群组可被称为物理页。每个物理页可划分成数个扇区(例如，每页四个扇区)。编程操作可包含向所选存取线331施加数个编程脉冲(例如，16V-20V)，以便将耦合到所选存取线331的所选存储器单元336的阈值电压(Vt)增加到对应于目标数据状态的所需编程电压电平。
读取操作可包含感测耦合到所选存储器单元336的感测线332的电压和/或电流变化以便确定所选存储器单元336的状态。读取操作可包含对感测线332预充电，以及在所选存储器单元336开始导通时感测放电。读取操作可使用离散读取信号(也被称为感测信号)量值来感测所选存储器单元336的不同数据状态。如本文中所使用，“读取电平”不同于“读取信号”或“感测信号”。“读取电平”是指对存储器单元执行读取操作所产生的信号的量值。这关于图6B和图7更详细地进行描述。术语“读取信号”和“感测信号”可互换地使用以指代当感测存储器单元时施加到所选存取线的信号。
感测所选存储器单元336的状态可包含向所选存取线331且因此向所选存储器单元336的控制栅极提供具有不同量值的离散读取信号，同时向耦合到串340的非所选存储器单元336的存取线提供足以独立于非所选存储器单元336上存储的电荷使非所选存储器单元336置于导通状态的信号(例如，导通电压)。可感测对应于正读取的所选存储器单元336的感测线332以响应于施加到所选存取线331的特定读取信号而确定所选存储器单元336是否导电。例如，可通过存取线331的电压确定所选存储器单元336的状态，在所述电压下，感测线332的电流达到与特定数据状态相关联的特定参考电流。尽管图3中未具体说明，但每个感测线332可耦合到感测放大器(或数个感测线332可耦合到感测放大器)。感测放大器可包含于页缓冲器中(例如，如图4中更详细地说明)。
根据本公开的至少一个实施例，可执行读取校准操作，使得针对读取存储器单元336的页的不同扇区使用不同读取电平。例如，对于图3，可使用不同读取电平来读取串340-1的存储器单元336，而不是与串340-M相关联的存储器单元336。
图4是根据本公开的数个实施例的页缓冲器444的框图。页缓冲器444可为感测电路系统(例如，图2中所说明的感测电路系统229)的一部分，尽管未具体说明，但所述感测电路系统可包含感测放大器。页缓冲器444耦合到感测线432。图4中所说明的感测线432可耦合到多个存取线，例如存取线431。可由存取线驱动器443(也被称为字线驱动器)为存取线431供应电力、信号等。与存取线431相关联的存储器单元(图4中未具体说明)可对应于可划分成数个扇区的物理页。在图4中所说明的实例中，存取线431被划分成四个扇区446-1、446-2、446-3、446-4，然而，实施例不限于特定数量的扇区。借助于实例，物理页可存储16千字节的数据，且每个扇区446可存储4千字节的数据。
不同扇区446可能倾向于有不同缺陷，使得跨整个物理页执行读取校准可能会使得页的某些部分(例如，扇区)倾向于被正确读取而页的某些部分倾向于被不正确读取。图5中说明了这一情况的实例。根据本公开的至少一个实施例，对每个扇区446进行读取校准，使得可针对不同扇区446针对与之相关联的存储器单元的相同数据状态使用不同读取电平。页缓冲器444可用于操控读取操作，使得读取电平的变化具有与改变读取信号类似的效果。
图5是根据本公开的数个实施例的针对多个数据状态的所存储电荷548对感测线532的曲线图，还说明示例默认读取信号550和经校准读取信号552。横轴编号指示表示物理存储器页的编号感测线532。纵轴编号指示所存储电荷548的量值(例如，存储在存储器单元上的电压和/或电荷)。四个竖直分区指示物理存储器页划分成扇区546-1、546-2、546-3、546-4。数据状态由阈值电压分布554-0、554-1、554-2、554-3、554-4、554-5、554-6、554-7指示。阈值电压分布554由点指示，所述点中的每一者表示存储在个别存储器单元上的实际电荷(例如，电压)。八个阈值电压分布的存在指示对应存储器单元可经编程到八个数据状态中的一者，意味着每存储器单元存储三个数据位。阈值电压分布554可在本文中简称为分布554。
第零分布554-0对应于擦除状态且表征为对应于所述数据状态的相对较宽或分散的电荷分布，如第零数据状态554-0的点分散情况比其它数据状态554-1、554-2、554-3、554-4、554-5、554-6、554-7的点分散情况更宽所指示。关于图5，分布的宽度是指表示经编程(或擦除)到特定数据状态的特定存储器单元的电荷的竖直点扩散。与其它编程状态的分布相比，擦除状态的分布554-0的相对宽度可能不太受关注，这是因为在擦除状态与下一个最接近数据状态之间存在更宽的电压范围(也被称为读取裕度)，这由第一分布554-1指示。擦除状态的第零分布554-0的平均值在所有扇区546(例如，从左到右)内相当一致。换句话说，第零分布呈现为跨感测线532的相对平坦的(即使是分散的)线。
第一分布到第四分布554-1、554-2、554-3、554-4中的每一者的平均值在所有感测线532和扇区546内相当一致。然而，第一扇区546-1的第五分布554-5的平均值逐渐减小到更左侧的感测线532的更小所存储电荷548，如图5中所指示。注意，第一扇区546-1中第五分布554-5的平均值的逐渐减小也减小了第四分布554-4与第五分布554-5之间的读取裕度。这可能会造成出现读取错误的可能性更高。第二扇区到第四扇区546-2、546-3、546-4内的第五分布554-5的平均值相当恒定。
第五分布554-5的这种趋势重复，但对于第六分布和第七分布554-6、554-7中的每一者都有所放大。具体地说，第一扇区546-1中第七分布554-7的平均值在感测线532上显著变化。这一趋势可能指示存储器装置一侧附近(更靠近从“0”标记开始的感测线532)的某些物理特性或缺陷可能会干扰或以其它方式影响与之相关联的存储器单元的电荷状态，尤其是对于存储相对较大所存储电荷548的存储器单元。这可能会导致读取错误。可用于区分经编程到第六数据状态或第七数据状态的存储器单元的默认读取信号550可能会给第一扇区546-1中经编程到第七数据状态的存储器单元带来错误，如与第一扇区546-1中的默认读取信号550相交和/或出现在其下方的点所指示。
根据本公开的至少一个实施例，可校准第一扇区546-1的读取信号550以产生第一扇区546-1的经校准读取信号552。第二扇区、第三扇区和第四扇区546-2、546-3、546-4的读取信号可保持处于默认读取信号550的量值。在一些实施例中，基于ECC电路系统的操作，可能无法确定读取错误仅发生在第一扇区546-1中。因此，可针对每个扇区546执行读取校准操作。关于图5中所说明的实例，可能会为第二扇区、第三扇区和第四扇区546-2、546-3、546-4维持默认读取信号550，因为对于第七分布554-7(数据状态)很少有点重叠和/或位于默认读取信号550之下，这意味着几乎没有错误并且不同读取信号可能不会为这些扇区产生更好结果。
与为整个存储器页的数据状态校准读取信号的一些先前方法相比，本公开的实施例可有利地通过每扇区546校准读取信号而提供更好读取结果。例如，如果经校准读取信号552用于读取整个页，则第二扇区、第三扇区和第四扇区546-2、546-3、546-4可能会产生比利用默认读取信号550读取产生的错误更多的错误，这是因为经校准读取信号552与同第六分布554-6相关联的许多点重叠。换句话说，默认读取信号550的逐页读取校准可能不会提供任何足以克服整个页的UECC读取结果的读取信号。如本文中所描述，如果逐页读取校准操作没有克服UECC读取结果，则可起始相对时间和资源密集型RAIN操作以尝试恢复数据。
本文中描述读取校准操作的额外细节。尽管图5中未具体说明，但可针对多于一个数据状态执行读取校准操作(例如，可针对第五分布554-5与第六分布554-6之间的默认读取信号执行读取校准操作)。在一些实施例中，可校准所有读取信号(例如，响应于UECC读取结果)。
尽管说明两个离散读取信号550、552，但本公开的至少一个实施例包含在读取操作期间向所选存取线施加仅一个读取信号量值。在至少一个实施例中，可针对每个扇区546使用不同读取信号。读取信号500、552的有效差异可通过页缓冲器的操作来实现，所述操作向感测线施加升压信号以操纵读取操作，就如同向存取线施加不同读取信号一样。对于此类实施例并且关于最上面的数据状态，默认读取信号550指示施加到用于感测所有四个扇区546-1、546-2、546-3、546-4的存取线的读取信号的实际量值，以及施加到用于三个扇区546-2、546-3、546-4的存取线的读取信号的有效量值。对于此类实施例并且关于最上面的数据状态，经校准读取信号552指示施加到用于感测第一扇区546-1的存取线的读取信号的有效量值。关于图5的描述应解释为适用于默认读取电平和经校准读取电平以及经校准读取信号。例如，校准读取电平可具有与如本文中所描述的校准读取信号相同的效果。
图6A是根据本公开的数个实施例的对应于相邻数据状态的阈值电压分布654-1、654-2的曲线图，还说明示例默认读取信号650和经校准读取信号652。横轴表示存储器单元的信号量值(例如，电荷存储状态)。纵轴表示经编程到与每个分布654相关联的相应数据状态的存储器单元的数量。纵轴通常以对数刻度呈现以将分布654说明为钟形曲线。相邻分布654表示存储器单元及其相关联状态对于两个数据状态中的每一者的统计分布。第一分布654-1对应于第一数据状态，第二分布654-2对应于第二数据状态。
如所说明，每个分布654在其中心附近具有峰，其可表示每个数据状态的目标状态。每个分布654在峰的两侧逐渐消失，这是对个别存储器单元的编程操作的有效性变化的表示。相邻分布654之间的是谷，其中对应于不同分布654的个别存储器单元的数据状态重叠。具有谷的电荷存储状态的存储器单元可具有与分布654-1、654-2中的任一者相关联的目标电荷存储状态，这可能会导致读取错误。校准读取电平可具有与校准读取信号(例如，从默认读取信号650到经校准读取信号652)类似的效果，并且可有助于减少读取错误。例如，通过将读取信号移动得更靠近相邻分布654之间的谷的中部，可减少读取错误。
图6B是根据本公开的数个实施例的与按扇区进行的读取电平校准相关联的各种信号的曲线图。信号具有通常表示时间的横轴，该横轴对于每个信号都是相同的时间标度。所述信号具有表示相应信号量值的纵轴，该纵轴对于每个信号可不同。
标记为“WL”的信号656表示在感测(读取)操作期间存取线上的信号的量值。标记为“TC”的信号包含默认读取电平651和经校准读取电平653，其中任何一个都可在感测(读取)操作期间施加。标记为“升压”的信号655表示升压信号(例如，电压)，可施加这一升压信号以使得感测电路系统感测所选存储器单元，如同默认读取信号650(图6A中)改变为经校准读取信号652(图6A中)一样。可向感测电路系统(例如，页缓冲器)施加升压信号655。图6B中所说明的信号和标记对应于图7中所说明的电路系统。
在一些实施例中，升压信号不引起施加到正读取的存取线的信号的量值的变化。参见，例如，当升压信号655改变时，存取线上的信号656一旦为高，则量值不会改变。实际上，施加升压信号655引起感测电路系统的操作发生变化，具有与施加到存取线的信号的量值改变时将发生的情况类似的效果。换句话说，施加升压信号655可使得感测电路系统读取存储器单元，如同不同量值的信号被施加到存取线一样，尽管这种信号的量值没有改变。这通过从默认读取电平651到由虚线表示的经校准读取电平653的变化来说明。这种变化与升压信号655的施加同时发生(当升压信号的量值改变时)。
图7是根据本公开的数个实施例的用于按扇区进行的读取电平校准的页缓冲器内部的电路系统的示意图。图7中电路系统上的标记(例如，“WL”、“TC”和“升压”)对应于图6B中的标记。电路可耦合到页缓冲器或耦合到页缓冲器的一部分。电路系统可耦合到感测电路系统729或耦合到感测电路系统的一部分。感测电路系统可耦合到大量感测线(例如，参见图4)，说明了所述感测线中的一个感测线732(“位线”)。感测线732经由选择栅极漏极(“SGD”)晶体管738耦合到存储器单元的串740。串740中的每个存储器单元与不同存取线731(“WL”)相关联。存储器单元的串740经由选择栅极源极晶体管(“SGS”)737耦合到源极(“SRC”)733。
感测线通过箝位器(“BL箝位器”)选择性地耦合到页缓冲器。感测线可经由第二箝位器(“BL箝位器2)通过电压源(“Vcc”)和电流预充电电路系统(“I预充电”)预充电。预充电电路系统和感测线732可通过升压隔离电路系统(“TC Iso”)与标记为“TC”的节点隔离。在来自感测线732的信号到达感测电路系统729之前，可经由电容器在标记为“TC”的节点处施加升压信号754，感测电路系统包含标记为“Vccr”、“Senb”和“Sa_out”的节点。
升压信号754的施加改变了来自感测线732的信号的量值。可设定升压信号754的量值，以使得其改变来自感测线732的信号的量值，以实现感测线732上的信号将使施加到所选存取线的读取信号的量值731被校准为读取存取线的特定扇区的特定数据状态。换句话说，升压信号754可按扇区进行校准以提供如本文中所描述的经校准读取电平。此类实施例可简化用于读取存储器单元的电路系统与将向存取线施加不同离散读取信号以读取存储器单元的方法(例如，能够向存取线施加至少七个离散读取信号以感测8位存储器单元的电路系统)，并且在此基础上，作为读取校准操作的一部分，通过改变量来对此类信号进行升压。向存取线施加不同离散读取信号可能需要比向页缓冲器施加变化升压信号754更复杂的电路系统。
图8是根据本公开的数个实施例的用于按扇区进行的读取电平校准的电路系统的框图。电路系统包含描述器(elaborator)逻辑860，其从页缓冲器844接收输入且将输出提供到固件858。描述器逻辑860可实施于例如现场可编程门阵列、ASIC等硬件中。固件858表示可执行指令，所述可执行指令还可被称为代码。固件858提供输出以控制施加到页缓冲器844的各种扇区846-1、846-2、846-3、846-4的升压信号。页缓冲器844包含施加升压信号所必需的电路系统(例如，图8的左侧上说明的电路系统)。描述器逻辑860和/或固件858可为如图2中所说明的读取校准电路系统222的一部分，或者如图2中所说明的感测电路系统229的一部分。
描述器逻辑860包含用于每个扇区的计数器(“CFByte”)846，其经配置以针对与读取校准操作相关联的每个不同读取电平对每个扇区的成功位和失败位进行计数。读取校准操作可包含默认读取电平，例如，其中没有升压信号被施加到页缓冲器844，使得被施加感测信号的存储器单元的输出不受影响。读取校准操作可包含使用一或多个不同读取电平，该不同读取电平由施加到页缓冲器844的不同量值的升压信号的施加引起。对于默认读取电平和每个不同读取电平，描述器逻辑860可对每扇区846的错误数目进行计数。这由描述器逻辑860中所说明的直方图表示。描述器逻辑860可执行硬件校准以为每个扇区846选择相应读取电平，所述读取电平为所述扇区846提供最少数目的错误。因此，每个扇区846可以用特定于所述扇区846的经校准读取电平进行读取。在一些情况下，多于一个扇区846可具有相同读取电平。尽管未在图8中具体说明，但可针对存储器单元可经编程到的多于一个数据状态执行读取校准操作。描述器逻辑860可向固件858提供指示每个扇区846的经校准读取电平的信号。固件858可使得相应的适当升压信号被施加到页缓冲器844的每个扇区846，使得作为读取校准操作的结果，针对每个扇区846使用所需的经校准读取电平。
固件858可与固件存储区(未具体说明)相关联，且可耦合到控制电路系统(例如，图2中所说明的控制电路系统220)。控制电路系统可使得每扇区846将经校准读取信号存储在固件存储区中。控制电路系统可使得每扇区846，针对存储器阵列的存储器单元可经编程到的数据状态存储相应经校准读取电平。经校准读取信号可存储作为指示经校准读取信号的数据和/或指示其对应升压信号的数据。在图8中，不同升压信号由“Boost_ref”、“Boost_l”和“Boost_h”表示，其可被称为默认或参考升压信号、低升压信号和高升压信号。实施例不限于特定数量的升压信号。
图9是根据本公开的数个实施例的用于按存储器扇区进行的读取校准的方法的流程图。可通过处理逻辑执行所述方法，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，通过控制电路系统(例如，图2中所说明的控制电路系统220)执行所述方法。尽管以特定顺序或次序示出，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程也是可能的。
在框970处，所述方法可包含利用读取电平读取存储器页。读取电平可为默认读取电平或先前经校准读取电平。存储器页包含多于一个扇区。在框972处，所述方法可包含接收不可校正错误校正码(UECC)读取结果。在一些实施例中，可从例如图1中所说明的ECC电路系统112的ECC电路系统接收UECC读取结果。
在框974处，所述方法可包含响应于UECC读取结果而针对存储器的扇区中的每一者校准读取电平。针对每个扇区校准读取电平产生每扇区的相应经校准读取电平。校准读取电平可包含向与存储器页相关联的存取线施加固定信号，向与存储器页相关联的页缓冲器施加不同升压信号，对升压信号中的每一者的成功位的相应数量进行计数，以及基于不同升压信号中的每一者的成功位的相应数量而调节读取电平。
施加升压信号可包含施加量值小于与默认或先前经校准读取电平相关联的参考升压信号的第一升压信号。施加升压信号还可包含施加量值大于默认升压信号的第二升压信号。可施加具有更大或更小量值的其它升压信号以进一步使读取电平精确。
基于成功位的相应数量而调节读取电平可包含根据产生更大数量的成功位的不同升压信号中的一者调节读取电平。在一些实施例中，代替对成功位进行计数，可对相应错误数量进行计数。在此类实施例中，可根据使给定扇区的错误最小化的不同升压信号中的一者来调节读取电平。
在框976处，所述方法可包含利用每扇区的相应经校准读取电平读取存储器页。在一些实施例中，可将每扇区的相应经校准读取电平存储在固件中。可执行RAIN操作，以响应于在利用每扇区的经校准读取电平读取存储器页之后接收到的后续UECC读取结果而恢复数据。例如，可通过图1中所说明的RAIN电路系统114执行RAIN操作。
图10是根据本公开的数个实施例的用于按存储器扇区进行的读取校准的方法的流程图。在框1080处，所述方法可包含针对存储器单元经编程到的每个数据状态利用相应读取电平读取存储器页。存储器单元页包含多于一个扇区。在框1082处，所述方法可包含接收UECC读取结果。
在框1084处，所述方法可包含响应于UECC读取结果而以每扇区和每数据状态为基础校准相应读取电平中的每一者。校准相应读取电平中的每一者产生每扇区每数据状态的相应经校准读取电平。校准可包含向与存储器页相关联的存取线施加固定信号，以及针对数据状态中的每一者向与存储器页相关联的页缓冲器施加相应升压信号集合，对多个升压信号中的每一者的成功位的相应数量进行计数，以及基于升压信号中的每一者的成功位的相应数量而调节相应读取电平。如上文所描述，在一些实施例中，代替对成功位进行计数，可对错误进行计数。在一些情况下，可不基于成功位或错误的计数而调节相应读取电平中的至少一者。例如，读取电平中的一些可能需要进行调节，而读取电平中的一些可能不需要调节。在一些实施例中，可以每扇区和每数据状态为基础同时校准相应读取电平中的每一者。在一些实施例中，可以每扇区和每数据状态为基础循序校准相应读取电平中的每一者。
在框1086处，所述方法可包含利用相应经校准读取电平读取存储器页。尽管未具体说明，所述方法可包含禁止RAIN操作直到相应读取电平经校准为止。禁止RAIN直到校准之后可能是有益的，以便减少不必要地使用时间和电力来执行可能不是必需的RAIN操作，因为读取电平校准操作足以解决UECC读取结果。在校准之后，如果仍存在UECC读取结果，则可执行RAIN操作。
术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储供机器执行的指令集或对所述指令集进行编码以及使机器执行本公开的任何一或多种方法的任何媒体。因此应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
尽管已在本文中说明并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所的具体实施例。本公开意图涵盖本公开的各种实施例的修改或变化。应理解，以上描述已以说明性方式而非限制性方式进行。在审阅以上描述之后，上述实施例的组合以及本文中未具体描述的其它实施例对于所属领域的技术人员而言将是显而易见的。本公开的各种实施例的范围包含使用上述结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及这些权利要求书所授予的等效物的完整范围来确定。
在前述详细描述中，出于精简本公开的目的而将各种特征一起分组在单个实施例中。本公开的这一方法不应被理解为反映以下意图：本公开的所公开实施例必须使用比每项权利要求中明确陈述的特征更多的特征。相反，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入具体实施方式中，其中每项权利要求就其自身而言作为单独实施例存在。

Claims (22)

1.一种方法，其包括：
利用读取电平(651)读取(970)存储器页，其中所述存储器页包含多个扇区(446-1、446-2、446-3、446-4)；
接收(972)不可校正错误校正码UECC读取结果；
响应于所述UECC读取结果而针对存储器的所述多个扇区中的每一者校准(974)所述读取电平以产生每扇区的相应经校准读取电平(653)；以及
利用所述每扇区的相应经校准读取电平读取(976)所述存储器页。
2.根据权利要求1所述的方法，其进一步包括：
在利用所述每扇区的相应经校准读取电平读取所述存储器页之后接收后续UECC读取结果；以及
响应于所述后续UECC读取结果而执行独立NAND冗余阵列RAIN操作以恢复数据。
3.根据权利要求1所述的方法，其中校准所述读取电平包括：
将固定信号施加到与所述存储器页相关联的存取线(331-1、331-N)；
将多个升压信号(655)施加到与所述存储器页相关联的页缓冲器(444)；
对所述多个升压信号中的每一者的成功位的相应数量进行计数；以及
基于所述多个升压信号中的每一者的成功位的所述相应数量而调节所述读取电平。
4.根据权利要求3所述的方法，其中调节包括根据产生最大数量的成功位的所述多个升压信号中的一者而调节所述读取电平。
5.根据权利要求3所述的方法，其中施加所述多个升压信号包含：
施加量值小于与所述读取电平相关联的参考升压信号的第一升压信号；以及
施加量值大于所述参考升压信号的第二升压信号。
6.根据权利要求1所述的方法，其进一步包括将所述每扇区的相应经校准读取电平存储在固件(858)中。
7.一种方法，其包括：
针对存储器单元(336-1、336-N)经编程到的多个数据状态中的每一者利用相应读取电平(651)读取(1080)存储器页，其中所述存储器页包含多个扇区(446-1、446-2、446-3、446-4)；
接收(1082)不可校正错误校正码UECC读取结果；
响应于所述UECC读取结果而以每扇区和每数据状态为基础校准(1084)所述相应读取电平中的每一者，以产生每扇区每数据状态的相应经校准读取电平(653)；以及
利用所述每扇区每数据状态的相应经校准读取电平读取(1086)所述存储器页。
8.根据权利要求7所述的方法，其进一步包括禁止独立NAND冗余阵列RAIN操作直到所述相应读取电平经校准为止。
9.根据权利要求7所述的方法，其中校准所述相应读取电平中的每一者包括将固定信号施加到与所述存储器页相关联的存取线(331-1、331-N)；以及
针对所述多个数据状态中的每一者：
将相应多个升压信号施加到与所述存储器页相关联的页缓冲器(444)；
对所述多个升压信号中的每一者的成功位的相应数量进行计数；以及
基于所述相应多个升压信号中的每一者的成功位的所述相应数量而调节所述相应读取电平。
10.根据权利要求9所述的方法，其进一步包括，针对所述相应读取电平中的至少一者，不基于所述相应多个升压信号中的每一者的成功位的所述相应数量而调节所述相应读取电平。
11.根据权利要求7所述的方法，其中校准包括以每扇区和每数据状态为基础同时校准所述相应读取电平中的每一者。
12.根据权利要求7所述的方法，其中校准包括以每扇区和每数据状态为基础循序校准所述相应读取电平中的每一者。
13.一种设备，其包括：
存储器单元(336-1、336-N)的阵列(230、330)，其耦合到存取线(331-1、331-N)和感测线(332-1、332-2、332-3、332-M)；
耦合到所述感测线的感测电路系统(229)；以及
耦合到所述阵列和所述感测电路系统的控制电路系统(220)，其中所述控制电路系统经配置以使得：
将相应多个不同读取信号(550、552、650、652)施加到所选存取线的多个扇区(446-1、446-2、446-3、446-4)中的每一者；
每扇区对与施加所述相应多个不同读取信号中的每一者相关联的错误数量进行计数；以及
将每扇区产生最少数量的错误的所述不同读取信号中的相应一者设定为经校准读取信号(552、652)，以用来读取所述扇区以供进行后续读取操作。
14.根据权利要求13所述的设备，其中所述感测电路系统包含耦合到所述感测线的页缓冲器(444)；并且
其中所述控制电路系统经配置以使得所述页缓冲器每扇区向所述感测线施加相应多个不同升压信号(655)，以实现施加所述相应多个不同读取信号。
15.根据权利要求13所述的设备，其进一步包括错误校正码ECC电路系统(112)；
其中所述控制电路系统经配置以使得响应于所述ECC电路系统报告读取操作的不可校正错误而校准所述读取信号。
16.根据权利要求15所述的设备，其进一步包括独立NAND冗余阵列RAIN电路系统(114)；
其中所述控制电路系统经配置以使得所述RAIN电路系统响应于所述ECC电路系统报告使用所述经校准读取信号执行的读取操作的不可校正错误而执行数据恢复操作。
17.根据权利要求13所述的设备，其进一步包括耦合到所述控制电路系统的固件存储区；并且
其中所述控制电路系统经配置以使得每扇区将所述经校准读取信号存储在所述固件存储区中。
18.根据权利要求17所述的设备，其中所述控制电路系统经配置以使得每扇区将针对所述阵列中的所述存储器单元经编程到的多个数据状态的相应多个经校准读取电平存储在所述固件存储区中。
19.一种设备，其包括：
存储器单元(336-1、336-N)的阵列(230、330)，其耦合到存取线(331-1、331-N)和感测线(332-1、332-2、332-3、332-M)；
耦合到所述感测线的感测电路系统(229)；以及
耦合到所述阵列和所述感测电路系统的控制电路系统(220)，其中所述控制电路系统经配置以使得：
将相应多个不同读取信号(550、552、650、652)施加到所选存取线的多个扇区(446-1、446-2、446-3、446-4)中的每一者；
每扇区对与施加所述相应多个不同读取信号中的每一者相关联的成功位数量进行计数；以及
将每扇区产生最大数量的成功位的所述不同读取信号中的相应一者设定为经校准读取信号(552、652)，以用来读取所述扇区以供进行后续读取操作。
20.根据权利要求19所述的设备，其中所述控制电路系统经配置以使得每扇区向所述感测线施加相应多个不同升压信号(655)，以实现施加所述相应多个不同读取信号。
21.根据权利要求19所述的设备，其中所述控制电路系统经配置以使得响应于正报告的读取操作的不可校正错误校正码UECC结果而校准所述读取信号。
22.根据权利要求21所述的设备，其中所述控制电路系统经配置以使得响应于所述UECC结果而执行数据恢复操作。
CN202211695300.7A 2021-12-31 2022-12-28 按存储器扇区进行的读取校准 Pending CN116386707A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/566,921 US20230214299A1 (en) 2021-12-31 2021-12-31 Read calibration by sector of memory
US17/566,921 2021-12-31

Publications (1)

Publication Number Publication Date
CN116386707A true CN116386707A (zh) 2023-07-04

Family

ID=86966195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211695300.7A Pending CN116386707A (zh) 2021-12-31 2022-12-28 按存储器扇区进行的读取校准

Country Status (2)

Country Link
US (1) US20230214299A1 (zh)
CN (1) CN116386707A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557350B2 (en) * 2020-10-16 2023-01-17 Western Digital Technologies, Inc. Dynamic read threshold calibration

Also Published As

Publication number Publication date
US20230214299A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US10535419B2 (en) Setting a default read signal based on error correction
US20190258584A1 (en) Memory having a static cache and a dynamic cache
CN109196479B (zh) 存储器中的错误校正码(ecc)操作
US9940193B2 (en) Chunk definition for partial-page read
KR102651440B1 (ko) 저장 장치 및 그 동작 방법
US11431355B2 (en) Error correction code (ECC) operations in memory for providing redundant error correction
US11961561B2 (en) Memory device and method of operating the same
US11342013B2 (en) Memory system and operating method to set target command delay time to merge and process read commands
US20230176741A1 (en) Validating read level voltage in memory devices
US20230326532A1 (en) Faster multi-cell read operation using reverse read calibrations
EP2780812B1 (en) Apparatuses and methods for storing validity masks
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
US20230214299A1 (en) Read calibration by sector of memory
US10855316B2 (en) Error correction code (ECC) operations in memory
KR20200118989A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20240231693A9 (en) Write operations on a number of planes
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US11507323B2 (en) Memory device and operating method thereof
US12073895B2 (en) Ganged single level cell verify in a memory device
US20230360705A1 (en) Memory programming using consecutive coarse-fine programming operations of threshold voltage distributions
US20230060440A1 (en) Sacrificial strings in a memory device to detect read disturb
US20230178155A1 (en) Fast two-sided corrective read operation in a memory device
US20240070021A1 (en) Proximity based parity data management
US20220391139A1 (en) Memory system and operating method thereof
JP2023076806A (ja) 半導体装置内の信号干渉を減らすための装置及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication