CN116386699A - 存储器设备和控制其的存储器控制器的操作方法 - Google Patents

Abstract

所公开的是存储器设备的操作方法，其中，存储器设备包括存储器块，存储器块包括在垂直于衬底的方向上堆叠的多个单元晶体管。多个单元晶体管可以包括接地选择晶体管和擦除控制晶体管。擦除控制晶体管可以位于衬底和接地选择晶体管之间。操作方法可以包括：对接地选择晶体管执行第一擦除操作；在第一擦除操作之后，对擦除控制晶体管执行第一编程操作；在第一编程操作之后，对接地选择晶体管执行第二编程操作；以及，在第二编程操作之后，对擦除控制晶体管执行第二擦除操作。

Description

存储器设备和控制其的存储器控制器的操作方法

相关申请的交叉引用

本申请要求获得于2022年1月3日在韩国知识产权局提交的第10-2022-0000463号韩国专利申请的优先权，其全部公开内容通过引用并入本文。

背景技术

本文描述的本公开实施例涉及一种半导体存储器，更具体地，涉及一种存储器设备的操作方法和/或控制存储器设备的存储器控制器的操作方法。

半导体存储器设备可以被分为其中存储的数据在电源关闭时消失的易失性存储器设备(诸如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))或其中存储的数据即使在电源关闭时也被保留的非易失性存储器设备(诸如闪存存储器设备、相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)或铁电RAM(FRAM))。

闪存存储器设备通过控制单元晶体管的阈值电压来存储数据。单元晶体管的阈值电压可能由于各种因素而变化；在这种情况下，闪存存储器设备的操作的可靠性可能下降。

发明内容

本公开实施例提供一种具有改进的可靠性的存储器设备的操作方法和/或一种控制存储器设备的存储器控制器的操作方法。

根据实施例，提供了一种存储器设备的操作方法，其中，存储器设备包括存储器块，存储器块包括在垂直于衬底的方向上堆叠的多个单元晶体管。多个单元晶体管可以包括接地选择晶体管和擦除控制晶体管。擦除控制晶体管可以位于衬底和接地选择晶体管之间。操作方法可以包括：对接地选择晶体管执行第一擦除操作；在第一擦除操作之后，对擦除控制晶体管执行第一编程操作；在第一编程操作之后，对接地选择晶体管执行第二编程操作；以及，在第二编程操作之后，对擦除控制晶体管执行第二擦除操作。

根据实施例，提供了一种存储器设备的操作方法，其中，存储器设备包括存储器块，存储器块包括在垂直于衬底的方向上堆叠的多个线。操作方法可以包括：向公共源极线施加第一擦除电压，并且向多个线中的地选择线施加第一字线擦除电压，多个线包括地选择线和擦除控制线，擦除控制线位于地选择线和衬底之间；向地选择线施加第一擦除验证电压；向擦除控制线施加第一编程电压；向擦除控制线施加第一编程验证电压；向地选择线施加第二编程电压；向地选择线施加第二编程验证电压；向公共源极线施加第二擦除电压，并且向擦除控制线施加第二字线擦除电压；以及，向擦除控制线施加第二擦除验证电压。

根据实施例，提供了一种存储器控制器的操作方法。存储器控制器可以被配置为控制存储器设备，存储器设备包括在垂直于衬底的方向上堆叠的多个单元晶体管。操作方法可以包括：使用存储器控制器向存储器设备发送第一命令，第一命令用于控制存储器设备执行与多个单元晶体管中的接地选择晶体管关联的单元计数操作；接收接地选择晶体管的单元计数结果，存储器控制器从存储器设备接收单元计数结果；以及，基于单元计数结果，对接地选择晶体管执行分布增强操作。分布增强操作可以包括：使用存储器控制器向存储器设备发送第一擦除命令，第一擦除命令用于控制存储器设备擦除存储器设备的接地选择晶体管；使用存储器控制器向存储器设备发送第一编程命令，第一编程命令用于控制存储器设备编程擦除控制晶体管，擦除控制晶体管位于接地选择晶体管和存储器设备的衬底之间，多个单元晶体管包括接地选择晶体管和擦除控制晶体管；使用存储器控制器向存储器设备发送第二编程命令，第二编程命令用于控制存储器设备编程存储器设备的接地选择晶体管；以及，使用存储器控制器向存储器设备发送第二擦除命令，第二擦除命令用于控制存储器设备擦除存储器设备的擦除控制晶体管。

附图说明

通过参考附图详细描述本公开的实施例，可以看出本公开的上述和其他目的和特征。

图1是示出根据本公开实施例的存储器设备的框图。

图2是示出包括在图1的存储器单元阵列中的多个存储器块之一的电路图。

图3是示出图2的存储器块的接地选择晶体管的阈值电压分布的图。

图4是包括在图1的存储器单元阵列中的存储器块的垂直横截面图。

图5是描述与图4的存储器块的接地选择晶体管关联的分布增强操作的图。

图6是示出图1的存储器设备的操作的流程图。

图7是示出与参考图6的流程图描述的每个操作关联的偏置条件的图。

图8是示出根据图6的流程图的操作的接地选择晶体管和擦除控制晶体管的阈值电压分布的图。

图9是示出图1的存储器设备的操作的流程图。

图10是示出图1的存储器设备的操作的流程图。

图11是用于描述根据图10的流程图的操作的图。

图12A和12B是概念性地示出包括在图1的存储器单元阵列中的存储器块的垂直横截面的图。

图13是包括在图1的存储器单元阵列中的存储器块的垂直横截面图。

图14是示出根据本公开实施例的存储器系统的框图。

图15是示出图14的存储器系统的操作的流程图。

图16是详细示出图15的操作S1500的流程图。

图17是示出图14的存储器控制器的操作的流程图。

图18是示出根据本公开实施例的存储器设备的横截面图。

图19是示出根据本公开实施例的主机存储系统的框图。

具体实施方式

下面，可以详细和清楚地描述本公开实施例，以至于本领域普通技术人员可以制造、使用和实践本申请中的发明构思的实施例。

图1是示出根据本公开实施例的存储器设备的框图。参考图1，存储器设备100可以包括存储器单元阵列110、地址解码器120、页缓冲器电路130、输入/输出电路140、以及控制逻辑和电压生成电路150。在实施例中，存储器设备100可以是非易失性存储器设备，包括NAND闪存存储器单元。

存储器单元阵列110可以包括多个存储器块。多个存储器块中的每一个可以包括多个单元串，其中每一个包括多个单元晶体管。多个单元晶体管可以在位线BL和公共源极线CSL之间串联连接，并且可以与串选择线SSL、字线WL和地选择线GSL连接。在实施例中，多个单元晶体管中的一些可以与擦除控制线ECL连接，并且可以用于多个存储器块中的每一个的擦除操作。将参考图2来详细描述多个存储器块中的每一个的结构。

地址解码器120可以通过串选择线SSL、字线WL、地选择线GSL和擦除控制线ECL与存储器单元阵列110连接。地址解码器120可以从外部设备(例如，存储器控制器)接收地址ADDR，并且可以对接收到的地址ADDR解码。地址解码器120可以基于解码结果，控制串选择线SSL、字线WL、地选择线GSL和擦除控制线ECL。

页缓冲器电路130可以通过位线BL与存储器单元阵列110连接。页缓冲器电路130可以通过感应位线BL的电压变化，读取存储在存储器单元阵列110中的数据。页缓冲器电路130可以通过控制位线BL的电压，将数据存储在存储器单元阵列110中。

输入/输出电路140可以从外部设备(例如，存储器控制器)接收数据“DATA”，并且可以将接收到的数据“DATA”提供给页缓冲器电路130。输入/输出电路140可以从页面缓冲器电路130接收数据“DATA”，并且可以将接收到的数据“DATA”提供给外部设备。

控制逻辑和电压生成电路150可以从外部设备(例如，存储器控制器)接收命令CMD或控制信号CTRL，并且可以响应于接收到的命令CMD和接收到的控制信号CTRL来控制存储器设备100的各种组件。

控制逻辑和电压生成电路150可以生成存储器设备100操作所需的各种操作电压。例如，控制逻辑和电压生成电路150可以生成各种操作电压，诸如多个编程电压、多个通过电压(pass voltages)、多个验证电压、多个读取电压、多个非选择读取电压、多个擦除电压和多个擦除验证电压。下面要描述的各种电压可以由控制逻辑和电压生成电路150生成。

图2是示出包括在图1的存储器单元阵列中的多个存储器块之一的电路图。将参考图2来描述三维结构的存储器块，但是示例实施例不限于此。根据本公开的存储器块可以具有二维的存储器块结构。将参考图2来描述一个存储器块BLK，但是示例实施例不限于此。剩余的存储器块在结构上可以类似于将参考图2描述的存储器块BLK。

在实施例中，将参考图2描述的存储器块BLK可以对应于存储器设备100的物理擦除单元。然而，示例实施例不限于此。例如，存储器设备100可以按页、字线、子块或平面为单位来执行擦除操作。

参考图2，存储器块BLK包括多个单元串CS11、CS12、CS21和CS22。多个单元串CS11、CS12、CS21和CS22可以按行方向和列方向排列，以形成行和列。

多个单元串CS11、CS12、CS21和CS22中的每一个包括多个单元晶体管。例如，多个单元串CS11、CS12、CS21和CS22中的每一个可以包括串选择晶体管SSTu和SSTd、多个存储器单元MC1至MC8、接地选择晶体管GST、虚拟存储器单元DMC1和DMC2、以及擦除控制晶体管ECT1和ECT2。在实施例中，包括在单元串CS11、CS12、CS21和CS22中的多个单元晶体管中的每一个可以是电荷撷取闪存(charge trap flash，CTF)存储器单元。

在每个单元串中，多个存储器单元MC1至MC8是串行连接的，并且在高度方向上堆叠，其中，高度方向是垂直于由行方向和列方向定义的平面或垂直于衬底的方向。在每个单元串中，串选择晶体管SSTu和SSTd是串行连接的，并且串行连接的串选择晶体管SSTu和SSTd被设置在位线BL1或BL2和多个存储器单元MC1至MC8之间。在每个单元串中，接地选择晶体管GST可以被设置在多个存储器单元MC1至MC8和公共源极线CSL之间。

在实施例中，第一虚拟存储器单元DMC1可以被设置在多个存储器单元MC1至MC8和接地选择晶体管GST之间。在实施例中，第二虚拟存储器单元DMC2可以被设置在串选择晶体管SSTu和SSTd与多个存储器单元MC1至MC8之间。

在实施例中，第一擦除控制晶体管ECT1可以被设置在接地选择晶体管GST和公共源极线CSL之间。在每个单元串中，第二擦除控制晶体管ECT2可以被设置在位线BL1或BL2与串选择晶体管SSTu和SSTd之间。基于栅致漏极泄漏(GIDL)现象，擦除控制晶体管ECT1和ECT2可以用于以擦除电压对单元串CS11、CS12、CS21和CS22的沟道进行充电，或擦除存储器块BLK。

单元串CS11、CS12、CS21和CS22的第一擦除控制晶体管ECT1可以与第一擦除控制线ECL1共同连接。然而，示例实施例不限于此。例如，单元串CS11、CS12、CS21和CS22的第一擦除控制晶体管ECT1可以用不同的擦除控制线来控制。

放置在相同高度的接地选择晶体管GST当中的属于相同行的接地选择晶体管可以与相同的地选择线连接，并且属于不同行的接地选择晶体管可以与不同的地选择线连接。例如，第一行中的单元串CS11和CS12的接地选择晶体管GST可以与第一地选择线GSL1连接，并且第二行中的单元串CS21和CS22的接地选择晶体管GST可以与第二地选择线GSL2连接。然而，示例实施例不限于此。例如，处于相同高度的接地选择晶体管可以与相同的地选择线连接。可替换地，处于相同高度的接地选择晶体管当中的属于至少两行的接地选择晶体管可以与相同的地选择线连接，并且属于处于相同高度的接地选择晶体管当中的至少另外两行的接地选择晶体管可以与另一地选择线连接。可替换地，处于不同高度的接地选择晶体管可以与相同的地选择线连接。

距离衬底或接地选择晶体管GST相同高度的存储器单元可以与相同的字线共同连接，并且处于不同高度的存储器单元可以与不同的字线连接。例如，单元串CS11、CS12、CS21和CS22的第一存储器单元MC1至第八存储器单元MC8可以分别与第一字线WL1至第八字线WL8共同连接。

处于相同高度的第一串选择晶体管SSTd当中的属于相同行的串选择晶体管与相同的串选择线连接，并且属于不同行的串选择晶体管与不同的串选择线连接。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTd可以与串选择线SSL1d共同连接，并且第二行中的单元串CS21和CS22的第一串选择晶体管SSTd可以与串选择线SSL2d共同连接。

同样，处于相同高度的第二串选择晶体管SSTu当中的属于相同行的串选择晶体管与相同的串选择线连接，并且在不同行中的串选择晶体管与不同的串选择线连接。例如，第一行中的单元串CS11和CS12的第二串选择晶体管SSTu与串选择线SSL1u共同连接，并且第二行中的单元串CS21和CS22的第二串选择晶体管SSTu可以与串选择线SSL2u共同连接。

在实施例中，处于相同高度的虚拟存储器单元与相同的虚拟字线连接，并且处于不同高度的虚拟存储器单元与不同的虚拟字线连接。例如，第一虚拟存储器单元DMC1与第一虚拟字线DWL1连接，并且第二虚拟存储器单元DMC2与第二虚拟字线DWL2连接。

单元串CS11、CS12、CS21和CS22的第二擦除控制晶体管ECT2可以与第二擦除控制线ECL2共同连接。然而，示例实施例不限于此。例如，单元串CS11、CS12、CS21和CS22的第二擦除控制晶体管ECT2可以用不同的擦除控制线来控制。

在实施例中，图2所示的存储器块BLK只是示例。单元串的数量可以增加或减少，并且单元串的行数和单元串的列数可以根据单元串的数量来增加或减少。此外，存储器块BLK中的单元晶体管(例如，GST、MC、DMC、SST和ECT)的数量可以增加或减少，并且存储器块BLK的高度可以根据单元晶体管(例如，GST、MC、DMC、SST和ECT)的数量来增加或减少。此外，与单元晶体管连接的线(例如，GSL、WL、DWL、SSL和ECL)的数量可以根据单元晶体管的数量来增加或减少。

图3是示出图2的存储器块的接地选择晶体管的阈值电压分布的图。参考图1至3，存储器设备100可以通过向各个线(例如，ECL、SSL、WL、DWL和GSL)施加各种操作电压，控制存储器块BLK的单元晶体管。

例如，如图3所示，存储器块BLK的接地选择晶体管GST可以具有第一GST状态ST_GSTa。也就是说，存储器块BLK的接地选择晶体管的GST可以具有高于截止电压VOFF并且低于导通电压VON的阈值电压。因此，在向地选择线GSL1或GSL2施加截止电压VOFF的情况下，接地选择晶体管GST可以正常截止。在向地选择线GSL1或GSL2施加导通电压VON的情况下，接地选择晶体管GST可以正常导通。在这种情况下，存储器设备100的各种操作(例如，编程操作、读取操作和擦除操作)可以正常执行。

在实施例中，当存储器设备100执行各种操作(例如，编程操作、读取操作和擦除操作)时，存储器块BLK的接地选择晶体管GST可能削弱(degraded)，从而导致接地选择晶体管GST的阈值电压改变。

例如，如图3所示，当接地选择晶体管GST削弱时，接地选择晶体管GST的阈值电压可以改变为第二GST状态ST_GSTb，并且接地选择晶体管GST中的一些的阈值电压可能变得高于导通电压VON。在这种情况下，即使向地选择线GSL1或GSL2施加导通电压VON，接地选择晶体管GST中的一些可能不导通。

可替换地，如图3所示，当接地选择晶体管GST削弱时，接地选择晶体管GST的阈值电压可以改变为第三GST状态ST_GSTc，并且接地选择晶体管GST中的一些的阈值电压可能变得低于截止电压VOFF。在这种情况下，即使向地选择线GSL1或GSL2施加截止电压VOFF，接地选择晶体管GST中的一些可能不截止。

如上所述，当接地选择晶体管GST削弱时，接地选择晶体管GST可能不被驱动到预定的操作状态(例如，导通或截止状态)。这可能意味着存储器设备100的操作的可靠性降低。因此，为了存储器设备100的操作的可靠性，可能需要将接地选择晶体管GST的阈值电压分布保持在给定范围内。为此，存储器设备100可以对接地选择晶体管GST执行分布增强操作。

图4是包括在图1的存储器单元阵列中的存储器块的垂直横截面图。图5是描述与图4的存储器块的接地选择晶体管关联的分布增强操作的图。参考图1、4和5，存储器块BLK可以包括a单元串CSa、b单元串CSb、c单元串CSc和d单元串CSd。a单元串CSa、b单元串CSb、c单元串CSc和d单元串CSd可以被放置在相同行，并且可以与相同的位线BL连接。a单元串CSa、b单元串CSb、c单元串CSc和d单元串CSd中的每一个在结构上可以类似于图2的存储器块BLK的单元串CS11至CS22，因此，将省略额外描述以避免冗余。

单元串CSa至CSd的擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d可以与第一擦除控制线ECL1共同连接。单元串CSa和CSb的接地选择晶体管GSTa和GSTb可以与第一地选择线GSL1共同连接，并且单元串CSc和CSd的接地选择晶体管GSTc和GSTd可以与第二地选择线GSL2共同连接。单元串CSa至CSd的虚拟存储器单元DMC1a、DMC1b、DMC1c和DMC1d可以与第一虚拟字线DWL1共同连接。单元串CSa至CSd的存储器单元MC1a、MC1b、MC1c和MC1d可以与第一字线WL1共同连接。单元串CSa至CSd的串选择晶体管SST1a、SST1b、SST1c和SST1d可以分别与串选择线SSLa、SSLb、SSLc和SSLd共同连接。单元串CSa至CSd的擦除控制晶体管ECT2a、ECT2b、ECT2c和ECT2d可以与第二擦除控制线ECL2共同连接。

如上所述，为了增强存储器设备100的操作的可靠性，存储器设备100可以对接地选择晶体管GSTa至GSTd执行分布增强操作。例如，如图5所示，为了增强a单元串CSa的接地选择晶体管GSTa的阈值电压分布，可以对a单元串CSa的接地选择晶体管GSTa执行编程操作。为了对a单元串CSa的接地选择晶体管GSTa执行编程操作，单元串CSa至CSd的擦除晶体管ECT1a、ECT1b、ECT1c和ECT1d可以截止。为此，可以向第一擦除控制线ECL1提供第一截止电压VOFF1。

在实施例中，单元串CSa至CSd的擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d可以被削弱为类似于接地选择晶体管GSTa、GSTb、GSTc和GSTd。也就是说，擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d可以具有如图5所示的ECT状态ST_ECT，并且擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d中的一些(例如，ECT1b和ECT1d)可能不被第一截止电压VOFF1截止。

在这种情况下，一些接地选择晶体管可能被编程为非预期的。例如，在a单元串CSa是选定的单元串并且a单元串CSa的接地选择晶体管GSTa被编程的情况下，剩余的单元串CSb、CSc和CSd可以是未选定的串，并且剩余的单元串CSb、CSc和CSd的接地选择晶体管GSTb、GSTc和GSTd可能必须被禁止编程。然而，当擦除控制晶体管ECT1a至ECT1d削弱时，一些擦除控制晶体管(例如，ECT1b和ECT1d)可能不被第一截止电压VOFF1正常截止。在这种情况下，电流可能通过一些擦除控制晶体管(例如，ECT1b和ECT1d)泄漏，并且与一些擦除控制晶体管(例如，ECT1b和ECT1d)对应的沟道的升压电平可能下降。这可能意味着属于上述沟道的接地选择晶体管(例如，GSTb和GSTd)被编程为非预期的。

当接地选择晶体管被编程为非预期时(例如，当禁止编程的接地选择晶体管被编程时)，接地选择晶体管的阈值电压分布可能超过给定范围。在这种情况下，如上所述，存储器设备100的操作的可靠性可能下降。

图6是示出图1的存储器设备的操作的流程图。参考图1、2、4和6，存储器设备100可以通过执行操作S110至操作S140，对接地选择晶体管GST执行分布增强操作。

在操作S110中，存储器设备100可以对接地选择晶体管GST执行擦除操作。例如，存储器设备100可以对存储器块BLK的接地选择晶体管GST执行擦除操作，使得存储器块BLK的接地选择晶体管GST具有低于第一验证电压VVFY1的阈值电压。

在操作S120中，存储器设备100可以对擦除控制晶体管ECT执行编程操作。例如，存储器设备100可以对存储器块BLK的擦除控制晶体管ECT执行编程操作，使得存储器块BLK的擦除控制晶体管ECT具有高于第二验证电压VVFY2的阈值电压。

在操作S130中，存储器设备100可以对接地选择晶体管GST执行编程操作。例如，存储器设备100可以对存储器块BLK的接地选择晶体管GST执行编程操作，使得存储器块BLK的接地选择晶体管GST具有高于第三验证电压VVFY3的阈值电压。

在操作S140中，存储器设备100可以对擦除控制晶体管ECT执行擦除操作。例如，存储器设备100可以对存储器块BLK的擦除控制晶体管ECT执行擦除操作，使得存储器块BLK的擦除控制晶体管ECT具有低于第四验证电压VVFY4的阈值电压。

根据图6的流程图，在对接地选择晶体管GST执行编程操作之前，存储器设备100可以首先对擦除控制晶体管ECT执行编程操作。在这种情况下，通过编程擦除控制晶体管的ECT，存储器块BLK的擦除控制晶体管ECT可以具有高于第二验证电压VVFY2的阈值电压。在实施例中，第二验证电压VVFY2的电平可以高于或等于在接地选择晶体管GST的编程操作中提供给擦除控制线的第一截止电压VOFF1的电平。

也就是说，由于擦除控制晶体管ECT在接地选择晶体管GST被编程之前首先被编程，擦除控制晶体管ECT可以具有高于或等于第一截止电压VOFF1的阈值电压，因此，在接地选择晶体管GST被编程的同时，擦除控制晶体管ECT可以正常截止。因此，可以限制和/或防止接地选择晶体管GST遭受非预期的编程。换句话说，接地选择晶体管GST的阈值电压分布可以被包括在给定范围内。

图7是示出与参考图6的流程图描述的每个操作关联的偏置条件的图。参考图1、2、4、6和7，基于图7所示的偏置条件，存储器设备100可以对存储器块BLK的接地选择晶体管GST执行擦除操作，可以对存储器块BLK的擦除控制晶体管ECT执行编程操作，可以对接地选择晶体管GST执行编程操作，并且可以对擦除控制晶体管ECT执行擦除操作。

例如，为了对接地选择晶体管GST执行擦除操作，存储器设备100可以重复执行GST擦除循环，包括GST擦除操作GST ERS和GST擦除验证操作GST ERS VFY。在GST擦除操作GSTERS中，存储器设备100可以向公共源极线CSL施加擦除电压VERS，可以向第一擦除控制线ECL1施加字线擦除电压VERS_WL，可以向第一地选择线GSL1施加字线擦除电压VERS_WL，并且可以使第一虚拟字线DWL1、多个字线WL、第二虚拟字线DWL2、串选择线SSL1d和SSL1u、以及第二擦除控制线ECL2浮置。在实施例中，串选择线SSL1d和SSL1u可以在公共源极线CSL的电压达到第一电压V1的时间点浮置，并且第二擦除控制线ECL2可以在公共源极线CSL的电压达到第二电压V2的时间点浮置。根据GST擦除操作GST ERS的上述偏置条件，接地选择晶体管GST的阈值电压可能下降。

之后，在GST擦除验证操作GST ERS VFY中，存储器设备100可以向第一擦除控制线ECL1和第一地选择线GSL1施加第一验证电压VVFY1，并且可以向第一虚拟字线DWL1、多个字线WL、第二虚拟字线DWL2、串选择线SSL1d和SSL1u、以及第二擦除控制线ECL2施加第一导通电压VON1。在实施例中，第一导通电压VON1可以是足够高以导通与第一虚拟字线DWL1、多个字线WL、第二虚拟字线DWL2、串选择线SSL1d和SSL1u、以及第二擦除控制线ECL2连接的单元晶体管的电压。

在实施例中，在GST擦除验证操作GST ERS VFY中，当接地选择晶体管GST没有被正常擦除时，存储器设备100可以再次执行包括GST擦除操作GST ERS和GST擦除验证操作GSTERS VFY的GST擦除循环。在实施例中，在再次执行GST擦除循环的情况下，在先前GST擦除循环中施加到公共源极线CSL的擦除电压VERS可能增加。

为了对擦除控制晶体管ECT执行编程操作，存储器设备100可以重复执行ECT编程循环，包括ECT编程操作ECT PGM和ECT编程验证操作ECT PGM VFY。在ECT编程操作ECT PGM中，存储器设备100可以向第一擦除控制线ECL1施加第一编程电压VPGM1，可以向第一地选择线GSL1、第一虚拟字线DWL1、多个字线WL和第二虚拟字线DWL2施加第一通过电压VPASS1，并且可以向串选择线SSL1d和SSL1u以及第二擦除控制线ECL2施加第二通过电压VPASS2。在实施例中，第一通过电压VPASS1可以高于第二通过电压VPASS2。与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压可以通过ECT编程操作ECT PGM增加。

在ECT编程验证操作ECT PGM VFY中，存储器设备100可以向第一擦除控制线ECL1施加第二验证电压VVFY2，可以向第一地选择线GSL1、第一虚拟字线DWL1、多个字线WL和第二虚拟字线DWL2施加第二导通电压VON2，并且可以向串选择线SSL1d和SSL1u以及第二擦除控制线ECL2施加第三导通电压VON3。与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压是否高于第二验证电压VVFY2可以通过ECT编程验证操作ECT PGM VFY来确定。

当与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压不高于第二验证电压VVFY2时(例如，在确定结果没有指示编程通过的情况下)，存储器设备100可以执行下一个ECT编程循环。在这种情况下，存储器设备100可以向第一擦除控制线ECL1提供高于在先前的编程循环中使用的第一编程电压VPGM1的编程电压。

为了对接地选择晶体管GST执行编程操作，存储器设备100可以执行GST编程循环，包括GST编程操作GST PGM和GST编程验证操作GST PGM VFY。在GST编程操作GST PGM中，存储器设备100可以向第一擦除控制线ECL1施加第一截止电压VOFF1，可以向第一地选择线GSL1施加第二编程电压VPGM2，可以向第一虚拟字线DWL1、多个字线WL和第二虚拟字线DWL2施加第一通过电压VPASS1，并且可以向串选择线SSL1d和SSL1u以及第二擦除控制线ECL2施加第二通过电压VPASS2。与第一地选择线GSL1连接的接地选择晶体管GST的阈值电压可以通过GST编程操作GST PGM增加。

在GST编程验证操作GST PGM VFY中，存储器设备100可以向第一擦除控制线ECL1施加第二导通电压VON2，可以向第一地选择线GSL1施加第三验证电压VVFY3，可以向第一虚拟字线DWL1、多个字线WL和第二虚拟字线DWL2施加第二导通电压VON2，并且可以向串选择线SSL1d和SSL1u施加第三导通电压VON3。与第一地选择线GSL1连接的接地选择晶体管GST的阈值电压是否高于第三验证电压VVFY3可以通过GST编程验证操作GST PGM VFY来确定。

在实施例中，通过编程擦除控制晶体管ECT，与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压可以高于第二验证电压VVFY2。第二验证电压VVFY2可以高于或等于第一截止电压VOFF1。在这种情况下，在GST编程操作GST PGM中，当向第一擦除控制线ECL1施加第一截止电压VOFF1时，与第一擦除控制线ECL1连接的擦除控制晶体管可以正常截止。因此，可以限制和/或防止未选定的擦除控制晶体管或禁止编程的擦除控制晶体管的非预期编程。

为了对擦除控制晶体管ECT执行擦除操作，存储器设备100可以执行ECT擦除循环，每个ECT擦除循环包括ECT擦除操作ECT ERS和ECT擦除验证操作ECT ERS VFY。在ECT擦除操作ECT ERS中，存储器设备100可以向公共源极线CSL施加擦除电压，可以向第一擦除控制线ECL1施加字线擦除电压VERS_WL，并且可以使第一地选择线GSL1、第一虚拟字线DWL1、多个字线WL、第二虚拟字线DWL2、串选择线SSL1d和SSL1u、以及第二擦除控制线ECL2浮置。在实施例中，串选择线SSL1d和SSL1u可以在公共源极线CSL的电压达到第一电压V1的时间点浮置，并且第二擦除控制线ECL2可以在公共源极线CSL的电压达到第二电压V2的时间点浮置。与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压可以通过ECT擦除操作的擦除操作来减少。在实施例中，字线擦除电压VERS_WL的电平可能低于浮置的剩余字线的电压。

在ECT擦除验证操作ECT ERS VFY中，存储器设备100可以向第一擦除控制线ECL1施加第四验证电压VVFY4，并且可以向第一地选择线GSL1、第一虚拟字线DWL1、多个字线WL、第二虚拟字线DWL2、串选择线SSL1d和SSL1u、以及第二擦除控制线ECL2施加第一导通电压VON1。与第一擦除控制线ECL1连接的擦除控制晶体管ECT的阈值电压是否低于第四验证电压VVFY4可以通过ECT擦除验证操作ECT ERS VFY来确定。

在实施例中，关于上述编程操作和擦除操作，存储器设备100可以执行一个编程操作或一个擦除操作，而不在每个操作中重复多个循环(例如，每个验证操作可以被省略)。

在实施例中，在与接地选择晶体管GST关联的擦除操作中，存储器设备100可以向第一虚拟字线DWL1施加字线擦除电压VERS_WL或低于任何其他字线的电压的电压，而不是使第一虚拟字线DWL1浮置。在这种情况下，与第一虚拟字线DWL1连接的虚拟存储器单元可以一起被擦除。

图8是示出根据图6的流程图的操作的接地选择晶体管和擦除控制晶体管的阈值电压分布的图。参考图1、2、3、6和8，在存储器设备100对接地选择晶体管GST执行分布增强操作之前，接地选择晶体管GST可以具有第一GST状态ST_GST1，并且擦除控制晶体管ECT可以具有第一ECT状态ST_ECT1。

首先，为了减少接地选择晶体管GST的阈值电压，存储器设备100可以对接地选择晶体管GST执行擦除操作。在对接地选择晶体管GST执行擦除操作的情况下，接地选择晶体管GST可以具有第二GST状态ST_GST2。第二GST状态ST_GST2的上限可以低于或等于第一验证电压VVFY1。

之后，为了增加擦除控制晶体管ECT的阈值电压，存储器设备100可以对擦除控制晶体管ECT执行编程操作。在对擦除控制晶体管ECT执行编程操作的情况下，擦除控制晶体管ECT可以具有第二ECT状态ST_ECT2。第二ECT状态ST_ECT2的下限可以高于或等于第二验证电压VVFY2。

之后，为了增加接地选择晶体管GST的阈值电压，存储器设备100可以对接地选择晶体管GST执行编程操作。在对接地选择晶体管GST执行编程操作的情况下，接地选择晶体管GST可以具有第三GST状态ST_GST3。第三GST状态ST_GST3的下限可以高于或等于第三验证电压VVFY3。

之后，为了减少擦除控制晶体管ECT的阈值电压，存储器设备100可以对擦除控制晶体管ECT执行擦除操作。在对擦除控制晶体管ECT执行擦除操作的情况下，擦除控制晶体管ECT可以具有第三ECT状态ST_ECT3。第三ECT状态ST_ECT3的上限可以低于或等于第四验证电压VVFY4。

如上所述，在对接地选择晶体管GST执行编程操作之前，可以编程擦除控制晶体管ECT；在这种情况下，当对接地选择晶体管GST执行编程操作时，擦除控制晶体管ECT可以正常截止。换句话说，可以限制和/或防止未选定的单元串或禁止编程的单元串中的漏电流，并且接地选择晶体管GST的阈值电压分布可以被包括在给定范围中。

图9是示出图1的存储器设备的操作的流程图。在实施例中，为了增强存储器设备100的操作的可靠性，除了接地选择晶体管GST之外，存储器设备100可以对任何其他单元晶体管(例如，DMC或SST)执行分布增强操作。例如，在参考图1至8描述的实施例中，存储器设备100可以对接地选择晶体管GST执行分布增强操作。在图9所示的实施例中，存储器设备100可以对虚拟存储器单元执行分布增强操作。

例如，如图9所示，在操作S210中，存储器设备100可以对接地选择晶体管GST执行擦除操作。在操作S220中，存储器设备100可以对擦除控制晶体管ECT执行编程操作。在操作S230中，存储器设备100可以对接地选择晶体管GST执行编程操作。在操作S240中，存储器设备100可以对擦除控制晶体管ECT执行擦除操作。操作S210至操作S240类似于图6的操作S110至操作S140，因此，将省略额外描述以避免冗余。

在操作S250中，存储器设备100可以对虚拟存储器单元DMC执行擦除操作。在操作S260中，存储器设备100可以对虚拟存储器单元DMC执行编程操作。例如，在实施例中，可以对邻近于接地选择晶体管GST的第一虚拟存储器单元DMC1执行分布增强操作。第一虚拟存储器单元DMC1的分布增强操作可以通过第一虚拟存储器单元DMC1的擦除操作和编程操作来执行。

如图9所示，在操作S250中，第一虚拟存储器单元DMC1的擦除操作可以用类似于接地选择晶体管GST的擦除操作的方式来执行。在这种情况下，除了向第一虚拟字线DWL1施加字线擦除电压VERS_WL而不是使第一虚拟字线DWL1浮置之外，相同的偏置条件也可以应用于除了第一虚拟字线DWL1之外的剩余的线，因此，将省略额外描述以避免冗余。

如图9所示，在操作S260中，第一虚拟存储器单元DMC1的编程操作可以用类似于接地选择晶体管GST的编程操作的方式来执行。在这种情况下，除了向第一虚拟字线DWL1提供第二编程电压VPGM2和第三验证电压VVFY3以及向第一地选择线GSL1提供第一通过电压VPASS1和第二导通电压VON2之外，相同的偏置条件可以被应用于除了第一虚拟字线DWL1和第一地选择线GSL1之外的剩余的线，因此，将省略额外描述以避免冗余。

如上所述，根据本公开实施例，存储器设备100可以对接地选择晶体管执行分布增强操作，因此，可以增强操作的可靠性。在实施例中，除了接地选择晶体管GST之外，存储器设备100可以对任何其他单元晶体管(例如，除了与多个字线连接的单元晶体管之外的任何其他单元晶体管)执行分布增强操作。

例如，在实施例中，可以对第二虚拟存储器单元DMC2执行分布增强操作。在这种情况下，存储器设备100可以对第二虚拟存储器单元DMC2执行擦除操作，可以对第一擦除控制晶体管ECT1执行编程操作，可以对第二虚拟存储器单元DMC2执行编程操作，并且可以对第一擦除控制晶体管ECT1执行擦除操作。也就是说，在对作为分布增强操作的目标的单元晶体管执行编程操作之前，存储器设备100可以首先对擦除控制晶体管执行编程操作。因此，在分布增强操作中，因为擦除控制晶体管ECT正常截止，所以作为分布增强操作的目标的单元晶体管的阈值电压分布可以增强。

图10是示出图1的存储器设备的操作的流程图。图11是用于描述根据图10的流程图的操作的图。参考图1、10和11，存储器设备100可以通过操作S310至操作S330，对接地选择晶体管GST执行分布增强操作。

在操作S310中，存储器设备100可以对接地选择晶体管GST执行擦除操作。通过图6的操作S110的偏置条件和图7的接地选择晶体管GST的擦除操作来描述操作S310，因此，将省略额外描述以避免冗余。

在操作S320中，存储器设备100可以改变第一擦除控制线ECL1的偏置条件。在操作S330中，存储器设备100可以通过使用改变的偏置条件，对接地选择晶体管GST执行编程操作。

例如，如图11所示，擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d可以具有ECT状态ST_ECT。当向第一擦除控制线ECL1施加第一截止电压VOFF1时，一些擦除控制晶体管(例如，ECT1b和ECT1d)可能不正常截止。

相反，在第一擦除控制线ECL1的偏置条件(例如，截止电压)从第一截止电压VOFF1改变为第二截止电压VOFF2或减少的情况下，擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d可以被第二截止电压VOFF2正常截止。因此，在接地选择晶体管GST通过使用改变的偏置条件来编程的情况下，因为擦除控制晶体管ECT1a、ECT1b、ECT1c和ECT1d正常截止，所以可以限制和/或防止未选定的单元串中的泄漏，并且接地选择晶体管GST的阈值电压分布可以增强。

图12A和12B是概念性地示出包括在图1的存储器单元阵列中的存储器块的垂直横截面的图。在实施例中，图12A和12B的存储器块类似于参考图4描述的存储器块，并且图12A和12B的存储器块与图4的存储器块之间的区别将被主要描述。在图12A的存储器块中，多个单元串CSa至CSd的接地选择晶体管GSTa至GSTd与一个地选择线GSL共同连接。在图12B的存储器块中，多个单元串CSa至CSd的接地选择晶体管GSTa至GSTd分别与不同的地选择线GSLa、GSLb、GSLc和GSLd连接。如上所述，接地选择晶体管GSTa至GSTd和地选择线可以在各种结构中连接。即使接地选择晶体管GSTa至GSTd和地选择线以各种结构连接，存储器设备100也可以通过使用参考图6和7描述的操作方法和偏置条件，编程接地选择晶体管GSTa至GSTd。

图13是包括在图1的存储器单元阵列中的存储器块的垂直横截面图。参考图13，存储器块BLK可以包括第一结构STR1和第二结构STR2。第一结构STR1可以包括多个单元串CSa至CSd的单元晶体管中的一些，并且第二结构STR2可以包括剩余的单元晶体管。

第一结构STR1可以形成在衬底上，并且第二结构STR2可以形成在第一结构STR1上。例如，如图13所示，第一结构STR1可以形成在N阱衬底上。在实施例中，外围电路(例如，图1的地址解码器120、页缓冲器电路130、输入/输出电路140、以及控制逻辑和电压生成电路150)可以形成在N阱衬底的下方。也就是说，存储器设备100可以具有CoP(Cell-on-Peripheral，外围上单元)结构或CUA(CMOS under Array，阵列下CMOS)结构。在这种情况下，与串连接(或接触)的衬底可以是N型。然而，示例实施例不限于此。例如，与串连接的衬底可以是P型。

第二结构STR2可以形成在第一结构STR1上。在这种情况下，如图13所示，在第一结构STR1和第二结构STR2电性连接的区域中，沟道直径可以改变。例如，第一结构STR1的沟道可以形成为穿透在衬底上垂直堆叠的线ECL1、GSL1、DWL1和WL1至WL4，并且第二结构STR2的沟道可以形成为穿透在第一结构STR1上堆叠的线WL5至WL7、DWL2、SSLd、SSLu和ECL2。第一结构STR1的沟道和第二结构STR2的沟道可以在连接区域中电性连接。也就是说，如图13所示，在第一结构STR1和第二结构STR2电性连接的区域中，第二结构STR2的沟道直径可以小于第一结构STR1的沟道直径。

当沟道直径改变时，为了操作的可靠性，邻近于第一结构STR1和第二结构STR2的连接区域的单元晶体管可能不被用来存储实际的用户数据。也就是说，邻近于第一结构STR1和第二结构STR2的连接区域的字线(例如，WL4和WL5)可以被用作虚拟字线。

在实施例中，根据本公开实施例，存储器设备100可以对与邻近于第一结构STR1和第二结构STR2连接的区域的字线(例如，WL4和WL5)连接的单元晶体管执行分布增强操作。

图14是示出根据本公开实施例的存储器系统的框图。参考图14，存储器系统1000可以包括存储器设备1100和存储器控制器1200。存储器系统1000可以是配置为在计算系统中存储用户数据的存储设备(诸如固态驱动器(SSD))。在实施例中，存储器设备1100可以是参考图1至13描述的存储器设备和/或可以基于参考图1至13描述的操作方法来操作。

存储器控制器1200可以在存储器设备1100中存储数据，或可以读取存储在存储器设备1100中的数据。例如，存储器控制器1200可以向存储器设备1100发送各种信号(例如，nCE、CLE、ALE、nRE、nWE和nR/B)，并且可以与存储器设备1100交换数据信号(例如，DQ和DQS)。详细来说，存储器设备1100可以从存储器控制器1200接收芯片使能信号nCE。当芯片使能信号nCE处于使能状态(例如，处于低电平)时，存储器设备1100可以与存储器控制器1200交换信号。

存储器控制器1200可以将芯片使能信号nCE发送到存储器设备1100。存储器控制器1200可以通过芯片使能信号nCE与存储器设备1100交换信号。

存储器控制器1200可以将包括命令CMD或地址ADDR的数据信号DQ与写入使能信号nWE翻转(toggling)一起发送到存储器设备1100。存储器控制器1200可以通过发送使能状态的命令锁存器使能信号CLE，将包括命令CMD的数据信号DQ发送到存储器设备1100，并且可以通过发送使能状态的地址锁存器使能信号ALE，将包括地址ADDR的数据信号DQ发送到存储器设备1100。

存储器控制器1200可以向存储器设备1100发送读取使能信号nRE。存储器控制器1200可以从存储器设备1100接收数据选通信号DQS，或可以将数据选通信号DQS发送到存储器设备1100。

存储器控制器1200可以生成读取使能信号nRE翻转，并且可以将读取使能信号nRE发送到存储器设备1100，而存储器设备1100可以响应于读取使能信号nRE，输出数据“DATA”。例如，在数据“DATA”被输出之前，存储器控制器1200可以生成从稳定状态(例如，高电平或低电平)切换到翻转状态的读取使能信号nRE。因此，存储器设备1100可以基于读取使能信号nRE，生成数据选通信号DQS翻转。存储器控制器1200可以接收来自存储器设备1100的包括数据“DATA”的数据信号DQ，以及数据选通信号DQS翻转。存储器控制器1200可以基于数据选通信号DQS的翻转定时，从数据信号DQ获得数据“DATA”。

存储器控制器1200可以生成数据选通信号DQS翻转，并且存储器设备1100可以响应于数据选通信号DQS，接收数据“DATA”。例如，在发送数据“DATA”之前，存储器控制器1200可以生成从稳定状态(例如，高电平或低电平)切换到翻转状态的数据选通信号DQS。存储器控制器1200可以与数据选通信号DQS的翻转定时同步地将包括数据“DATA”的数据信号DQ发送到存储器设备1110。

存储器控制器1200可以从存储器设备1100接收就绪/繁忙信号nR/B。存储器控制器1200可以基于就绪/繁忙信号nR/B，确定存储器设备1100的状态。

在实施例中，存储器控制器1200可以控制存储器设备1100的整体操作。例如，存储器控制器1200可以允许存储器设备1100执行参考图1至13描述的操作。

图15是示出图14的存储器系统的操作的流程图。参考图14和15，在操作S1100中，存储器控制器1200可以向存储器设备1100发送擦除命令Erase CMD。在操作S1200中，存储器设备1100可以响应于擦除命令Erase CMD，对选定的存储器块执行擦除操作。

在操作S1300中，存储器控制器1200和存储器设备1100可以对接地选择晶体管GST执行单元计数操作。例如，存储器控制器1200可以向存储器设备1100发送单元计数的命令。存储器设备1100可以响应于接收到的命令，对接地选择晶体管执行单元计数操作。单元计数操作可以通过向与接地选择晶体管连接的地选择线施加参考电压来执行。在实施例中，参考电压可以高于第一验证电压VVFY1(例如，用于与接地选择晶体管关联的擦除操作的验证电压)。存储器设备1100可以向存储器控制器1200发送单元计数操作的结果。在实施例中，单元计数结果可以指示接地选择晶体管当中的具有高于参考电压的阈值电压的接地选择晶体管的数量(例如，截止的接地选择晶体管的数量)。

在操作S1400中，存储器控制器1200可以确定单元计数结果(例如，截止单元计数)是否大于参考值。例如，单元计数结果(例如，截止单元计数)大于参考值可能意味着接地选择晶体管GST削弱。

在这种情况下(例如，在单元计数结果大于参考值的情况下)，在操作S1500中，存储器控制器1200和存储器设备1100可以对接地选择晶体管GST执行分布增强操作。

在实施例中，可以为存储器设备1100的每个存储器块不同地设置参考值。可替换地，可以为相同的存储器块的每个单元串或平面不同地设置参考值。

在实施例中，除了接地选择晶体管GST之外，存储器设备100可以对任何其他未使用的单元晶体管(例如，DMC)执行分布增强操作。在这种情况下，存储器控制器1200还可以对未使用的单元晶体管(例如，DMC)执行单元计数操作。在实施例中，用于与虚拟存储器单元DMC关联的单元计数操作的参考电压可以不同于用于与接地选择晶体管GST关联的单元计数操作的参考电压。例如，用于与虚拟存储器单元DMC关联的单元计数操作的参考电压可以高于用于与接地选择晶体管GST关联的单元计数操作的参考电压。

图16是详细示出图15的操作S1500的流程图。参考图14至16，存储器控制器1200和存储器设备1100可以通过操作S1510至操作S1580来对接地选择晶体管GST执行分布增强操作。

例如，在操作S1510中，存储器控制器1200可以向存储器设备1100发送用于擦除接地选择晶体管GST的擦除命令。在操作S1520中，存储器设备1100可以响应于用于擦除接地选择晶体管GST的擦除命令，对接地选择晶体管GST执行擦除操作。在实施例中，通过图6的操作S110的偏置条件和图7的接地选择晶体管GST的擦除操作来描述操作S1520，因此，将省略额外描述以避免冗余。

在操作S1530中，存储器控制器1200可以向存储器设备1100发送用于编程擦除控制晶体管ECT的编程命令。在操作S1540中，存储器设备1100可以响应于用于编程擦除控制晶体管ECT的编程命令，对擦除控制晶体管ECT执行编程操作。在实施例中，通过图6的操作S120的偏置条件和图7的擦除控制晶体管ECT的编程操作来描述操作S1540，因此，将省略额外描述以避免冗余。

在操作S1550中，存储器控制器1200可以向存储器设备1100发送用于编程接地选择晶体管GST的编程命令。在操作S1560中，存储器设备1100可响应于用于编程接地选择晶体管GST的编程命令，对接地选择晶体管GST执行编程操作。在实施例中，通过图6的操作S130的偏置条件和图7的接地选择晶体管GST的编程操作来描述操作S1560，因此，将省略额外描述以避免冗余。

在操作S1570中，存储器控制器1200可以向存储器设备1100发送用于擦除擦除控制晶体管ECT的擦除命令。在操作S1580中，存储器设备1100可以响应于用于擦除擦除控制晶体管ECT的擦除命令，对擦除控制晶体管ECT执行擦除操作。在实施例中，通过图6的操作S140的偏置条件和图7的擦除控制晶体管ECT的擦除操作来描述操作S1580，因此，将省略额外描述以避免冗余。

如上所述，存储器设备1100可以从存储器控制器1200接收各种命令；响应于接收到的命令，存储器设备1100可以对接地选择晶体管GST执行擦除操作，可以对擦除控制晶体管ECT执行编程操作，可以对接地选择晶体管GST执行编程操作，并且可以对擦除控制晶体管ECT执行擦除操作。然而，示例实施例不限于此。例如，存储器控制器1200可以通过使用供应商命令、保留命令或给定命令，控制存储器控制器1200的上述操作。

在实施例中，存储器控制器1200可以通过使用设置特征命令(set featurecommand)，改变存储器设备1100的各种操作条件。也就是说，存储器控制器1200可以通过使用设置特征命令，执行图10的操作S320(例如，偏置改变操作)。

图17是示出图14的存储器控制器的操作的流程图。参考图14和17，在操作S2100中，存储器控制器1200可以管理存储器设备1100的编程/擦除(P/E)循环。例如，存储器控制器1200可以管理包括在存储器设备1100中的多个存储器块中的每一个的P/E循环。

在操作S2200中，存储器控制器1200可以确定特定存储器块的P/E循环数量是否等于参考值(例如，达到参考值)。

当确定特定存储器块的P/E循环数量达到参考值时，在操作S2300中，存储器控制器1200可以对接地选择晶体管GST执行编程操作。在实施例中，存储器控制器1200可以基于参考图16描述的方法，执行操作S2300。

在实施例中，与P/E循环数量比较的参考值可以包括一个参考值或多个参考值。也就是说，存储器控制器1200可以在存储器设备1100的整个生命周期期间，对接地选择晶体管GST执行至少一次或更多次的分布增强操作。

在上述实施例中，当存储器设备1100的P/E循环数量达到参考值时(和/或如果存储器设备1100的P/E循环数量达到参考值)，存储器控制器1200可以对接地选择晶体管GST执行分布增强操作，但是示例实施例不限于此。例如，在与存储器设备1100的特定存储器块关联的编程失败、读取错误或读取回收操作(read reclaim operation)发生多达给定次数的情况下，存储器控制器1200可以对特定存储器块执行单元计数操作，并且可以基于单元计数结果，执行分布增强操作。

如上所述，根据本公开实施例，为了增强操作的可靠性，存储器设备可以对与未使用的字线连接的单元晶体管(例如，虚拟存储器单元或串选择晶体管)或存储器块的接地选择晶体管执行分布增强操作。

图18是示出根据另一示例实施例的存储器设备2400的图。参考图18，存储器设备2400可以具有芯片到芯片(C2C)结构。C2C结构可以指通过以下方式来形成的结构：在第一晶圆上制造包括单元区域CELL的上层芯片，在与第一晶圆分开的第二晶圆上制造包括外围电路区域PERI的下层芯片，然后将上层芯片和下层芯片彼此结合。在此，结合过程可以包括将形成在上层芯片的最上层金属层上的结合金属和形成在下层芯片的最上层金属层上的结合金属电性连接的方法。例如，当结合金属可以包括铜(Cu)时，使用Cu-to-Cu结合。然而，示例实施例可能不限于此。例如，结合金属也可以由铝(Al)或钨(W)形成。

存储器设备2400的外围电路区域PERI和单元区域CELL中的每一个可以包括外部焊盘结合区域PA、字线结合区域WLBA和位线结合区域BLBA。

外围电路区域PERI可以包括第一衬底2210、层间绝缘层2215、形成在第一衬底2210上的多个电路元件2220a、2220b和2220c、分别与多个电路元件2220a、2220b和2220c连接的第一金属层2230a、2230b和2230c、以及形成在第一金属层2230a、2230b和2230c上的第二金属层2240a、2240b和2240c。在示例实施例中，第一金属层2230a、2230b和2230c可以由具有相对高的电阻率的钨形成，并且第二金属层2240a、2240b和2240c可以由具有相对低的电阻率的铜形成。

在图18所示的示例实施例中，虽然仅展示和描述第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c，但是示例实施例不限于此，并且可以在第二金属层2240a、2240b和2240c上进一步形成一个或多个额外金属层。形成在第二金属层2240a、2240b和2240c上的一个或多个额外金属层中的至少一部分可以由具有比形成第二金属层2240a、2240b和2240c的铜的电阻率更高的电阻率的铝等形成。

层间绝缘层2215可以被布置在第一衬底2210上，并且覆盖多个电路元件2220a、2220b和2220c、第一金属层2230a、2230b和2230c、以及第二金属层2240a、2240b和2240c。层间绝缘层2215可以包括绝缘材料，诸如氧化硅、氮化硅等。

下层结合金属2271b和2272b可以形成在字线结合区域WLBA中的第二金属层2240b上。在字线结合区域WLBA中，外围电路区域PERI中的下层结合金属2271b和2272b可以电性结合到单元区域CELL的上层结合金属2371b和2372b。下层结合金属2271b和2272b以及上层结合金属2371b和2372b可以由铝、铜、钨等形成。此外，单元区域CELL中的上层结合金属2371b和2372b可以被称为第一金属焊盘，并且外围电路区域PERI中的下层结合金属2271b和2272b可以被称为第二金属焊盘。

单元区域CELL可以包括至少一个存储器块。单元区域CELL可以包括第二衬底2310和公共源极线2320。在第二衬底2310上，多个字线2331至2338(例如，2330)可以在垂直于第二衬底2310的上表面的方向(Z轴方向)上堆叠。至少一个串选择线和至少一个地选择线可以被分别布置在多个字线2330之上和下方，并且多个字线2330可以被布置在至少一个串选择线和至少一个地选择线之间。

在位线结合区域BLBA中，沟道结构CH可以在垂直于第二衬底2310的上表面的方向(Z轴方向)上延伸，并且穿过多个字线2330、至少一个串选择线和至少一个地选择线。沟道结构CH可以包括数据存储层、沟道层、埋入式绝缘层等，并且沟道层可以电性连接到第一金属层2350c和第二金属层2360c。例如，第一金属层2350c可以是位线触点，并且第二金属层2360c可以是位线。在示例实施例中，位线2360c可以在与第二衬底2310的上表面平行的第一方向(Y轴方向)上延伸。

在图18所示的示例实施例中，布置有沟道结构CH、位线2360c等的区域可以被定义为位线结合区域BLBA。在位线结合区域BLBA中，位线2360c可以电性连接到外围电路区域PERI中的提供页缓冲器2393的电路元件2220c。位线2360c可以连接到单元区域CELL中的上层结合金属2371c和2372c，并且上层结合金属2371c和2372c可以连接到与页缓冲器2393的电路元件2220c连接的下层结合金属2271c和2272c。在示例实施例中，当页单元的写入数据被存储在页缓冲器2393中时，编程操作可以基于页单元来执行，并且当子页单元的读取数据被存储在页缓冲器2393中时，读取操作可以基于子页单元来执行。此外，在编程操作和读取操作中，通过位线发送的数据单位可能彼此不同。

在字线结合区域WLBA中，多个字线2330可以在与第二衬底2310的上表面平行并垂直于第一方向的第二方向(X轴方向)上延伸，并且可以连接到多个单元接触塞(contactplug)2341至2347(例如，2340)。多个字线2330和多个单元接触塞2340可以在由多个字线2330的至少一部分提供的、在第二方向上以不同长度延伸的焊盘中彼此连接。第一金属层2350b和第二金属层2360b可以依次连接到与多个字线2330连接的多个单元接触塞2340的上部分。多个单元接触塞2340可以通过字线结合区WLBA中的单元区域CELL的上层结合金属2371b和2372b以及外围电路区域PERI的下层结合金属2271b和2272b，连接到外围电路区域PERI。

多个单元接触塞2340可以电性连接到外围电路区域PERI中的形成行解码器2394的电路元件2220b。在示例实施例中，行解码器2394的电路元件2220b的操作电压可以不同于形成页缓冲器2393的电路元件2220c的操作电压。例如，形成页缓冲器2393的电路元件2220c的操作电压可以大于形成行解码器2394的电路元件2220b的操作电压。

公共源极线接触塞2380可以被布置在外部焊盘结合区域PA中。公共源极线接触塞2380可以由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可以电性连接到公共源极线2320。第一金属层2350a和第二金属层2360a可以依次堆叠在公共源极线接触塞2380的上部分。例如，布置有公共源极线接触塞2380、第一金属层2350a和第二金属层2360a的区域可以被定义为外部焊盘结合区域PA。

输入输出焊盘2205和2305可以被布置在外部焊盘结合区域PA中。参考图18，覆盖第一衬底2210的下表面的下层绝缘膜2201可以在第一衬底2210的下方形成，并且第一输入输出焊盘2205可以在下层绝缘膜2201上形成。第一输入输出焊盘2205可以通过第一输入输出接触塞2203连接到布置在外围电路区域PERI中的多个电路元件2220a、2220b和2220c中的至少一个，并且可以通过下层绝缘膜2201来与第一衬底2210分开。此外，可以在第一输入输出接触塞2203和第一衬底2210之间布置侧绝缘膜，以电性分离第一输入输出接触塞2203和第一衬底2210。

参考图18，覆盖第二衬底2310的上表面的上层绝缘膜2301可以形成在第二衬底2310上，并且第二输入输出焊盘2305可以被布置在上层绝缘层2301上。第二输入输出焊盘2305可以通过第二输入输出接触塞2303，连接到布置在外围电路区域PERI中的多个电路元件2220a、2220b和2220c中的至少一个。在示例实施例中，第二输入输出焊盘2305电性连接到电路元件2220a。

根据实施例，第二衬底2310和公共源极线2320可以不被布置在布置有第二输入输出接触塞2303的区域中。此外，第二输入输出焊盘2305可以不在第三方向(Z轴方向)上与字线2330重叠。参考图18，第二输入输出接触塞303可以在与第二衬底2310的上表面平行的方向上与第二衬底2310分开，并且可以穿过单元区域CELL的层间绝缘层2315，以连接到第二输入输出焊盘2305。

根据实施例，第一输入输出焊盘2205和第二输入输出焊盘2305可以选择性地形成。例如，存储器设备2400可以仅包括布置在第一衬底2210上的第一输入输出焊盘2205或布置在第二衬底2310上的第二输入输出焊盘2305。可替换地，存储器设备2400可以同时包括第一输入输出焊盘2205和第二输入输出焊盘2305。

在分别包括在单元区域CELL和外围电路区域PERI中的外部焊盘结合区域PA和位线结合区域BLBA的每一个中，设置在最上层金属层上的金属图案可以作为虚拟图案，或者最上层金属层可以不存在。

在外部焊盘结合区域PA中，存储器设备2400可以包括在外围电路区域PERI的最上层金属层中的下层金属图案2273a，其对应于形成在单元区域CELL的最上层金属层中的上层金属图案2372a，并且具有与单元区域CELL的上层金属图案2372a相同的横截面形状，以便彼此连接。在外围电路区域PERI中，形成在外围电路区域PERI的最上层金属层中的下层金属图案2273a可以不连接到触点。类似地，在外部焊盘结合区域PA中，与形成在外围电路区域PERI的最上层金属层中的下层金属图案2273a对应并具有与外围电路区域PERI的下层金属图案2273a相同的形状的上层金属图案2372a可以形成在单元区域CELL的最上层金属层中。

下层结合金属2271b和2272b可以形成在字线结合区域WLBA中的第二金属层2240b上。在字线结合区域WLBA中，外围电路区域PERI的下层结合金属2271b和2272b可以通过Cu-to-Cu结合，电性连接到单元区域CELL的上层结合金属2371b和2372b。

此外，在位线结合区域BLBA中，与形成在外围电路区域PERI的最上层金属层中的下层金属图案2252对应并具有与外围电路区域PERI的下层金属图案2252相同的横截面形状的上层金属图案2392可以形成在单元区域CELL的最上层金属层中。在形成在单元区域CELL的最上层金属层中的上层金属图案2392上可以不形成触点。

在示例实施例中，与形成在单元区域CELL和外围电路区域PERI之一中的最上层金属层中的金属图案对应，具有与该金属图案相同的横截面形状的强化金属图案可以形成在单元区域CELL和外围电路区域PERI中的另一个中的最上层金属层中。在强化金属图案上可以不形成触点。

在实施例中，图18的存储器设备2400被示为不包括擦除控制线和擦除控制晶体管，但是示例实施例不限于此。存储器设备2400可以进一步包括擦除控制线和擦除控制晶体管，并且可以基于参考图1至13描述的操作方法来操作。

图19是示出根据示例实施例的主机存储系统的框图。

主机存储系统3000可以包括主机3100和存储设备3200。此外，存储设备3200可以包括存储控制器3210和NVM 3220。根据示例实施例，主机3100可以包括主机控制器3110和主机存储器3120。主机存储器3120可以作为配置为临时存储要发送到存储设备3200的数据或从存储设备3200接收的数据的缓冲存储器。

存储设备3200可以包括配置为响应于主机3100的请求而存储数据的存储介质。作为示例，存储设备3200可以包括SSD、嵌入式存储器和可移除外部存储器中的至少一个。当存储设备3200是SSD时，存储设备3200可以是符合NVMe标准的设备。当存储设备3200是嵌入式存储器或外部存储器时，存储设备3200可以是符合UFS标准或eMMC标准的设备。主机3100和存储设备3200中的每一个可以根据所采用的标准协议来生成分组，并且发送分组。

当存储设备3200的NVM 3220包括闪存存储器时，闪存存储器可以包括2D NAND存储器阵列或3D(或垂直)NAND(VNAND)存储器阵列。作为另一示例，存储设备3200可以包括各种其他种类的NVM。例如，存储设备3200可以包括磁性RAM(MRAM)、自旋转移扭矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FRAM)、PRAM、RRAM和其他各种种类的存储器。

根据实施例，主机控制器3110和主机存储器3120可以被实现为单独的半导体芯片。可替换地，在一些实施例中，主控制器3110和主存储器3120可以被集成在相同的半导体芯片中。作为示例，主机控制器3110可以是包括在应用处理器(AP)中的多个模块中的任何一个。AP可以被实现为片上系统(SoC)。此外，主机存储器3120可以是包括在AP中的嵌入式存储器或者位于AP的外部的NVM或存储器模块。

主机控制器3110可以管理将主机存储器3120的缓冲区域的数据(例如，写入数据)存储在NVM 3220中的操作或将NVM 3220的数据(例如，读取数据)存储在缓冲区域中的操作。

存储控制器3210可以包括主机接口3211、存储器接口3212和CPU 3213。此外，存储控制器3210还可以包括闪存转换层(FTL)3214、分组管理器3215、缓冲存储器3216、纠错码(ECC)引擎3217和高级加密标准(AES)引擎3218。存储控制器3210还可以包括加载有FTL3214的工作存储器(未示出)。CPU 3213可以执行FTL 3214来控制NVM 3220上的数据写入和读取操作。

主机接口3211可以向主机3100发送分组和从主机3100接收分组。从主机3100发送到主机接口3211的分组可以包括要写入到NVM 3220的命令或数据。从主机接口3211发送到主机3100的分组可以包括对从NVM 3220读取的命令或数据的响应。存储器接口3212可以向NVM 3220发送要写入NVM3220的数据，或者接收从NVM 3220读取的数据。存储器接口3212可以被配置为符合标准协议，诸如翻转或开放NAND闪存接口(ONFI)。

FTL 3214可以执行各种功能，诸如地址映射操作、损耗均衡操作和垃圾收集操作。地址映射操作可以是将从主机3100接收到的逻辑地址转换为用于将数据实际存储在NVM3220中的物理地址的操作。损耗均衡操作可以是通过允许NVM 3220的块被均匀地使用来限制和/或防止特定块过度恶化的技术。作为示例，损耗均衡操作可以使用平衡物理块的擦除次数的固件技术来实现。垃圾收集操作可以是通过在将现有块的有效数据复制到新块之后擦除现有块来确保NVM 3220的可用容量的技术。

分组管理器3215可以根据准许主机3100接口的协议来生成分组，或者解析来自从主机3100接收到的分组的各种类型的信息。此外，缓冲存储器3216可以临时存储要写入NVM3220的数据或要从NVM 3220读取的数据。尽管缓冲存储器3216可以是包括在存储控制器3210中的组件，但是缓冲存储器3216可以位于存储控制器3210的外部。

ECC引擎3217可以对从NVM 3220读取的数据执行错误检测和纠正操作。更具体地，ECC引擎3217可以生成用于要写入NVM 3220的写入数据的奇偶校验位，并且生成的奇偶校验位可以与写入数据一起被存储在NVM3220中。在从NVM 3220读取数据期间，ECC引擎3217可以通过使用从NVM 3220读取的奇偶校验位以及读取的数据，纠正读取数据中的错误，并且输出错误修正后的读取数据。

AES引擎3218可以通过使用对称密钥算法，对输入到存储控制器3210的数据执行加密操作和解密操作中的至少一个。

在实施例中，存储设备3200可以基于参考图1至17描述的操作方法来操作。

根据本公开，接地选择晶体管或任何其他未使用的单元晶体管的阈值电压分布可以被增强。因此，提供了一种具有改善的可靠性的存储器设备的操作方法和/或控制存储器设备的存储器控制器的操作方法。

上面公开的一个或多个元素可以包括以下项目或在以下项目中实现：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

虽然已经参考本公开实施例来描述本公开，但是对于本领域普通技术人员来说，可以看出，在不脱离所附的权利要求所阐述的本公开的发明构思的精神和范围的情况下，可以对本公开进行各种改变和修改。

Claims (20)

1.一种存储器设备的操作方法，所述存储器设备包括存储器块，所述存储器块包括在垂直于衬底的方向上堆叠的多个单元晶体管，所述操作方法包括：

对所述多个单元晶体管的接地选择晶体管执行第一擦除操作，所述多个单元晶体管包括接地选择晶体管和擦除控制晶体管，所述擦除控制晶体管位于衬底和接地选择晶体管之间；

在所述第一擦除操作之后，对所述擦除控制晶体管执行第一编程操作；

在所述第一编程操作之后，对所述接地选择晶体管执行第二编程操作；以及

在所述第二编程操作之后，对所述擦除控制晶体管执行第二擦除操作。

2.根据权利要求1所述的操作方法，其中，对所述接地选择晶体管执行所述第一擦除操作包括：

向公共源极线施加擦除电压，向与所述接地选择晶体管连接的地选择线施加第一字线擦除电压，向与所述擦除控制晶体管连接的擦除控制线施加第一字线擦除电压，并且使与所述多个单元晶体管的剩余单元晶体管连接的多个线浮置；以及

向所述地选择线施加第一擦除验证电压。

3.根据权利要求2所述的操作方法，其中，对所述擦除控制晶体管执行所述第一编程操作包括：

向所述擦除控制线施加第一编程电压，并且向所述地选择线和与多个单元晶体管的剩余单元晶体管连接的多个线施加第一通过电压；以及

向所述擦除控制线施加第一编程验证电压。

4.根据权利要求3所述的操作方法，其中，所述第一编程验证电压高于所述第一擦除验证电压。

5.根据权利要求3所述的操作方法，其中，对所述接地选择晶体管执行所述第二编程操作包括：

向所述地选择线施加第二编程电压，向所述擦除控制线施加第一截止电压，以及向与所述多个单元晶体管的剩余单元晶体管连接的多个线施加第二通过电压，所述第一截止电压低于或等于所述第一编程验证电压；以及

向所述地选择线施加第二编程验证电压。

6.根据权利要求5所述的操作方法，其中，对所述擦除控制晶体管执行所述第二擦除操作包括：

向所述公共源极线施加所述擦除电压，向所述擦除控制线施加第二字线擦除电压，以及使所述地选择线和与多个单元晶体管的剩余单元晶体管连接的多个线浮置；以及

向所述擦除控制线施加第二擦除验证电压。

7.根据权利要求6所述的操作方法，其中，所述第二擦除验证电压低于或等于所述第二编程验证电压。

8.根据权利要求1所述的操作方法，其中，对所述接地选择晶体管执行所述第一擦除操作包括：

向所述公共源极线施加擦除电压，向与所述接地选择晶体管连接的地选择线施加第一字线擦除电压，向与所述擦除控制晶体管连接的擦除控制线施加第一字线擦除电压，以及向与所述多个单元晶体管的虚拟存储器单元连接的虚拟字线施加所述第一字线擦除电压，并且使与所述多个单元晶体管的剩余单元晶体管连接的多个线浮置；以及

向所述地选择线施加第一擦除验证电压，

其中，所述虚拟存储器单元邻近于所述接地选择晶体管。

9.根据权利要求1所述的操作方法，还包括：

在对所述擦除控制晶体管执行第二擦除操作之后，对邻近于所述擦除控制晶体管的虚拟存储器单元执行第三擦除操作，所述虚拟存储器单元在多个单元晶体管当中；以及

对所述虚拟存储器单元执行第三编程操作。

10.根据权利要求1所述的操作方法，还包括：

在对所述接地选择晶体管执行所述第一擦除操作之前，对位于所述多个单元晶体管的接地选择晶体管和位线之间的存储器单元执行擦除操作。

11.一种存储器设备的操作方法，所述存储器设备包括存储器块，所述存储器块包括在垂直于衬底的方向上堆叠的多个线，所述操作方法包括：

向公共源极线施加第一擦除电压，并且向所述多个线的地选择线施加第一字线擦除电压，所述多个线包括地选择线和擦除控制线，所述擦除控制线位于所述地选择线和衬底之间；

向所述地选择线施加第一擦除验证电压；

向所述擦除控制线施加第一编程电压；

向所述擦除控制线施加第一编程验证电压；

向所述地选择线施加第二编程电压；

向所述地选择线施加第二编程验证电压；

向所述公共源极线施加第二擦除电压，并且向所述擦除控制线施加第二字线擦除电压；以及

向所述擦除控制线施加第二擦除验证电压。

12.根据权利要求11所述的操作方法，还包括：

在执行向所述地选择线施加第二编程电压的同时，向所述擦除控制线施加第一截止电压，其中

所述第一截止电压低于或等于所述第一编程验证电压。

13.根据权利要求11所述的操作方法，其中，所述第二擦除验证电压低于或等于所述第二编程验证电压。

14.根据权利要求11所述的操作方法，

其中，所述存储器块包括与一个位线共同连接的多个单元串，

其中，所述地选择线与分别包括在所述多个单元串中的一些中的接地选择晶体管连接，以及

其中，所述擦除控制线与分别包括在所述多个单元串中的擦除控制晶体管连接。

15.根据权利要求11所述的操作方法，还包括：

在执行向所述地选择线施加所述第一字线擦除电压的同时，向所述多个线的虚拟字线施加所述第一字线擦除电压，所述虚拟字线邻近于地选择线；以及

在执行向所述地选择线施加所述第一擦除验证电压的同时，向所述虚拟字线施加所述第一擦除验证电压。

16.根据权利要求15所述的操作方法，还包括：

向所述虚拟字线施加第三编程电压；以及

向所述虚拟字线施加第三编程验证电压。

17.根据权利要求11所述的操作方法，还包括：

向所述公共源极线施加第三擦除电压，并且向所述多个线的虚拟字线施加第三字线擦除电压，所述虚拟字线邻近于所述多个线当中的地选择线；

向所述虚拟字线施加第三擦除验证电压；以及

向所述虚拟字线施加第三编程电压；以及

向所述虚拟字线施加第三编程验证电压。

18.一种存储器控制器的操作方法，所述存储器控制器被配置为控制存储器设备，所述存储器设备包括在垂直于衬底的方向上堆叠的多个单元晶体管，所述操作方法包括：

使用所述存储器控制器向存储器设备发送第一命令，所述第一命令用于控制所述存储器设备执行与所述多个单元晶体管中的接地选择晶体管关联的单元计数操作；

接收所述接地选择晶体管的单元计数结果，所述存储器控制器从所述存储器设备接收单元计数结果；以及

基于所述单元计数结果，对所述接地选择晶体管执行分布增强操作，其中，

所述分布增强操作包括：

使用所述存储器控制器向所述存储器设备发送第一擦除命令，所述第一擦除命令用于控制所述存储器设备擦除存储器设备的接地选择晶体管；

使用所述存储器控制器向所述存储器设备发送第一编程命令，所述第一编程命令用于控制所述存储器设备编程擦除控制晶体管，所述擦除控制晶体管位于所述接地选择晶体管和所述存储器设备的衬底之间，所述多个单元晶体管包括所述接地选择晶体管和擦除控制晶体管；

使用所述存储器控制器向所述存储器设备发送第二编程命令，所述第二编程命令用于控制所述存储器设备编程存储器设备的接地选择晶体管；以及

使用所述存储器控制器向所述存储器设备发送第二擦除命令，所述第二擦除命令用于控制所述存储器设备擦除存储器设备的擦除控制晶体管。

19.根据权利要求18所述的操作方法，还包括：

使用所述存储器控制器向所述存储器设备发送第三擦除命令，所述第三擦除命令用于控制所述存储器设备在执行使用所述存储器控制器向所述存储器设备发送第一命令之前擦除所述多个单元晶体管的存储器单元。

20.根据权利要求18所述的操作方法，还包括：

使用所述存储器控制器确定所述存储器设备的编程/擦除循环数量是否等于参考值，其中

如果所述编程/擦除循环数量等于参考值，则所述存储器控制器执行向所述存储器设备发送第一命令。

Images