CN116365840A - 用于dc-dc变换器的变频加速关断时间控制电路 - Google Patents

用于dc-dc变换器的变频加速关断时间控制电路 Download PDF

Info

Publication number
CN116365840A
CN116365840A CN202310225216.7A CN202310225216A CN116365840A CN 116365840 A CN116365840 A CN 116365840A CN 202310225216 A CN202310225216 A CN 202310225216A CN 116365840 A CN116365840 A CN 116365840A
Authority
CN
China
Prior art keywords
voltage
transistor
circuit
coupled
variable frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310225216.7A
Other languages
English (en)
Inventor
刘伟波
王牧晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junying Semiconductor Shanghai Co ltd
Original Assignee
Junying Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junying Semiconductor Shanghai Co ltd filed Critical Junying Semiconductor Shanghai Co ltd
Priority to CN202310225216.7A priority Critical patent/CN116365840A/zh
Publication of CN116365840A publication Critical patent/CN116365840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开的实施例提供一种用于DC‑DC变换器的变频加速关断时间控制电路，其包括：第一和第二恒流源电路、内部负载电路、储能电路、释能电路、第一电压比较器及变频补偿电路。第一恒流源电路向储能电路提供第一恒定电流。储能电路存储来自第一恒定电流的电荷并生成斜坡电压信号。释能电路在DC‑DC变换器的下功率管导通信号处于无效电平时释放储能电路中的电荷。第二恒流源电路向第二节点提供第二恒定电流。变频补偿电路根据DC‑DC变换器的反馈电压来生成补偿电流以及从第二节点抽取补偿电流。内部负载电路根据第二恒定电流和补偿电流生成关断参考电压。第一电压比较器在斜坡电压信号升高至关断参考电压时使得下功率管关断控制信号翻转为有效电平。

Description

用于DC-DC变换器的变频加速关断时间控制电路
技术领域
本公开的实施例涉及集成电路技术领域，具体地，涉及用于DC-DC变换器的变频加速关断时间控制电路。
背景技术
随着科技发展，DC-DC(直流-直流)变换器被广泛应用于各种移动设备电源、服务器供电以及家用车载电源等方面。DC-DC变换器包括降压变换器(BUCK)和升压变换器(BOOST)。降压变换器可将更高的直流电压转换成更低的直流电压。升压变换器可将更低的直流电压转换成更高的直流电压。在降压变换器中，上功率管和下功率管交替导通。上功率管导通且下功率管关断的时间被称为导通时间，上功率管关断且下功率管导通的时间被称为关断时间。
发明内容
本文中描述的实施例提供了一种用于DC-DC变换器的变频加速关断时间控制电路、以及DC-DC变换器。
根据本公开的第一方面，提供了一种用于DC-DC变换器的变频加速关断时间控制电路。该变频加速关断时间控制电路包括：第一恒流源电路、第二恒流源电路、内部负载电路、储能电路、释能电路、第一电压比较器、以及变频补偿电路。其中，第一恒流源电路被配置为：经由第一节点向储能电路提供第一恒定电流。储能电路被配置为：存储来自第一恒定电流的电荷并生成斜坡电压信号。释能电路被配置为：在DC-DC变换器的下功率管导通信号处于无效电平时释放储能电路中的电荷。第二恒流源电路被配置为：向第二节点提供第二恒定电流。变频补偿电路被配置为：根据DC-DC变换器的反馈电压来生成补偿电流以及从第二节点抽取补偿电流。内部负载电路被配置为：根据第二恒定电流和补偿电流生成关断参考电压。第一电压比较器被配置为：在斜坡电压信号升高至关断参考电压时使得下功率管关断控制信号翻转为有效电平。
在本公开的一些实施例中，变频补偿电路包括：电流抽取电路、变频信号产生电路、以及变频控制电路。其中，电流抽取电路被配置为：根据来自基准电压端的基准电压与反馈电压之间的电压差来生成补偿电流。变频信号产生电路被配置为：在反馈电压下降至第一变频参考电压的情况下使得变频信号处于有效电平，以及在反馈电压上升至第二变频参考电压的情况下使得变频信号处于无效电平。变频控制电路被配置为：在变频信号处于有效电平的情况下，控制电流抽取电路耦接到第二节点以从第二节点抽取补偿电流。
在本公开的一些实施例中，电流抽取电路包括：第一误差放大器。其中，第一误差放大器的第一输入端耦接基准电压端。第一误差放大器的第二输入端耦接DC-DC变换器的反馈电压端。第一误差放大器的第一输出端耦接变频控制电路。从第一误差放大器的第一输出端抽取补偿电流。其中，补偿电流被计算为：Ic＝m×(VREF-FB)。其中，Ic表示补偿电流，m为常数，VREF表示基准电压，FB表示反馈电压。
在本公开的一些实施例中，第一误差放大器是DC-DC变换器的内部误差放大器。从第一误差放大器的第二输出端输出基准电压与反馈电压之间的误差电压。
在本公开的一些实施例中，第一误差放大器包括：第一晶体管至第十二晶体管、以及第一偏置电流源。其中，第一偏置电流源被配置为输出第一偏置电流。第一晶体管的控制极耦接基准电压端。第一晶体管的第一极耦接第一偏置电流源。第一晶体管的第二极耦接第三晶体管的控制极和第二极、第四晶体管的控制极以及第五晶体管的控制极。第二晶体管的控制极耦接反馈电压端。第二晶体管的第一极耦接第一偏置电流源。第二晶体管的第二极耦接第八晶体管的控制极和第二极以及第九晶体管的控制极。第三晶体管的第一极耦接第四晶体管的第一极、第五晶体管的第一极、第八晶体管的第一极、第九晶体管的第一极、第十一晶体管的第一极、第十二晶体管的第一极和第二电压端。第四晶体管的第二极耦接第六晶体管的第二极和DC-DC变换器的误差电压端。第五晶体管的第二极耦接第七晶体管的第二极、第十一晶体管的控制极和第二极、以及第十二晶体管的控制极。第六晶体管的控制极耦接第七晶体管的控制极、第九晶体管的第二极以及第十晶体管的控制极和第二极。第六晶体管的第一极耦接第七晶体管的第一极、第十晶体管的第一极以及第一电压端。第十二晶体管的第二极耦接变频控制电路。
在本公开的一些实施例中，变频信号产生电路包括：迟滞电压比较器。其中，迟滞电压比较器的第一输入端耦接变频参考电压端。迟滞电压比较器的第二输入端耦接反馈电压端。迟滞电压比较器的输出端耦接变频控制电路。
在本公开的一些实施例中，变频控制电路包括：第一压控开关。其中，第一压控开关的受控端耦接变频信号产生电路的输出端。第一压控开关的第一端耦接第二节点。第一压控开关的第二端耦接电流抽取电路。
在本公开的一些实施例中，第一恒定电流被确定为：I1＝k×Vin。第二恒定电流被确定为：I2＝(1-D)×k×Vin。其中，I1表示第一恒定电流，k为常数，Vin表示DC-DC变换器的输入电压，I2表示第二恒定电流，D表示DC-DC变换器的占空比。
根据本公开的第二方面，提供了一种用于DC-DC变换器的变频加速关断时间控制电路。该变频加速关断时间控制电路包括：第一恒定电流源、第二恒定电流源、电阻器、电容器、第一压控开关、第二压控开关、反相器、第一电压比较器、迟滞电压比较器、以及第一误差放大器。其中，第一恒定电流源耦接第一电压比较器的第一输入端、电容器的第一端和第二压控开关的第一端。电容器的第二端耦接第二电压端和第二压控开关的第二端。第二压控开关的受控端耦接反相器的输出端。反相器的输入端被提供DC-DC变换器的下功率管导通信号。第二恒定电流源耦接第一电压比较器的第二输入端、电阻器的第一端和第一压控开关的第一端。电阻器的第二端耦接第二电压端。迟滞电压比较器的第一输入端耦接变频参考电压端。迟滞电压比较器的第二输入端耦接DC-DC变换器的反馈电压端。迟滞电压比较器的输出端耦接第一压控开关的受控端。第一误差放大器的第一输入端耦接基准电压端。第一误差放大器的第二输入端耦接反馈电压端。第一误差放大器的第一输出端耦接第一压控开关的第二端。从第一误差放大器的第一输出端抽取补偿电流。第一误差放大器的第二输出端耦接DC-DC变换器的误差电压端。从第一电压比较器的输出端输出下功率管关断控制信号。
在本公开的一些实施例中，补偿电流被计算为：Ic＝m×(VREF-FB)。第一恒定电流源输出的第一恒定电流被确定为：I1＝k×Vin。第二恒定电流源输出的第二恒定电流被确定为：I2＝(1-D)×k×Vin。其中，Ic表示补偿电流，m为常数，VREF表示基准电压，FB表示反馈电压，I1表示第一恒定电流，k为常数，Vin表示DC-DC变换器的输入电压，I2表示第二恒定电流，D表示DC-DC变换器的占空比。
根据本公开的第三方面，提供了一种DC-DC变换器。该DC-DC变换器包括根据本公开的第一方面或第二方面所述的变频加速关断时间控制电路。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1是一种关断时间控制电路的示例性电路图；
图2是采用图1所示的关断时间控制电路的DC-DC变换器的瞬态响应时序图；
图3是一种加速关断时间控制电路的示例性电路图；
图4是采用图3所示的加速关断时间控制电路的DC-DC变换器的瞬态响应时序图；
图5是采用图3所示的加速关断时间控制电路的DC-DC变换器在小占空比时的瞬态响应时序图；
图6是根据本公开的实施例的变频加速关断时间控制电路的示意性框图；
图7是根据本公开的实施例的变频加速关断时间控制电路的进一步的示意性框图；
图8是根据本公开的实施例的变频加速关断时间控制电路的示例性电路图；
图9是图8中的第一误差放大器的示例性电路图；以及
图10是采用图6至图8所示的变频加速关断时间控制电路的DC-DC变换器的瞬态响应时序图。
在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
图1示出一种关断时间控制电路100的示例性电路图。如图1所示，流过电阻器R的电流为Is1。对电容器C充电的电流为Is2。Is1被设置为等于(1-D)×k×Vin。Is2被设置为等于k×Vin。k为常数系数，D为DC-DC变换器的占空比，Vin为DC-DC变换器的输入电压。在DC-DC变换器的下功率管关断时，下功率管导通信号LG_ON处于低电平，开关S闭合，电容器C上的电荷被释放掉。在下功率管导通时，下功率管导通信号LG_ON处于高电平，开关S断开，电流Is2开始对电容器C进行充电，当电容器C的上极板电压被充电至和比较器CMP的反相输入端的电压相等时，比较器CMP的输出信号OFF翻转为高电平，从而控制下功率管关断。关断时间TOFF可由此计算：
Figure BDA0004119035880000061
因此，TOFF＝(1-D)×RC。
在上式中，R表示电阻器R的电阻值，C表示电容器C的电容值，k为常数系数，D表示DC-DC变换器的占空比，Vin表示DC-DC变换器的输入电压。
图2示出采用图1所示的关断时间控制电路的DC-DC变换器的瞬态响应时序图。在T1时刻，负载电流突然变高，由于电感电流IL没有及时上升，负载电流Iload由DC-DC变换器的输出电容提供，输出电压VO和反馈电压(在图2中未示出)降低。如果保持原有的关断时间TOFF的话，下功率管导通时间较长，电感电流IL下降得多，因此平均电感电流较低。电感电流IL比负载电流Iload低得越多，输出电压VO的欠冲(输出电压VO从额定值到跌落点的差值)越大，并且恢复时间长，瞬态响应差，如图2所示。
因此，希望在切换到重载时进入加速模式(也可称为TURBO模式)。图3示出一种加速关断时间控制电路300的示例性电路图。在图1的示例的基础上，图3所示的加速关断时间控制电路300增加了延时电路和或门OR。延时电路在TURBO模式下工作。下功率管导通信号LG_ON作为具有固定延时(例如，300ns)的延时电路的输入。延时电路的输出和比较器CMP的输出经过或门OR之后得到输出信号OFF。输出信号OFF控制下功率管的关断。若固定延时(例如，300ns)以内电容器C还未充电完成，则延时电路的输出比比较器CMP的输出更早翻转为高电平。此时关断时间TOFF由延时电路的固定延时(例如，上述示例中的300ns)决定。
这样，在切换到重载时进入TURBO模式，电感电流IL能更快地升高至负载电流Iload。图4示出无TURBO模式和有TURBO模式的对比图。在图4中，用实线表示无TURBO模式时电感电流IL的变化，用虚线表示有TURBO模式时电感电流IL的变化。在T2时刻，反馈电压FB(在图4中未示出)低于第一变频参考电压TURBO_REF_LOW，进入TURBO模式。在进入TURBO模式后，缩短关断时间TOFF可以使电感电流IL的谷值电流更高，电感电流IL的平均电流更大，输出电压VO的欠冲更小，恢复时间更短。在T3时刻，反馈电压FB恢复至第二变频参考电压TURBO_REF_HIGH，退出TURBO模式。
然而，在TURBO模式中，缩短之后的关断时间TOFF为固定延时。在DC-DC变换器的占空比不是很小的时候，TURBO模式能有效的减小输出电压过冲和缩短恢复时间。如果DC-DC变换器的占空比较小，输入电压比输出电压高很多，则电感电流上升的斜率很高，下降斜率较低。如果仍然以一个固定较短的TOFF作为关断时间，很可能会出现电感电流很快就被抬升至负载电流Iload之上的现象，DC-DC变换器进入开环状态，出现震荡。如果有过压保护的话，会出现大信号震荡无法恢复。此外负载从轻载切换至额定负载的中间值的情况下，如果仍然以一个固定较短的TOFF作为关断时间，也很容易出现震荡。图5示出了这种情况下的瞬态响应时序图。
因此，本公开的实施例提出了一种变频加速关断时间控制电路。该变频加速关断时间控制电路具有变频TURBO模式。图6示出根据本公开的实施例的变频加速关断时间控制电路600的示意性框图。变频加速关断时间控制电路600包括：第一恒流源电路630、第二恒流源电路610、内部负载电路620、储能电路640、释能电路650、第一电压比较器CMP1、以及变频补偿电路660。
第一恒流源电路630经由第一节点N1耦接储能电路640、释能电路650以及第一电压比较器CMP1的第一输入端。第一恒流源电路630被配置为：生成第一恒定电流I1，并经由第一节点N1向储能电路640提供第一恒定电流I1。
储能电路640经由第一节点N1耦接第一恒流源电路630、释能电路650以及第一电压比较器CMP1的第一输入端。储能电路640被配置为：存储来自第一恒定电流I1的电荷并生成斜坡电压信号。
释能电路650经由第一节点N1耦接第一恒流源电路630、储能电路640以及第一电压比较器CMP1的第一输入端。释能电路650被配置为：在DC-DC变换器的下功率管导通信号LG_ON处于无效电平时释放储能电路640中的电荷。释能电路650还被配置为：在DC-DC变换器的下功率管导通信号LG_ON处于有效电平时不工作。因此，在DC-DC变换器的下功率管导通信号LG_ON处于有效电平时释能电路650不影响储能电路640存储来自第一恒定电流I1的电荷。在本公开的一些实施例中，下功率管导通信号LG_ON的有效电平为高电平，下功率管导通信号LG_ON的无效电平为低电平。
第二恒流源电路610经由第二节点N2耦接内部负载电路620、变频补偿电路660以及第一电压比较器CMP1的第二输入端。第二恒流源电路610被配置为：生成第二恒定电流I2，并向第二节点N2提供第二恒定电流I2。
变频补偿电路660经由第二节点N2耦接内部负载电路620、第二恒流源电路610以及第一电压比较器CMP1的第二输入端。变频补偿电路660被配置为：根据DC-DC变换器的反馈电压FB来生成补偿电流Ic以及从第二节点N2抽取补偿电流Ic。在本公开的一些实施例中，补偿电流Ic的大小与反馈电压FB的大小负相关。
内部负载电路620经由第二节点N2耦接变频补偿电路660、第二恒流源电路610以及第一电压比较器CMP1的第二输入端。内部负载电路620被配置为：根据第二恒定电流I2和补偿电流Ic生成关断参考电压。在本公开的一些实施例中，内部负载电路620根据第二恒定电流I2与补偿电流Ic之间的电流差Ir来生成关断参考电压。Ir＝I2-Ic。
第一电压比较器CMP1被配置为：在斜坡电压信号升高至关断参考电压时使得下功率管关断控制信号OFF翻转为有效电平。在本公开的一些实施例中，第一电压比较器CMP1的第一输入端是同相输入端，第一电压比较器CMP1的第二输入端是反相输入端，下功率管关断控制信号OFF的有效电平为高电平。在本公开的另一些实施例中，第一电压比较器CMP1的第一输入端是反相输入端，第一电压比较器CMP1的第二输入端是同相输入端，下功率管关断控制信号OFF的有效电平为低电平。
在本公开的一些实施例中，补偿电流Ic＝m×(VREF-FB)。第一恒定电流源630输出的第一恒定电流I1＝k×Vin。第二恒定电流源610输出的第二恒定电流I2＝(1-D)×k×Vin。其中，m为常数，VREF表示基准电压，FB表示反馈电压，k为常数，Vin表示DC-DC变换器的输入电压，D表示DC-DC变换器的占空比。
本公开的实施例的变频加速关断时间控制电路600通过变频补偿电路660来设置变频加速关断时间(即，设置变频TURBO模式)。在DC-DC变换器切换到重载的情况下，反馈电压FB突然降低。补偿电流Ic的大小与反馈电压FB的大小负相关。因此，反馈电压FB越低则补偿电流Ic越大。补偿电流Ic越大则第二恒定电流I2与补偿电流Ic之间的电流差Ir越小，因此关断参考电压越小。这样，斜坡电压信号更快升高至关断参考电压，从而控制下功率管更快关断(即，关断时间TOFF更短)。随着反馈电压FB恢复，补偿电流Ic变小，因此第二恒定电流I2与补偿电流Ic之间的电流差Ir变大。这样，关断参考电压升高，从而使得下功率管更慢关断(即，关断时间TOFF变长)。因此，不会造成图5所示的震荡。图10中的实线示出采用固定延时作为关断时间TOFF的震荡结果。图10中的虚线示出采用变频加速关断时间的结果。随着输出电压VO的升高，关断时间TOFF逐渐变长。在电感电流IL升高到负载电流Iload后没有发生震荡。
图7示出变频补偿电路760的示意性框图。变频补偿电路760包括：电流抽取电路763、变频信号产生电路761、以及变频控制电路762。
电流抽取电路763耦接变频控制电路762。电流抽取电路763被配置为：根据来自基准电压端的基准电压VREF与反馈电压FB之间的电压差来生成补偿电流Ic。在本公开的一些实施例中，补偿电流Ic被计算为：Ic＝m×(VREF-FB)。其中，Ic表示补偿电流Ic，m为常数，VREF表示基准电压VREF，FB表示反馈电压FB。
变频信号产生电路761被配置为：在反馈电压FB下降至第一变频参考电压的情况下使得变频信号TCtr处于有效电平(此时进入TURBO模式)，以及在反馈电压FB上升至第二变频参考电压的情况下使得变频信号TCtr处于无效电平(此时退出TURBO模式)。其中，第一变频参考电压小于第二变频参考电压，以避免变频信号TCtr出现震荡。
变频控制电路762被配置为：在变频信号TCtr处于有效电平的情况下，控制电流抽取电路763耦接到第二节点N2以从第二节点N2抽取补偿电流Ic。变频控制电路762还被配置为：在变频信号TCtr处于无效电平的情况下，断开电流抽取电路763与第二节点N2的连接。
在图7的示例中，变频信号TCtr的有效电平为高电平。变频信号TCtr的无效电平为低电平。
图8示出根据本公开的实施例的变频加速关断时间控制电路800的示例性电路图。在图8的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。
电流抽取电路863包括：第一误差放大器EA1。其中，第一误差放大器EA1的第一输入端耦接基准电压端VREF。第一误差放大器EA1的第二输入端耦接DC-DC变换器的反馈电压端FB。第一误差放大器EA1的第一输出端O1耦接变频控制电路862。从第一误差放大器EA1的第一输出端O1抽取补偿电流Ic。其中，补偿电流Ic被计算为：Ic＝m×(VREF-FB)。其中，Ic表示补偿电流Ic，m为常数，VREF表示基准电压VREF，FB表示反馈电压FB。
在本公开的一些实施例中，第一误差放大器EA1是DC-DC变换器的内部误差放大器。也可以认为电流抽取电路863中的第一误差放大器EA1与DC-DC变换器的内部误差放大器复用。从第一误差放大器EA1的第二输出端O2输出基准电压VREF与反馈电压FB之间的误差电压EAO。图9示出图8中的第一误差放大器EA1的示例性电路图。在下文中将参考图9描述第一误差放大器EA1的示例性实现方式。
变频信号产生电路861包括：迟滞电压比较器COMP。其中，迟滞电压比较器COMP的第一输入端耦接变频参考电压端TURBO_REF。迟滞电压比较器COMP的第二输入端耦接反馈电压端FB。迟滞电压比较器COMP的输出端耦接变频控制电路862。在迟滞电压比较器COMP输出的变频信号TCtr为低电平时，变频参考电压端TURBO_REF可被提供第一变频参考信号(图10中的TURBO_REF_LOW)，从而使得在反馈电压FB低于第一变频参考信号时变频信号TCtr才翻转为高电平。在迟滞电压比较器COMP输出的变频信号TCtr为高电平时，变频参考电压端TURBO_REF可被提供第二变频参考信号(图10中的TURBO_REF_HIGH)，从而使得在反馈电压FB高于第二变频参考信号时变频信号TCtr才翻转为低电平。
变频控制电路862包括：第一压控开关S1。其中，第一压控开关S1的受控端耦接变频信号产生电路861的输出端。第一压控开关S1的第一端耦接第二节点N2。第一压控开关S1的第二端耦接电流抽取电路863。在图8的示例中，在变频信号TCtr为高电平时第一压控开关S1闭合；在变频信号TCtr为低电平时第一压控开关S1断开。在本公开的一些实施例中，第一压控开关S1也可由开关晶体管来实现。
第一恒流源电路830包括：第一恒定电流源。第一恒定电流源可由第一电压供电。第一恒定电流源生成第一恒定电流I1。
第二恒流源电路810包括：第二恒定电流源。第二恒定电流源可由第一电压供电。第二恒定电流源生成第二恒定电流I2。
储能电路840包括：电容器C。电容器C的第一端耦接第一节点N1。电容器C的第二端耦接第二电压端V2。
释能电路850包括：反相器NG和第二压控开关S2。反相器NG的输入端被提供DC-DC变换器的下功率管导通信号LG_ON。第二压控开关S2的受控端耦接反相器NG的输出端。第二压控开关S2的第一端耦接第一节点N1。第二压控开关S2的第二端耦接第二电压端V2。在本公开的一些实施例中，第二压控开关S2也可由开关晶体管来实现。
内部负载电路820包括：电阻器R。电阻器R的第一端耦接第二节点N2。电阻器R的第二端耦接第二电压端V2。流过电阻器R的电流为第二恒定电流I2与补偿电流Ic之间的电流差Ir。
在图8的示例中，第一误差放大器EA1的第一输入端是同相输入端。第一误差放大器EA1的第二输入端是反相输入端。迟滞电压比较器COMP的第一输入端是同相输入端。迟滞电压比较器COMP的第二输入端是反相输入端。本领域技术人员应理解，基于上述发明构思对图8所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图8所示的示例不同的设置。
在图9的示例中，第一误差放大器EA1包括：第一晶体管M1至第十二晶体管M12、以及第一偏置电流源Ib1。其中，第一偏置电流源被配置为输出第一偏置电流Ib1。第一晶体管M1的控制极耦接基准电压端VREF。第一晶体管M1的第一极耦接第一偏置电流源Ib1。第一晶体管M1的第二极耦接第三晶体管M3的控制极和第二极、第四晶体管M4的控制极以及第五晶体管M5的控制极。第二晶体管M2的控制极耦接反馈电压端FB。第二晶体管M2的第一极耦接第一偏置电流源Ib1。第二晶体管M2的第二极耦接第八晶体管M8的控制极和第二极以及第九晶体管M9的控制极。第三晶体管M3的第一极耦接第四晶体管M4的第一极、第五晶体管M5的第一极、第八晶体管M8的第一极、第九晶体管M9的第一极、第十一晶体管M11的第一极、第十二晶体管M12的第一极和第二电压端V2。第四晶体管M4的第二极耦接第六晶体管M6的第二极和DC-DC变换器的误差电压端EAO。第五晶体管M5的第二极耦接第七晶体管M7的第二极、第十一晶体管M11的控制极和第二极、以及第十二晶体管M12的控制极。第六晶体管M6的控制极耦接第七晶体管M7的控制极、第九晶体管M9的第二极以及第十晶体管M10的控制极和第二极。第六晶体管M6的第一极耦接第七晶体管M7的第一极、第十晶体管M10的第一极以及第一电压端V1。第十二晶体管M12的第二极耦接变频控制电路。
在图9的示例中，第一晶体管M1和第二晶体管M2的跨导相同。第三晶体管M3与第四晶体管M4构成电流镜。第三晶体管M3与第五晶体管M5构成电流镜。第八晶体管M8与第九晶体管M9构成电流镜。第十晶体管M10与第六晶体管M6构成电流镜。第十晶体管M10与第七晶体管M7构成电流镜。第十一晶体管M11与第十二晶体管M12构成电流镜。补偿电流Ic等于流过第七晶体管M7的电流IP与流过第五晶体管M5的电流IN之差。Ic＝IP-IN。因此，补偿电流Ic可被计算为：Ic＝m×(VREF-FB)。其中，Ic表示补偿电流Ic，m为第一晶体管M1和第二晶体管M2的跨导，VREF表示基准电压VREF，FB表示反馈电压FB。
在图9的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。第一晶体管M1、第二晶体管M2、第六晶体管M6、第七晶体管M7和第十晶体管M10是PMOS晶体管。第三晶体管M3至第五晶体管M5、第八晶体管M8、第九晶体管M9、第十一晶体管M11和第十二晶体管M12是NMOS晶体管。本领域技术人员应理解，基于上述发明构思对图9所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图9所示的示例不同的设置。
在本公开的一些实施例中，第一恒定电流源830输出的第一恒定电流I1＝k×Vin。第二恒定电流源810输出的第二恒定电流I2＝(1-D)×k×Vin。其中，k为常数，Vin表示DC-DC变换器的输入电压，D表示DC-DC变换器的占空比。
补偿电流Ic和关断时间TOFF之间的关系可由以下等式计算：
Figure BDA0004119035880000141
因此，
Figure BDA0004119035880000142
在上式中，R表示电阻器R的电阻值，C表示电容器C的电容值，k为常数系数，D表示DC-DC变换器的占空比，Vin表示DC-DC变换器的输入电压。从上式可见，补偿电流Ic越大，则关断时间TOFF越短，所以在切换到重载时随着反馈电压FB的恢复，关断时间TOFF会逐渐恢复至和稳态时一样。在切换到中间负载的时候反馈电压FB的欠冲较切换到额定负载时更小，关断时间TOFF也不会缩得过短，有效避免了震荡的产生。变频TURBO模式可以根据负载切载情况自适应地调节频率，使DC-DC变换器的输出电压VO更快速且平滑稳定的恢复到额定值。
本公开的实施例还提供了一种DC-DC变换器。该DC-DC变换器包括根据本公开的实施例的变频加速关断时间控制电路。
本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的DC-DC变换器。该芯片例如是电源管理类芯片。
本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。
综上所述，根据本公开的实施例的变频加速关断时间控制电路通过变频补偿电路来设置变频加速关断时间。在切换到重载的情况下，关断时间随着反馈电压变低而变短，从而控制电感电流快速上升。在反馈电压逐渐恢复时关断时间逐渐变长，从而避免DC-DC变换器在小占空比的情况下出现输出电压震荡的问题。根据本公开的实施例的变频加速关断时间控制电路能够使得DC-DC变换器在切换到重载的过程中更加平稳且快速。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种用于DC-DC变换器的变频加速关断时间控制电路，包括：第一恒流源电路、第二恒流源电路、内部负载电路、储能电路、释能电路、第一电压比较器、以及变频补偿电路，
其中，所述第一恒流源电路被配置为：经由第一节点向储能电路提供第一恒定电流；
所述储能电路被配置为：存储来自所述第一恒定电流的电荷并生成斜坡电压信号；
所述释能电路被配置为：在所述DC-DC变换器的下功率管导通信号处于无效电平时释放所述储能电路中的电荷；
所述第二恒流源电路被配置为：向第二节点提供第二恒定电流；
所述变频补偿电路被配置为：根据所述DC-DC变换器的反馈电压来生成补偿电流以及从所述第二节点抽取所述补偿电流；
所述内部负载电路被配置为：根据所述第二恒定电流和所述补偿电流生成关断参考电压；
所述第一电压比较器被配置为：在所述斜坡电压信号升高至所述关断参考电压时使得下功率管关断控制信号翻转为有效电平。
2.根据权利要求1所述的变频加速关断时间控制电路，其中，所述变频补偿电路包括：电流抽取电路、变频信号产生电路、以及变频控制电路，
其中，所述电流抽取电路被配置为：根据来自基准电压端的基准电压与所述反馈电压之间的电压差来生成所述补偿电流；
所述变频信号产生电路被配置为：在所述反馈电压下降至第一变频参考电压的情况下使得变频信号处于有效电平，以及在所述反馈电压上升至第二变频参考电压的情况下使得所述变频信号处于无效电平；
所述变频控制电路被配置为：在所述变频信号处于有效电平的情况下，控制所述电流抽取电路耦接到所述第二节点以从所述第二节点抽取所述补偿电流。
3.根据权利要求2所述的变频加速关断时间控制电路，其中，所述电流抽取电路包括：第一误差放大器，
其中，所述第一误差放大器的第一输入端耦接所述基准电压端，所述第一误差放大器的第二输入端耦接所述DC-DC变换器的反馈电压端，所述第一误差放大器的第一输出端耦接所述变频控制电路，从所述第一误差放大器的所述第一输出端抽取所述补偿电流；
其中，所述补偿电流被计算为：Ic＝m×(VREF-FB)，
其中，Ic表示所述补偿电流，m为常数，VREF表示所述基准电压，FB表示所述反馈电压。
4.根据权利要求3所述的变频加速关断时间控制电路，其中，所述第一误差放大器是所述DC-DC变换器的内部误差放大器，从所述第一误差放大器的第二输出端输出所述基准电压与所述反馈电压之间的误差电压。
5.根据权利要求4所述的变频加速关断时间控制电路，其中，所述第一误差放大器包括：第一晶体管至第十二晶体管、以及第一偏置电流源，
其中，所述第一偏置电流源被配置为输出第一偏置电流；
所述第一晶体管的控制极耦接所述基准电压端，所述第一晶体管的第一极耦接所述第一偏置电流源，所述第一晶体管的第二极耦接第三晶体管的控制极和第二极、第四晶体管的控制极以及第五晶体管的控制极；
第二晶体管的控制极耦接所述反馈电压端，所述第二晶体管的第一极耦接所述第一偏置电流源，所述第二晶体管的第二极耦接第八晶体管的控制极和第二极以及第九晶体管的控制极；
所述第三晶体管的第一极耦接所述第四晶体管的第一极、所述第五晶体管的第一极、所述第八晶体管的第一极、所述第九晶体管的第一极、第十一晶体管的第一极、第十二晶体管的第一极和第二电压端；
所述第四晶体管的第二极耦接第六晶体管的第二极和所述DC-DC变换器的误差电压端；
所述第五晶体管的第二极耦接第七晶体管的第二极、所述第十一晶体管的控制极和第二极、以及所述第十二晶体管的控制极；
所述第六晶体管的控制极耦接所述第七晶体管的控制极、第九晶体管的第二极以及第十晶体管的控制极和第二极，所述第六晶体管的第一极耦接所述第七晶体管的第一极、所述第十晶体管的第一极以及第一电压端；
所述第十二晶体管的第二极耦接所述变频控制电路。
6.根据权利要求2所述的变频加速关断时间控制电路，其中，所述变频信号产生电路包括：迟滞电压比较器，
其中，所述迟滞电压比较器的第一输入端耦接变频参考电压端，所述迟滞电压比较器的第二输入端耦接所述反馈电压端，所述迟滞电压比较器的输出端耦接所述变频控制电路。
7.根据权利要求2所述的变频加速关断时间控制电路，其中，所述变频控制电路包括：第一压控开关，
其中，所述第一压控开关的受控端耦接所述变频信号产生电路的输出端，所述第一压控开关的第一端耦接所述第二节点，所述第一压控开关的第二端耦接所述电流抽取电路。
8.根据权利要求1至7中任一项所述的变频加速关断时间控制电路，其中，所述第一恒定电流被确定为：I1＝k×Vin，所述第二恒定电流被确定为：I2＝(1-D)×k×Vin，
其中，I1表示所述第一恒定电流，k为常数，Vin表示所述DC-DC变换器的输入电压，I2表示所述第二恒定电流，D表示所述DC-DC变换器的占空比。
9.一种用于DC-DC变换器的变频加速关断时间控制电路，包括：第一恒定电流源、第二恒定电流源、电阻器、电容器、第一压控开关、第二压控开关、反相器、第一电压比较器、迟滞电压比较器、以及第一误差放大器，
其中，所述第一恒定电流源耦接所述第一电压比较器的第一输入端、所述电容器的第一端和所述第二压控开关的第一端；
所述电容器的第二端耦接第二电压端和所述第二压控开关的第二端；
所述第二压控开关的受控端耦接所述反相器的输出端；
所述反相器的输入端被提供所述DC-DC变换器的下功率管导通信号；
所述第二恒定电流源耦接所述第一电压比较器的第二输入端、所述电阻器的第一端和所述第一压控开关的第一端；
所述电阻器的第二端耦接所述第二电压端；
所述迟滞电压比较器的第一输入端耦接变频参考电压端，所述迟滞电压比较器的第二输入端耦接所述DC-DC变换器的反馈电压端，所述迟滞电压比较器的输出端耦接所述第一压控开关的受控端；
所述第一误差放大器的第一输入端耦接基准电压端，所述第一误差放大器的第二输入端耦接所述反馈电压端，所述第一误差放大器的第一输出端耦接所述第一压控开关的第二端，从所述第一误差放大器的所述第一输出端抽取补偿电流，所述第一误差放大器的第二输出端耦接所述DC-DC变换器的误差电压端；
从所述第一电压比较器的输出端输出下功率管关断控制信号。
10.根据权利要求9所述的变频加速关断时间控制电路，其中，所述补偿电流被计算为：Ic＝m×(VREF-FB)，所述第一恒定电流源输出的第一恒定电流被确定为：I1＝k×Vin，所述第二恒定电流源输出的第二恒定电流被确定为：I2＝(1-D)×k×Vin，
其中，Ic表示所述补偿电流，m为常数，VREF表示所述基准电压，FB表示所述反馈电压，I1表示所述第一恒定电流，k为常数，Vin表示所述DC-DC变换器的输入电压，I2表示所述第二恒定电流，D表示所述DC-DC变换器的占空比。
CN202310225216.7A 2023-03-07 2023-03-07 用于dc-dc变换器的变频加速关断时间控制电路 Pending CN116365840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310225216.7A CN116365840A (zh) 2023-03-07 2023-03-07 用于dc-dc变换器的变频加速关断时间控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310225216.7A CN116365840A (zh) 2023-03-07 2023-03-07 用于dc-dc变换器的变频加速关断时间控制电路

Publications (1)

Publication Number Publication Date
CN116365840A true CN116365840A (zh) 2023-06-30

Family

ID=86939733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310225216.7A Pending CN116365840A (zh) 2023-03-07 2023-03-07 用于dc-dc变换器的变频加速关断时间控制电路

Country Status (1)

Country Link
CN (1) CN116365840A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117639508A (zh) * 2023-12-07 2024-03-01 芯朗半导体(深圳)有限公司 延长dc-dc转换器关断时间的控制电路、转换器、芯片及设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117639508A (zh) * 2023-12-07 2024-03-01 芯朗半导体(深圳)有限公司 延长dc-dc转换器关断时间的控制电路、转换器、芯片及设备

Similar Documents

Publication Publication Date Title
US20170279354A1 (en) Hybrid Capacitive-Inductive Voltage Converter
US20110043175A1 (en) Current-mode control switching regulator and operations control method thereof
US20110181262A1 (en) Switching regulator
WO2007073940A1 (en) Method for dc/dc conversion and dc/dc converter arrangement
TW201025812A (en) DC-DC converter providing soft-start function
Ting et al. A quasi-V 2 hysteretic buck converter with adaptive COT control for fast DVS and load-transient response in RF applications
US20230188037A1 (en) Fixed-frequency hysteretic dc-dc converter
Hwang et al. An improved optimum-damping current-mode buck converter with fast-transient response and small-transient voltage using new current sensing circuits
CN116365840A (zh) 用于dc-dc变换器的变频加速关断时间控制电路
CN109889045B (zh) 一种谷底电流控制的dc/dc转换器在轻载时抑制电流过冲的方法
WO2023103900A1 (en) Feedback circuit with adjustable loop gain for boost converter
CN110445364B (zh) 用于1：2反向电荷泵的软启电和驱动电路及其实现方法
CN116915047A (zh) Dc-dc转换器电路和对应的操作方法
Amin et al. A 78%-efficiency li-ion-compatible fully-integrated modified 4-level converter with 0.01–40mW DCM-operation in 28nm FDSOI
CN113394974B (zh) 具有固定频率的cot开关变换器
Zhou et al. Full-wave sense-FET-based inductor-current sensor with wide dynamic range for buck converters
CN116317473A (zh) 自适应补偿关断时间控制电路以及dc-dc变换器
CN115208194A (zh) 一种用于降压型dcdc的分段式斜坡补偿电路
CN112799456B (zh) 电压变换电路及方法以及升降压变换电路
Park et al. Improvements in light-load efficiency and operation frequency for low-voltage current-mode integrated boost converters
Tiwari et al. A DC-DC boost converter with soft start function and DPEA technique using 180nm technology
Gatti et al. A 130-nm CMOS dual input-polarity DC–DC converter for low-power applications
CN111164870A (zh) 使用开关调节器和电压限制器的电压倍增器
Xiao et al. A switched-capacitor DC-DC converter with embedded fast NMOS-LDOs achieving low noise, low output voltage ripple and fast response
CN218482777U (zh) 一种外部模拟软启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination