CN116362186A - 一种基于图嵌入的连续空间运算放大器拓扑优化方法 - Google Patents
一种基于图嵌入的连续空间运算放大器拓扑优化方法 Download PDFInfo
- Publication number
- CN116362186A CN116362186A CN202111599448.6A CN202111599448A CN116362186A CN 116362186 A CN116362186 A CN 116362186A CN 202111599448 A CN202111599448 A CN 202111599448A CN 116362186 A CN116362186 A CN 116362186A
- Authority
- CN
- China
- Prior art keywords
- function
- circuit
- graph
- operational amplifier
- topology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000013461 design Methods 0.000 claims abstract description 18
- 238000004088 simulation Methods 0.000 claims description 9
- 238000012549 training Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 5
- 238000007476 Maximum Likelihood Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 238000013507 mapping Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000011478 gradient descent method Methods 0.000 claims description 2
- 230000002068 genetic effect Effects 0.000 description 5
- 230000003542 behavioural effect Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 235000000332 black box Nutrition 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/373—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明属模拟集成电路设计中电路设计自动化领域，涉及一种基于图嵌入的连续空间运算放大器拓扑优化方法，具体涉及一种基于定制的有向无环图自动编码器(variational graph auto‑encoder，VGAE)双层贝叶斯优化(Bi‑level Bayesian Optimization)算法的运算放大器(operational amplifier)电路拓扑优化方法；该方法能根据具体的设计指标，自动完成运算放大器电路的拓扑结构优化和参数调整，可大幅缩短电路的设计周期。
Description
技术领域
本发明属模拟集成电路设计中电路设计自动化技术领域，涉及一种基于图嵌入的连续空间运算放大器拓扑优化方法，具体涉及一种基于定制的有向无环图自动编码器(variational graph auto-encoder，VGAE)双层贝叶斯优化(Bi-level BayesianOptimization)算法的运算放大器(operational amplifier)电路拓扑优化方法，该方法能根据具体的设计指标，自动完成运算放大器电路的拓扑结构优化和参数调整，有助于大幅缩短电路的设计周期。
背景技术
现有技术公开了运算放大器是模拟电路中不可缺少的部分，实践中设计人员必须有效地综合满足设计规范的运算放大器。运算放大器的自动综合可以缩短电路的设计周期，降低成本。通常，模拟电路的自动化设计可以分为两个部分，拓扑的选择/优化，以及通过晶体管尺寸的进一步改进电路规格，它们都可以表述为优化问题，然而，目前本技术领域中有100多种经过测试的运算放大器拓扑结构[1]；有关设计师还提出了若干定制结构以提高性能，挑战在于如何处理巨大的搜索空间。
对于电路拓扑选择/优化，早期的工作基本上是基于库和随机选择方法[2]、[3]，在有关[4]中，基于知识的过滤器，例如边界检查(BC)和区间分析(IA)，用于筛选库中的电路以进行快速综合，然而，这些工作需要高成本构建和维护电路库，并且拓扑的选择也受到限制；为了克服所述的缺点，有研究团队随后的工作转向了电路拓扑的生成/优化，并且通常同时结合了尺寸调整步骤；在有关[5]中，拓扑优化和大小调整被表述为混合整数非线性规划(MINLP)问题，电路的拓扑结构和晶体管的设计参数分别表示为整数变量和连续变量；在有关[6]中，提出了基于遗传编程算法的电路拓扑优化的先例，电路的拓扑结构以树状结构表示，并与晶体管的大小统一，利用遗传编程进行自动优化，该种方法使业内技术人员可以轻松探索不同设备之间的任意连接，从而大大增加了拓扑搜索空间的多样性。随着遗传算法(GA)的改进，若干类似的工作被提出如有关[7]-[11]，在[9]、[10]中，使用预定义的模拟构建块构建电路拓扑的搜索空间，在[11]中，上三角矩阵和连续变量向量用于表示不同设备之间的连接及其大小，虽然遗传算法的收敛性限制了整体拓扑优化的速度，但其优点是可以处理整数/连续变量优化问题，并能找到超越人类先验经验的新结构。
鉴于搜索空间的定义和优化算法共同决定了整个拓扑优化的效率和效果，然而，基于晶体管级描述的搜索空间即使经过复杂的规则设置，仍然会产生大量无效的电路结构，这将大大降低优化效率，由基本电路积木或单元构成的搜索空间的多样性将大大降低。基于受到手动设计电路过程的启发，本研究团队发现在行为级别优化电路和调整大小更有效，该种方法不仅可以保证整体搜索空间的多样性，还可以减少物理无效电路的出现，而且，很容易将电路的行为级描述转换为晶体管级电路。
电路拓扑的行为级结构可以转换为有向无环图(DAG)表示[12]。最近，由于神经网络架构搜索(NAS)[13]，DAG的优化得到了广泛的研究。但是，由于DAG的离散性，基于连续空间的贝叶斯优化等最先进的黑盒优化技术很难应用于DAG优化。有关[12]将表示电路拓扑的DAG嵌入到连续空间中以构建在线代理模型，可以加快整个搜索的效率。但是由于离散输入特性的限制，在拓扑空间中的搜索仍然被迫使用效率较低的遗传算法。
与本发明相关的参考文献有：
[1]Gao,Xiaohan,et al."Layout Symmetry Annotation for Analog Circuitswith Graph Neural Networks."Proceedings of the 26th Asia and South PacificDesign Automation Conference.2021.
[2]Degrauwe,Marc GR,et al."IDAC:An interactive design tool for analogCMOS circuits."IEEE Journal of solid-state circuits 22.6(1987):1106-1116.
[3]Harjani,Ramesh,Rob A.Rutenbar,and L.Richard Carley."OASYS:Aframework for analog circuit synthesis."IEEE Transactions on Computer-AidedDesign of Integrated Circuits and Systems 8.12(1989):1247-1266.
[4]Veselinovic,Petar,et al."A flexible topology selection program aspart of an analog synthesis system."Proceedings the European Design and TestConference.ED&TC 1995.IEEE,1995.
[5]Maulik,Prabir C.,L.Richard Carley,and Rob A.Rutenbar."Integerprogramming based topology selection of cell-level analog circuits."IEEETransactions on Computer-Aided Design of Integrated Circuits and Systems 14.4(1995):401-412.
[6]Koza,John R.,et al."Automated synthesis of analog electricalcircuits by means of genetic programming."IEEE Transactions on evolutionarycomputation 1.2(1997):109-128.
[7]Goh,C.,and Y.Li."GA automated design and synthesis of analogcircuits with practical constraints."Proceedings of the 2001 Congress onEvolutionary Computation(IEEE Cat.No.01TH8546).Vol.1.IEEE,2001.
[8]Das,Angan,and Ranga Vemuri."Topology synthesis of analog circuitsbased on adaptively generated building blocks."2008 45th ACM/IEEE DesignAutomation Conference.IEEE,2008.
[9]McConaghy,Trent,et al."Variation-aware structural synthesis ofanalog circuits via hierarchical building blocks and structural homotopy."IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems28.9(2009):1281-1294.
[10]McConaghy,Trent,et al."Trustworthy genetic programming-basedsynthesis of analog circuit topologies using hierarchical domain-specificbuilding blocks."IEEE Transactions on Evolutionary Computation 15.4(2011):557-570.
[11]Rojec,
and Iztok Fajfar."Analog circuit topologysynthesis by means of evolutionary computation."Engineering Applications ofArtificial Intelligence 80(2019):48-65.
[12]Lu,Jialin,et al."Automated Compensation Scheme Design forOperational Amplifier via Bayesian Optimization."2021 58th ACM/IEEE DesignAutomation Conference(DAC).IEEE,2021.
[13]Lyu,Wenlong,et al."An efficient bayesian optimization approachfor automated optimization of analog circuits."IEEE Transactions on Circuitsand Systems I:Regular Papers 65.6(2017):1954-1967.。
发明内容
本发明的目的是基于现有技术的现状，提供一种高效实用的三级运算放大器拓扑自动优化方法；尤其是一种基于图嵌入的连续空间运算放大器拓扑优化方法；所述方法可在离散图空间中实现类进化搜索算法的显着加速。
本发明中，所述运算放大器的行为拓扑表示为DAG；为解决离散且昂贵的DAG优化问题，本发明人定制了一个变分图自动编码器(VGAE)，将拓扑嵌入到连续平滑的隐藏空间中进行优化，用于预测运算放大器性能的替代模型也是基于连续空间中的嵌入构建的；因此，可通过贝叶斯优化等方法在连续嵌入空间中执行优化；在连续空间中优化后，相应的最优嵌入可通过图解码器转换回运算放大器的拓扑结构；尤其是，由于拓扑已经嵌入到连续空间中，本发明人可以使用基于梯度的方法来解决优化问题。
本发明所述的基于图嵌入的连续空间运算放大器拓扑优化方法，其基本思路是，首先使用有向无环图(directed acyclic graph)表示运算放大器电路的行为级(behavioral level)拓扑，然后使用定制的变分图自动编码器将图结构数据映射到连续空间的距离向量表示，用于使用双层的贝叶斯优化算法去求解符合给定电路指标的运算放大器拓扑结构以及相应的器件尺寸。由于上文提到的定制的变分图自动编码器的存在，使得我们将昂贵的离散的图结构的数据优化转化为低维的连续空间中的优化，从而可以极大地提升整体优化的效率。
本发明的输入和输出如下：
输入参数：
1.制造工艺文件、电路仿真器、训练好的变分图自动编码器
2.算法停止条件，如总的迭代次数N
3.上层及下层贝叶斯优化的迭代次数Tupper及Tlower
4.电路性能指标f(x)、约束条件c(x)
5.电路设计空间，包括电路节点个数、器件类型及连接关系
6.初始随机采样点数Ninit
输出结果：
针对性能指标进行优化所得的电路拓扑及相应的设计参数。
具体而言，本发明包含如下步骤：
步骤1：在电路设计空间均匀随机采样Ninit个点，使用带约束贝叶斯优化算法并调用电路仿真工具获得所有采样点的性能指标作为训练集；
步骤2：使用训练集，构建目标指标函数及约束函数的高斯过程模型；
步骤3：将运算放大器电路的拓扑结构转化为有向无环图(DAG)，并使用预训练好的变分图自动编码器的编码器将DAG映射到连续空间上的距离变量表示；
步骤4：结合步骤2中构建的高斯过程模型，加权预期改进函数(weightedExpected Improvement，wEI)，使用梯度下降法对wEI函数做带约束的目标优化，得到能够最大化wEI函数、且满足约束要求的新的观测点，其中相应距离向量被训练好的变分图自动编码器的解码器解码为电路拓扑并生成相应网表，调用仿真器得到仿真结果；
步骤5：将步骤3和步骤4循环进行Tupper次，记录使得目标函数f(x)最大的观测点；
步骤6：使用带约束的贝叶斯优化算法，得到步骤5中电路拓扑的器件尺寸，并调用电路仿真工具得到相应的性能指标；
步骤7：将步骤6中得到的结果作为新的观测点，并入步骤1中的训练集，并转入步骤2；
步骤8：将步骤2-7重复进行N次，返回使目标函数f(x)最大的点，即为优化后的距离向量；
具体而言，步骤2和4中使用的变分图自动编码器模型的编码和解码算法如下所示：
输入：表示着电路拓扑的图G＝(V,E)；
输出：嵌入后的距离向量z和重构的图Gre；
编码步骤1：对于图中的每一个顶点v，得到其所有的后继节点集合Vp，并使用以下公式得到嵌入中间向量
和hv：
编码步骤2：计算分布q(Z|G)＝MLPencode(hv)，MLP为全连接网络层；
输出：从分布q中sample得到图嵌入向量z；
解码步骤1：计算中间向量hd＝GRUdecode(z)；
解码步骤2：计算概率Pedge＝MLPdecode(hd)；
解码步骤3：从概率Pedge中sample得到所有的边的集合Ere；
输出：重构后的图Gre
具体而言，在步骤2中，采用如下步骤构建高斯过程模型[13]：
步骤2.1：选取高斯过程模型所用的均值函数与协方差函数，高斯过程模型可由一个均值函数m(x)和一个协方差函数k(x，y)来表征。在本发明中，采用常数均值函数m(x)＝μ0，高斯协方差函数为：
其中，Λ＝diag(l1，...，ld)是一个对角矩阵，而li表示第i个维度上的特征长度(length scale)，i∈[1，d]，μ0，σf以及Λ为GP模型的超参数。
步骤2.2：通过最大似然估计(Maximum Likelihood Estimation，MLE)来估计高斯过程模型中的超参数向量θ＝[μ0，σf，l1，...，ld]。给定训练集{X，y}，其中X＝{x1，...，xN}，y＝(f(x1)，...，f(xN))T，N为已有仿真点的总数。对数似然函数可表示为[17]：
其中，Kθ(i，j)＝k(xi，xj)。通过求解最大化式上式中的对数似然函数，可获得高斯过程模型中的超参数θ。
具体而言，在步骤4中，采用如下方式构wEI函数[13]:
步骤4.1：定义wEI函数如下：
其中PIc(x)＝Φ(-μi(x)/σi(x))，EI为期望提升函数(具体可由文献[13]得到)。
本发明的实验结果表明，所述方法可在离散图空间中实现类进化搜索算法的显着加速；此外，与手动设计相比，所述方法可获得具有竞争力的三级运算放大器。
本发明所述方法的优点为：
(1)使用有向无环图表示电路的行为级拓扑，并使用定制的变分图自动编码器对其进行嵌入、解码，将离散的图优化问题转化为在低维、连续空间中的优化问题，提高了优化的效率；
(2)使用双层的、基于梯度求解的贝叶斯优化算法，同时对运算放大器的电路拓扑和尺寸进行优化求解。
附图说明
图1使用本发明所述方法得到的实例运放电路的行为级拓扑和相应的晶体管级电路(实验一结果)；
图2使用本发明所述方法得到的实例运放电路的行为级拓扑和相应的晶体管级电路(实验二结果)；
图3使用本发明所述方法得到的实例运放电路的行为级拓扑和相应的晶体管级电路(实验三结果)；
图4为上述图3所示电路的版图。
具体实施方式
现通过具体算例的实施过程，来描述本发明方法。
将本发明提出的运算放大器电路补偿自动设计方法在三级运放上的实验结果，与近些年学术界优秀的人工设计的三级运放进行比较。使用本优化方法进行了三次独立重复实验，并且对实验三的结果进行了版图绘制进行后仿真进一步验证。待比较的电路参数包括制造工艺(CMOS technology)以及负载电容(load capacitance)，电路指标包括：FOMS，直流增益(dc gain)，相位裕度(phase margin，PM)，增益带宽积(gain bandwidthproduct，GBW)，功耗(power)，压摆率(slew rate，SR)等，其中FOMS的定义如下：
实施结果
三次独立重复实验与优秀人工设计三级运放的指标对比如表1所示，结果显示，本发明所述方法所得到的FOM值可达到与优秀人工设计相当的FOM值。
表1实验结果与人工设计的三级运放电路性能对比
Claims (4)
1.一种基于图嵌入的连续空间运算放大器拓扑优化方法，其特征在于，步骤如下：
步骤1：在电路设计空间均匀随机采样Ninit个点，使用带约束贝叶斯优化算法并调用电路仿真工具获得所有采样点的性能指标作为训练集；
步骤2：使用训练集，构建目标指标函数及约束函数的高斯过程模型；
步骤3：将运算放大器电路的拓扑结构转化为有向无环图(DAG)，并使用预训练好的变分图自动编码器的编码器将DAG映射到连续空间上的距离变量表示；
步骤4：结合步骤2中构建的高斯过程模型，加权预期改进函数(weighted ExpectedImprovement，wEI)，使用梯度下降法对wEI函数做带约束的目标优化，得到能够最大化wEI函数、且满足约束要求的新的观测点，其中相应距离向量被训练好的变分图自动编码器的解码器解码为电路拓扑并生成相应网表，调用仿真器得到仿真结果；
步骤5：将步骤3和步骤4循环进行Tupper次，记录使得目标函数f(x)最大的观测点；
步骤6：使用带约束的贝叶斯优化算法，得到步骤5中电路拓扑的器件尺寸，并调用电路仿真工具得到相应的性能指标；
步骤7：将步骤6中得到的结果作为新的观测点，并入步骤1中的训练集，并转入步骤2；
步骤8：将步骤2-7重复进行N次，返回使目标函数f(x)最大的点，即为优化后的距离向量。
2.按权利要求1所述的方法，其特征在于，所述步骤2和4中使用的变分图自动编码器模型的编码和解码算法如下所示：
输入：表示着电路拓扑的图G＝(V,E)；
输出：嵌入后的距离向量z和重构的图Gre；
编码步骤1：对于图中的每一个顶点v，得到其所有的后继节点集合Vp，并使用以下公式得到嵌入中间向量
和hv：
编码步骤2：计算分布q(Z|G)＝MLPencode(hv)，MLP为全连接网络层；
输出：从分布q中sample得到图嵌入向量z；
解码步骤1：计算中间向量hd＝GRUdecode(z)；
解码步骤2：计算概率Pedge＝MLPdecode(hd)；
解码步骤3：从概率Pedge中sample得到所有的边的集合Ere；
输出：重构后的图Gre。
3.按权利要求1所述的方法，其特征在于，所述步骤2中，采用如下步骤构建高斯过程模型：
步骤2.1：选取高斯过程模型所用的均值函数与协方差函数，高斯过程模型由一个均值函数m(x)和一个协方差函数k(x，y)来表征；采用常数均值函数m(x)＝μ0，高斯协方差函数为：
其中，Λ＝diag(l1，...，ld)是一个对角矩阵,而li表示第i个维度上的特征长度(length scale)，i∈[1，d]，μ0,σf以及Λ为GP模型的超参数；
步骤2.2：通过最大似然估计(Maximum Likelihood Estimation,MLE)估计高斯过程模型中的超参数向量θ＝[μ0，σf，l1，...，ld]；给定训练集{X，y},其中X＝{x1，...，xN},y＝(f(x1)，...，f(xN))T，N为已有仿真点的总数；对数似然函数表示为：
其中，Kθ(i，j)＝k(xi，xj)；通过求解最大化式上式中的对数似然函数，获得高斯过程模型中的超参数θ。
4.按权利要求1所述的方法，其特征在于，所述步骤4中，采用如下方式构wEI函数:
步骤4.1：定义wEI函数如下：
其中PIc(x)＝Φ(-μi(x)/σi(x))，EI为期望提升函数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599448.6A CN116362186A (zh) | 2021-12-24 | 2021-12-24 | 一种基于图嵌入的连续空间运算放大器拓扑优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599448.6A CN116362186A (zh) | 2021-12-24 | 2021-12-24 | 一种基于图嵌入的连续空间运算放大器拓扑优化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116362186A true CN116362186A (zh) | 2023-06-30 |
Family
ID=86938904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111599448.6A Pending CN116362186A (zh) | 2021-12-24 | 2021-12-24 | 一种基于图嵌入的连续空间运算放大器拓扑优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116362186A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117590753A (zh) * | 2024-01-17 | 2024-02-23 | 长春工业大学 | 一种基于深度学习的无监督批量控制方法 |
-
2021
- 2021-12-24 CN CN202111599448.6A patent/CN116362186A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117590753A (zh) * | 2024-01-17 | 2024-02-23 | 长春工业大学 | 一种基于深度学习的无监督批量控制方法 |
| CN117590753B (zh) * | 2024-01-17 | 2024-07-09 | 长春工业大学 | 一种基于深度学习的无监督批量控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Han et al. | An improved evolutionary extreme learning machine based on particle swarm optimization | |
| CN113053115B (zh) | 一种基于多尺度图卷积网络模型的交通预测方法 | |
| CN109196529A (zh) | 量子辅助优化 | |
| CN113094860B (zh) | 一种基于注意力机制的工控网络流量建模方法 | |
| CN110750948A (zh) | 一种基于多目标获取函数集成并行贝叶斯优化的模拟电路优化算法 | |
| CN114036850A (zh) | 一种基于vecgm的径流预测方法 | |
| Kumar et al. | An optimized device sizing of analog circuits using genetic algorithm | |
| He et al. | Efficient evolutionary neural architecture search by modular inheritable crossover | |
| Wang et al. | Application research of ensemble learning frameworks | |
| CN116362186A (zh) | 一种基于图嵌入的连续空间运算放大器拓扑优化方法 | |
| CN114037082A (zh) | 量子计算任务处理方法、系统及计算机设备 | |
| CN113065704A (zh) | 一种非侵入式负荷分解模型的超参数优化和后处理方法 | |
| CN113792753A (zh) | 动态超图神经网络分类方法和系统 | |
| Bi et al. | Self-adaptive teaching-learning-based optimizer with improved RBF and sparse autoencoder for high-dimensional problems | |
| Yin et al. | Quantum deep reinforcement learning for rotor side converter control of double-fed induction generator-based wind turbines | |
| Zhao et al. | Analog integrated circuit topology synthesis with deep reinforcement learning | |
| CN116894504A (zh) | 一种风电集群功率超短期预测模型建立方法 | |
| Lu et al. | Automated compensation scheme design for operational amplifier via Bayesian optimization | |
| Basterrech et al. | Evolutionary Echo State Network: A neuroevolutionary framework for time series prediction | |
| CN105809286B (zh) | 一种基于代表数据重构的增量svr负荷预测方法 | |
| Lee et al. | Analog circuit design with Dyna-style reinforcement learning | |
| dos Santos Coelho et al. | Nonlinear identification using a B-spline neural network and chaotic immune approaches | |
| Lu et al. | Topology optimization of operational amplifier in continuous space via graph embedding | |
| CN115310209B (zh) | 基于vae的气动形状迁移优化方法及相关装置 | |
| CN110829434B (zh) | 一种提高深度神经网络潮流模型扩展性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |