CN116361230A - 一种片上交换开关架构及设计方法 - Google Patents
一种片上交换开关架构及设计方法 Download PDFInfo
- Publication number
- CN116361230A CN116361230A CN202310344893.0A CN202310344893A CN116361230A CN 116361230 A CN116361230 A CN 116361230A CN 202310344893 A CN202310344893 A CN 202310344893A CN 116361230 A CN116361230 A CN 116361230A
- Authority
- CN
- China
- Prior art keywords
- module
- intersection
- data packet
- egress
- ingress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000013461 design Methods 0.000 title claims abstract description 17
- 239000000872 buffer Substances 0.000 claims description 120
- 230000003139 buffering effect Effects 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供了一种片上交换开关架构及设计方法,该架构包括M个入口模块、M行N列共M×N个交点模块和N个出口模块,所述入口模块与所述交点模块之间、所述交点模块之间以及所述交点模块与所述出口模块之间分别通过流式接口互联,数据包从所述入口模块输入,传送至对应行的所述交点模块,再由所述交点模块传送至对应列的所述出口模块输出,实现所述数据包从M个输入到N个输出的传送。该技术方案能够在单个片上系统中实现片上交换开关功能,同时支持组播功能和逻辑资源裁剪,适用于集约硬件资源条件下(如航天电子产品)交换开关部件的实现。
Description
技术领域
本发明涉及航天电子技术领域,具体地,涉及一种片上交换开关架构及设计方法。
背景技术
交换开关是构成网络化系统的重要部件,而片上交换开关架构是交换开关芯片的核心数字逻辑设计,为解决宇航电子产品的交换开关的数字逻辑设计问题,并通过现场可编程门阵列(Field-Programmable Gate Array,FPGA)或数字集成电路(digitalintegrated circuit,IC)实现交换开关功能,需要一种支持组播的片上交换开关架构。
目前,航天电子技术领域尚无上述相关技术发表;工业领域则采用多个片上系统搭建了输入、输出控制器及多个交叉开关矩阵(crossbar)构成并行交换开关,资源开销较大。
发明内容
针对现有技术中的缺陷,本发明的目的是提供一种片上交换开关架构及设计方法,能够在单个片上系统中实现片上交换开关功能,同时支持组播功能和逻辑资源裁剪,适用于集约硬件资源条件下(如航天电子产品)交换开关部件的实现。
本发明提供一种片上交换开关架构,包括M个入口模块、M行N列共M×N个交点模块和N个出口模块,所述入口模块与所述交点模块之间、所述交点模块之间以及所述交点模块与所述出口模块之间分别通过流式接口互联,数据包从所述入口模块输入,传送至对应行的所述交点模块,再由所述交点模块传送至对应列的所述出口模块输出,实现所述数据包从M个输入到N个输出的传送。
进一步地,所述入口模块包括入口输入控制器、入口缓存寄存器和入口输出控制器,所述入口输入控制器和所述入口缓存寄存器电连接,所述入口缓存寄存器和所述入口输出控制器电连接;
所述入口输入控制器,用于接收所述数据包,并将所述数据包传送至所述入口缓存寄存器;
所述入口缓存寄存器,用于基于预设入口缓存规则将所述数据包进行缓存和传送;
所述入口输出控制器,用于从所述入口缓存寄存器接收所述数据包,并将所述数据包从所述入口模块输出传送至与所述入口模块对应行的所述交点模块。
进一步地,所述交点模块包括交点输入控制器、交点缓存寄存器、交点输出控制器和交点容量控制器,所述交点输入控制器和所述交点缓存寄存器电连接,所述交点缓存寄存器和所述交点输出控制器电连接,所述交点输入控制器和所述交点输出控制器分别与所述交点容量控制器电连接;
所述交点输入控制器,用于接收从与所述交点模块对应行的所述入口模块输出的所述数据包,并将所述数据包传送至所述交点缓存寄存器;
所述交点缓存寄存器,用于基于预设交点缓存规则将所述数据包进行缓存和传送;
所述交点输出控制器,用于从所述交点缓存寄存器接收所述数据包,并将所述数据包从所述交点模块输出传送至与所述交点模块对应列的所述出口模块;
所述交点容量控制器,用于实时记录所述交点模块的容量,并基于所述容量控制所述交点模块中所述数据包的输入和输出。
进一步地,所述出口模块包括出口输入控制器、出口缓存寄存器和出口输出控制器,所述出口输入控制器和所述出口缓存寄存器电连接,所述出口缓存寄存器和所述出口输出控制器电连接;
所述出口输入控制器,用于接收从与所述出口模块对应列的所述交点模块输出的所述数据包,并将所述数据包传送至所述出口缓存寄存器;
所述出口缓存寄存器,用于基于预设出口缓存规则将所述数据包进行缓存和传送;
所述出口输出控制器,用于从所述出口缓存寄存器接收所述数据包,并将所述数据包从所述出口模块输出。
进一步地,还包括仲裁器,所述交点模块通过所述仲裁器将所述数据包传送至所述出口模块。
本发明还提供一种片上交换开关设计方法,包括:
入口模块接收数据包;
所述入口模块将所述数据包传送至与所述入口模块对应行的交点模块;
所述交点模块接收从与所述交点模块对应行的所述入口模块输出的所述数据包;
所述交点模块将所述数据包传送至与所述交点模块对应列的出口模块;
所述出口模块接收从与所述出口模块对应列的所述交点模块输出的所述数据包;
所述出口模块将所述数据包输出。
进一步地,所述入口模块接收数据包;所述入口模块将所述数据包传送至与所述入口模块对应行的交点模块;包括:
所述入口模块中的入口输入控制器接收所述数据包,并将所述数据包传送至所述入口模块中的入口缓存寄存器;
所述入口缓存寄存器基于预设入口缓存规则将所述数据包进行缓存和传送;
所述入口模块中的入口输出控制器从所述入口缓存寄存器接收所述数据包,并将所述数据包从所述入口模块输出传送至与所述入口模块对应行的所述交点模块。
进一步地,所述交点模块接收从与所述交点模块对应行的所述入口模块输出的所述数据包;所述交点模块将所述数据包传送至与所述交点模块对应列的出口模块;包括:
在所述交点模块中的交点容量控制器指示所述交点模块的容量未溢出的情况下,所述交点模块中的交点输入控制器接收从与所述交点模块对应行的所述入口模块输出的所述数据包,并将所述数据包传送至所述交点模块中的交点缓存寄存器;
所述交点缓存寄存器基于预设交点缓存规则将所述数据包进行缓存和传送;
所述交点模块中的交点输出控制器从所述交点缓存寄存器接收所述数据包,并将所述数据包从所述交点模块输出传送至与所述交点模块对应列的所述出口模块。
进一步地,所述方法还包括:
在所述交点容量控制器指示所述容量溢出的情况下,所述交点输入控制器停止接收从与所述交点模块对应行的所述入口模块输出的所述数据包。
进一步地,所述出口模块接收从与所述出口模块对应列的所述交点模块输出的所述数据包;所述出口模块将所述数据包输出,包括:
所述出口模块中的出口输入控制器接收从与所述出口模块对应列的所述交点模块输出的所述数据包,并将所述数据包传送至所述出口模块中的出口缓存寄存器;
所述出口缓存寄存器基于预设出口缓存规则将所述数据包进行缓存和传送;
所述出口模块中的出口输出控制器从所述出口缓存寄存器接收所述数据包,并将所述数据包从所述出口模块输出。
与现有技术相比,本发明具有如下的有益效果:
本发明提供的片上交换开关架构及设计方法,该架构包括M个入口模块、M行N列共M×N个交点模块和N个出口模块,所述入口模块与所述交点模块之间、所述交点模块之间以及所述交点模块与所述出口模块之间分别通过流式接口互联,数据包从所述入口模块输入,传送至对应行的所述交点模块,再由所述交点模块传送至对应列的所述出口模块输出,实现所述数据包从M个输入到N个输出的传送。该技术方案能够在单个片上系统中实现片上交换开关功能,同时支持组播功能和逻辑资源裁剪,适用于集约硬件资源条件下(如航天电子产品)交换开关部件的实现。
该种片上交换开关设计方法通过上述片上交换开关架构实现,且该种片上交换开关设计方法因为包含了上述片上交换开关架构的技术方案,因此具有相应的技术效果。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明实施例提供的一种片上交换开关架构的结构示意图;
图2为本发明实施例提供的一种片上交换开关设计方法的流程示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
请参阅图1,其所示为本申请实施例提供的一种片上交换开关架构,包括M个入口模块、M行N列共M×N个交点模块和N个出口模块,入口模块与交点模块之间、交点模块之间以及交点模块与出口模块之间分别通过流式接口互联,数据包从入口模块输入,传送至对应行的交点模块,再由交点模块传送至对应列的出口模块输出,实现数据包从M个输入到N个输出的传送;
入口模块包括入口输入控制器、入口缓存寄存器和入口输出控制器,入口输入控制器和入口缓存寄存器电连接,入口缓存寄存器和入口输出控制器电连接;入口输入控制器,用于接收数据包,并将数据包传送至入口缓存寄存器;入口缓存寄存器,用于基于预设入口缓存规则将数据包进行缓存和传送;入口输出控制器,用于从入口缓存寄存器接收数据包,并将数据包从入口模块输出传送至与入口模块对应行的交点模块;可选的,预设入口缓存规则为先入先出;
交点模块包括交点输入控制器、交点缓存寄存器、交点输出控制器和交点容量控制器,交点输入控制器和交点缓存寄存器电连接,交点缓存寄存器和交点输出控制器电连接,交点输入控制器和交点输出控制器分别与交点容量控制器电连接;交点输入控制器,用于接收从与交点模块对应行的入口模块输出的数据包,并将数据包传送至交点缓存寄存器;交点缓存寄存器,用于基于预设交点缓存规则将数据包进行缓存和传送;交点输出控制器,用于从交点缓存寄存器接收数据包,并将数据包从交点模块输出传送至与交点模块对应列的出口模块;交点容量控制器,用于实时记录交点模块的容量,并基于容量控制交点模块中数据包的输入和输出;可选的,预设交点缓存规则为先入先出;
出口模块包括出口输入控制器、出口缓存寄存器和出口输出控制器,出口输入控制器和出口缓存寄存器电连接,出口缓存寄存器和出口输出控制器电连接;出口输入控制器,用于接收从与出口模块对应列的交点模块输出的数据包,并将数据包传送至出口缓存寄存器;出口缓存寄存器,用于基于预设出口缓存规则将数据包进行缓存和传送;出口输出控制器,用于从出口缓存寄存器接收数据包,并将数据包从出口模块输出;可选的,预设出口缓存规则为先入先出。
在一个具体的实施例中,
入口输入控制器的数据输入接口是流式接口,入口输入控制器的数据输出接口与入口缓存寄存器的数据写入接口相连,入口输入控制器将入口缓存寄存器的写入信号和入口输入控制器流式接口的有效信号连接在一起,将入口缓存寄存器的写满信号取反后和入口输入控制器流式接口的就绪信号连接在一起,入口输入控制器流式接口的其他信号都作为数据送入入口缓存寄存器;入口输出控制器的数据输入接口与入口缓存寄存器的数据输出接口相连,入口输出控制器的输出接口是支持广播模式的流式接口,分别连接到同一行每个交点模块的输入接口上;可选的,该种支持广播模式的流式接口有两种控制模式,一种是等待同一行N个交点模块都有足够的空间接收数据包时传送数据包,另一种是依次发送数据包到同一行中可接收的交点模块,其中,在依次发送数据包到同一行中可接收的交点模块的模式中,第一次传送从入口缓存寄存器取得数据包,其余传送从入口输出控制器的本地缓存去的数据包,两种模式根据配置进行切换,该种支持广播模式的流式接口有多个有效信号和就绪信号对,每一对信号对应广播的一个通道,流式接口上的其他信号只有一套,为所有接收端共用;
交点输入控制器的数据输入接口是流式接口,交点输入控制器的数据输出接口与交点缓存寄存器的数据输入接口相连,当交点容量控制器未标明溢出且交点输入控制器的流式接口上有数据时,交点输入控制器产生交点缓存寄存器的写入信号,当交点容量控制器未溢出且交点缓存寄存器未写满时,交点输入控制器产生流式接口的就绪信号,流式接口的其他信号都作为数据送入交点缓存寄存器;交点输出控制器的数据输入接口与交点缓存寄存器的数据输出接口相连,交点输出控制器的数据输入接口是流式接口,交点输出控制器将交点缓存寄存器的读空信号取反与流式接口的有效信号接在一起,将流式接口的就绪信号和交点缓存寄存器器的读出信号接在一起,流式信号的其他信号都从交点缓存寄存器的输出数据上产生;交点容量控制器使用计数器计算交点缓存寄存器中的数据数量,当交点输入控制器产生写入信号时,计数器加一,当交点输出控制器产生读出信号时,计数器减一,当两个信号同时产生或都无效时,计数器不变,当交点缓存寄存器内的空余容量少于数据包片段长度时,将显示溢出标志,反之清除溢出标志;
出口输入控制器的数据输入接口包含M套流式接口,每套流式接口都接收来自同一列各行交点模块传送的数据包,出口输入控制器使用仲裁器选择一套流式接口输入数据包,然后将数据包传送至出口缓存寄存器,每次送入的数据量达到数据包片段长度或数据包传送结束时,重新使用仲裁器仲裁,如果数据包传送未结束,则不改变接收的流式接口,继续传送,反之,则根据外部设置的优先级规则选择其他流式接口;出口输出控制器的数据输入接口与出口缓存寄存器的数据输出接口相连,出口输出控制器的数据输出接口是流式接口,出口输出控制器将出口缓存寄存器的读空信号取反与流式接口的有效信号接在一起,将流式接口的就绪信号和出口缓存寄存器的读出信号接在一起,流式接口的其他信号都从出口缓存寄存器的输出数据上产生。
可选的,该种片上交换开关架构的输入端口、输出端口、数据位宽均可以根据需求配置,入口缓存寄存器、交点缓存寄存器和出口缓存寄存器的容量可以根据需求配置;优选的,交点缓存寄存器未1级寄存器,便于节约存储资源。
本实施例所述的片上交换开关架构支持无阻塞的点对点数据传输,支持两种模式的组播,其中依次发送数据包的组播方式解决了交换开关部分组播出口端口堵塞时其它组播目的出口的数据堵塞问题;并且,端口数量、数据位宽、各级模块缓存容量均可进行参数化配置,可以灵活调节交换开关架构的逻辑资源消耗量来满足各种场景下的交换功能,对不同片上系统平台均具有优异的设计兼容性。
请参阅图2,其所示为本申请实施例提供的一种片上交换开关设计方法,所述方法包括:
入口模块接收数据包;
入口模块将数据包传送至与入口模块对应行的交点模块;
交点模块接收从与交点模块对应行的入口模块输出的数据包;
交点模块将数据包传送至与交点模块对应列的出口模块;
出口模块接收从与出口模块对应列的交点模块输出的数据包;
出口模块将数据包输出。
在一个具体的实施例中,上述方法可以包括:
入口模块中的入口输入控制器接收数据包,并将数据包传送至入口模块中的入口缓存寄存器;
入口缓存寄存器基于预设入口缓存规则将数据包进行缓存和传送;
入口模块中的入口输出控制器从入口缓存寄存器接收数据包,并将数据包从入口模块输出传送至与入口模块对应行的交点模块;
在交点模块中的交点容量控制器指示交点模块的容量未溢出的情况下,交点模块中的交点输入控制器接收从与交点模块对应行的入口模块输出的数据包,并将数据包传送至交点模块中的交点缓存寄存器;
交点缓存寄存器基于预设交点缓存规则将数据包进行缓存和传送;
交点模块中的交点输出控制器从交点缓存寄存器接收数据包,并将数据包从交点模块输出传送至与交点模块对应列的出口模块;
出口模块中的出口输入控制器接收从与出口模块对应列的交点模块输出的数据包,并将数据包传送至出口模块中的出口缓存寄存器;
出口缓存寄存器基于预设出口缓存规则将数据包进行缓存和传送;
出口模块中的出口输出控制器从出口缓存寄存器接收数据包,并将数据包从出口模块输出。
在一个可选的实施例中,上述方法还可以包括:
在交点容量控制器指示容量溢出的情况下,交点输入控制器停止接收从与交点模块对应行的入口模块输出的数据包。
在一个具体的应用场景中,上述片上交换开关架构完成一包数据交换主要包括如下步骤:
S1:入口模块A的入口输入控制器接收到交换开关输入端口A通过流式接口传来的数据,并且将其存入入口缓存寄存器;
S2:入口模块A的入口输出控制器检测到入口缓存寄存器内至少有一包待传输数据后,查询此包数据的流式接口控制信号,获得该包的目的端口序列B(单播时B为单个端口,组播时B为多个端口),入口输出控制器将数据包从入口缓存寄存器取出并传入第A行第B列的交点模块;
S3:第A行第Bi列的交点模块的交点输入控制器将数据缓存并传入交点缓存寄存器,在此过程中交点容量控制器对缓存容量进行计算;
S4:若第A行第Bi列的交点模块的交点缓存寄存器中已存储有效数据,交点输出控制器会通过流式接口向出口模块Bi发送传输请求;
S5:出口模块Bi的出口输入控制器对与之相连的N个交点模块发来的写入请求进行一轮仲裁,仲裁后响应第A行第Bi列的交点模块的写入请求,将第A行第Bi列的交点模块的交点缓存寄存器中的数据取出并传入出口模块Bi的出口缓存寄存器。
S6:出口模块Bi的出口输出控制器检测到出口缓存寄存器中有有效数据后,通过流式接口向出口发送数据传输请求,出口响应请求后出口输出控制器将数据从缓存中取走并输出。
S7:返回S1,等待响应下一次数据传输。
优选的,从资源开销角度考虑,交换开关的规模(输入端口、输出端口数目)一般比较小,其原因有二:
①输入接口和输出接口一般配对使用,在平面工艺上实现时,交换层规模越大,输入、输出端口距离越远,会影响接口速度。这一问题可以通过增加流水级保持吞吐率,但单个包的传输延时会加长。
②交点模块的数目与输入端口、输出端口个数的乘积成正比,资源开销很大。其解决方案有二,其一是输入缓存每次只向一个交叉缓存传输数据,则交叉缓存可以退化为1级寄存器,开销足够小,只是组播包的处理速度变慢;其二是将长包截短成多段传输,交叉缓存可以使用更小的存储空间,但代价是长包占用输出缓存仲裁接口的时间边长。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种片上交换开关架构,其特征在于,包括M个入口模块、M行N列共M×N个交点模块和N个出口模块,所述入口模块与所述交点模块之间、所述交点模块之间以及所述交点模块与所述出口模块之间分别通过流式接口互联,数据包从所述入口模块输入,传送至对应行的所述交点模块,再由所述交点模块传送至对应列的所述出口模块输出,实现所述数据包从M个输入到N个输出的传送。
2.根据权利要求1所述的片上交换开关架构,其特征在于,所述入口模块包括入口输入控制器、入口缓存寄存器和入口输出控制器,所述入口输入控制器和所述入口缓存寄存器电连接,所述入口缓存寄存器和所述入口输出控制器电连接;
所述入口输入控制器,用于接收所述数据包,并将所述数据包传送至所述入口缓存寄存器;
所述入口缓存寄存器,用于基于预设入口缓存规则将所述数据包进行缓存和传送;
所述入口输出控制器,用于从所述入口缓存寄存器接收所述数据包,并将所述数据包从所述入口模块输出传送至与所述入口模块对应行的所述交点模块。
3.根据权利要求1所述的片上交换开关架构,其特征在于,所述交点模块包括交点输入控制器、交点缓存寄存器、交点输出控制器和交点容量控制器,所述交点输入控制器和所述交点缓存寄存器电连接,所述交点缓存寄存器和所述交点输出控制器电连接,所述交点输入控制器和所述交点输出控制器分别与所述交点容量控制器电连接;
所述交点输入控制器,用于接收从与所述交点模块对应行的所述入口模块输出的所述数据包,并将所述数据包传送至所述交点缓存寄存器;
所述交点缓存寄存器,用于基于预设交点缓存规则将所述数据包进行缓存和传送;
所述交点输出控制器,用于从所述交点缓存寄存器接收所述数据包,并将所述数据包从所述交点模块输出传送至与所述交点模块对应列的所述出口模块;
所述交点容量控制器,用于实时记录所述交点模块的容量,并基于所述容量控制所述交点模块中所述数据包的输入和输出。
4.根据权利要求1所述的片上交换开关架构,其特征在于,所述出口模块包括出口输入控制器、出口缓存寄存器和出口输出控制器,所述出口输入控制器和所述出口缓存寄存器电连接,所述出口缓存寄存器和所述出口输出控制器电连接;
所述出口输入控制器,用于接收从与所述出口模块对应列的所述交点模块输出的所述数据包,并将所述数据包传送至所述出口缓存寄存器;
所述出口缓存寄存器,用于基于预设出口缓存规则将所述数据包进行缓存和传送;
所述出口输出控制器,用于从所述出口缓存寄存器接收所述数据包,并将所述数据包从所述出口模块输出。
5.根据权利要求1至4任意一项所述的片上交换开关架构,其特征在于,还包括仲裁器,所述交点模块通过所述仲裁器将所述数据包传送至所述出口模块。
6.一种片上交换开关设计方法,其特征在于,包括:
入口模块接收数据包;
所述入口模块将所述数据包传送至与所述入口模块对应行的交点模块;
所述交点模块接收从与所述交点模块对应行的所述入口模块输出的所述数据包;
所述交点模块将所述数据包传送至与所述交点模块对应列的出口模块;
所述出口模块接收从与所述出口模块对应列的所述交点模块输出的所述数据包;
所述出口模块将所述数据包输出。
7.根据权利要求6所述的片上交换开关设计方法,其特征在于,所述入口模块接收数据包;所述入口模块将所述数据包传送至与所述入口模块对应行的交点模块;包括:
所述入口模块中的入口输入控制器接收所述数据包,并将所述数据包传送至所述入口模块中的入口缓存寄存器;
所述入口缓存寄存器基于预设入口缓存规则将所述数据包进行缓存和传送;
所述入口模块中的入口输出控制器从所述入口缓存寄存器接收所述数据包,并将所述数据包从所述入口模块输出传送至与所述入口模块对应行的所述交点模块。
8.根据权利要求6所述的片上交换开关设计方法,其特征在于,所述交点模块接收从与所述交点模块对应行的所述入口模块输出的所述数据包;所述交点模块将所述数据包传送至与所述交点模块对应列的出口模块;包括:
在所述交点模块中的交点容量控制器指示所述交点模块的容量未溢出的情况下,所述交点模块中的交点输入控制器接收从与所述交点模块对应行的所述入口模块输出的所述数据包,并将所述数据包传送至所述交点模块中的交点缓存寄存器;
所述交点缓存寄存器基于预设交点缓存规则将所述数据包进行缓存和传送;
所述交点模块中的交点输出控制器从所述交点缓存寄存器接收所述数据包,并将所述数据包从所述交点模块输出传送至与所述交点模块对应列的所述出口模块。
9.根据权利要求8所述的片上交换开关设计方法,其特征在于,所述方法还包括:
在所述交点容量控制器指示所述容量溢出的情况下,所述交点输入控制器停止接收从与所述交点模块对应行的所述入口模块输出的所述数据包。
10.根据权利要求6所述的片上交换开关设计方法,其特征在于,所述出口模块接收从与所述出口模块对应列的所述交点模块输出的所述数据包;所述出口模块将所述数据包输出,包括:
所述出口模块中的出口输入控制器接收从与所述出口模块对应列的所述交点模块输出的所述数据包,并将所述数据包传送至所述出口模块中的出口缓存寄存器;
所述出口缓存寄存器基于预设出口缓存规则将所述数据包进行缓存和传送;
所述出口模块中的出口输出控制器从所述出口缓存寄存器接收所述数据包,并将所述数据包从所述出口模块输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310344893.0A CN116361230A (zh) | 2023-04-03 | 2023-04-03 | 一种片上交换开关架构及设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310344893.0A CN116361230A (zh) | 2023-04-03 | 2023-04-03 | 一种片上交换开关架构及设计方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116361230A true CN116361230A (zh) | 2023-06-30 |
Family
ID=86907668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310344893.0A Pending CN116361230A (zh) | 2023-04-03 | 2023-04-03 | 一种片上交换开关架构及设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116361230A (zh) |
-
2023
- 2023-04-03 CN CN202310344893.0A patent/CN116361230A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU721764B2 (en) | High performance universal multi-port internally cached dynamic random access memory system, architecture and method | |
JP3628706B2 (ja) | メモリインタフェースユニット、共有メモリスイッチシステムおよび関連の方法 | |
US7554355B2 (en) | Crossbar switch architecture for multi-processor SoC platform | |
US4630258A (en) | Packet switched multiport memory NXM switch node and processing method | |
JP2803262B2 (ja) | パケット・スイッチ | |
US5274631A (en) | Computer network switching system | |
CN101383712B (zh) | 一种片上网络的路由节点微结构 | |
WO1997024725A9 (en) | High performance universal multi-port internally cached dynamic random access memory system, architecture and method | |
JP4621604B2 (ja) | バス装置、バスシステムおよび情報転送方法 | |
US7684424B2 (en) | Memory interleaving in a high-speed switching environment | |
US7925816B2 (en) | Architecture for an output buffered switch with input groups | |
US20010023469A1 (en) | Distributed type input buffer switch system for transmitting arbitration information efficiently and method for processing input data using the same | |
US20030097500A1 (en) | Tagging and arbitration mechanism in an input/output node of a computer system | |
US20090304017A1 (en) | Apparatus and method for high-speed packet routing system | |
US6681274B2 (en) | Virtual channel buffer bypass for an I/O node of a computer system | |
US6807599B2 (en) | Computer system I/O node for connection serially in a chain to a host | |
CN116361230A (zh) | 一种片上交换开关架构及设计方法 | |
US7574582B2 (en) | Processor array including delay elements associated with primary bus nodes | |
US6701407B1 (en) | Multiprocessor system with system modules each having processors, and a data transfer method therefor | |
US7242684B2 (en) | Architecture for switching packets in a high-speed switching environment | |
US9497141B2 (en) | Switch point having look-ahead bypass | |
US7817651B2 (en) | Method and apparatus for controlling storage of data | |
US10437743B1 (en) | Interface circuitry for parallel computing architecture circuits | |
US20230144797A1 (en) | Fair Arbitration Between Multiple Sources Targeting a Destination | |
EP0745242B1 (en) | Variable data processor allocation and memory sharing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |