CN116314165A - 一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片 - Google Patents
一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片 Download PDFInfo
- Publication number
- CN116314165A CN116314165A CN202111553940.XA CN202111553940A CN116314165A CN 116314165 A CN116314165 A CN 116314165A CN 202111553940 A CN202111553940 A CN 202111553940A CN 116314165 A CN116314165 A CN 116314165A
- Authority
- CN
- China
- Prior art keywords
- schottky
- mim capacitor
- input matching
- millimeter wave
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000013461 design Methods 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 238000005516 engineering process Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000001629 suppression Effects 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 238000004088 simulation Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 241001556567 Acanthamoeba polyphaga mimivirus Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
本发明公开了一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片，将肖特基势垒二极管直接生长在带背孔背金的微带线介质基片上，使肖特基二极管与外围电路一体化加工，从而在开放性的微带传输线上实现了芯片化的平衡式检波电路。平衡式检波电路由Lange耦合器和两只相同的肖特基势垒二极管构成，极大地改善了输入端的驻波特性。还设计了一个多层交叉结构，使电压灵敏度提高了一倍。平衡式检波芯片去除了传统检波电路中的微带线低通滤波器，减小了检波电路的尺寸。芯片化的设计提高了应用系统的集成度。芯片化的平衡式检波器还保证了两只肖特基二极管的一致性，去除了肖特基二极管的人工装配，保证了两路检波电路的一致性，提高了设计准确度。
Description
技术领域
本发明涉及微波毫米技术领域，具体涉及一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片。
背景技术
检波器是利用固态器件的非线性特性将高频信号转换为直流或低频电流、电压信号的频率转换电路，是微波毫米波技术的关键功能电路之一，广泛应用于关键仪器、成像、通信、安检等应用领域。在应用系统中，对毫米波信号的功率进行检测是检波器的主要应用途径之一，比如毫米波设备中的自动增益控制电路可以通过检波器检测电路中的功率大小来调整电路的增益。另外，检波器也可作为直接检波式接收机的核心功能电路，直接用于对接收信号的解调，从而简化系统结构、大幅度降低功耗和成本。
随着技术的进步和应用需求的发展，毫米波应用系统在不断的集成化和阵列化，因此，对毫米波检波器除了在性能上的要求，也在小型化和易于集成等方面的要求越来越高。在毫米波频段，基于肖特基势垒二极管的检波器因其高频特性好、常温工作、响应时间短、成本低等优势被广泛应用于各种系统。采用肖特基势垒二极管的零偏压检波器更是由于其结构简单、不需要外加偏压电路、无功耗而具有极大的应用优势。基于两只肖特基势垒二极管和3dB 90°正交混合网络的平衡检波器因其输入驻波系数低、动态范围大、抗烧毁能力强等优点，具有广泛的用途。在现有报道中，基于肖特基势垒二极管的零偏压检波器主要采用矩形波导-带状线（具有屏蔽腔的鳍线、微带/悬置微带线）结构作为承载电路，该种结构对屏蔽腔的尺寸设置具有很大的依赖性，检波电路通常被设计为一个单独的模块，且肖特基势垒二极管与介质基板、匹配电路通常是分离的。这种形式的检波电路不仅不易于与其他功能电路进行集成，还不易于平衡式的检波电路的设计。采用分离式的二极管还会因为二极管装配引入的误差导致检波器的实际性能发生恶化，这种影响在平衡式检波电路中更为明显。
发明内容
为了解决上述背景技术提到的技术问题，本发明提出了一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片。
为了实现上述技术目的，本发明的技术方案为：
一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片，包括介质基板，形成于介质基板下方的接地金属板，形成于介质基板上的金属电路，金属电路包括输入GSG模块，与输入GSG模块连接的输入匹配电路，通过Lange耦合器与输入匹配电路耦合连接的第一MIM电容和第二MIM电容，与Lange耦合器隔离端连接的接地电阻模块，与第一MIM电容连接的第一射频输入匹配网络，与第二MIM电容连接的第二射频输入匹配网络，与两个射频输入匹配网络分别连接的第一肖特基势垒二极管和第二肖特基势垒二极管，与两个肖特基势垒二极管分别连接的第三MIM电容和第四MIM电容，第三MIM电容与输出GSG模块连接；第四MIM电容与第一射频输入匹配网络连接，所述金属电路中的连接方式为微带线连接。
优选地，所述输入GSG模块和输出GSG模块为共面波导传输线，所述共面波导传输线包含两个接地金属和位于两个接地金属中间的金属带线，通过设置中间金属带线的宽度，使共面波导传输线的特性阻抗为50欧。
优选地，所述输入匹配电路包含并联在微带线上的第一微带线开路支节；所述接地电阻模块包含两个并联连接的金属膜电阻和金属膜电阻两侧的接地金属块。
优选地，所述第一射频输入匹配网络包含并联在微带线上的第二微带线开路支节、第三微带线开路支节、第四微带线开路支节、第五MIM电容；所述第二射频输入匹配网络与第一射频输入匹配网络结构和尺寸完全相同。
优选地，第四MIM电容与第一射频输入匹配网络中的第五MIM电容相连，第二射频输入匹配网络中与第一射频输入匹配网络中第五MIM电容对应的第六MIM电容接地。
优选地，第三、第四、第五和第六MIM电容两侧设有金属通孔并接地，金属通孔与MIM电容构成的结构对60-120GHz范围内的射频信号抑制度大于23dB。
优选地，所述肖特基势垒二极管采用单管芯和零偏压的设计，电路中的两个肖特基势垒二极管通过焊盘分别与所述第一、第二射频输入匹配网络相连，并利用MMIC技术将肖特基势垒二极管直接生长在介质基板上。
优选地，所述肖特基势垒二极管利用半导体材料InGaAs与金属Ti接触形成的低势垒特性形成了势垒高度为0.15eV的肖特基结。
优选地，所述Lange耦合器由4根相互连接的耦合线构成，耦合线的线宽和间距都为5μm，在Lange耦合器工作的中心频率上，耦合线的长度为1/4波长。
优选地，所述第四MIM电容通过一个多层交叉结构跨过第三MIM电容与输出GSG模块的连接线与第一射频输入匹配网络连接，将第二肖特基势垒二极管产生的电压信号前置到第一肖特基势垒二极管的前端，实现了两只肖特基二极管在电压上的串联连接。
采用上述技术方案带来的有益效果：
1、相比现有技术，该发明利用MMIC技术，在微带线衬底上实现了低势垒肖特基二极管的直接集成，实现了芯片化的基于肖特基二极管的平衡式零偏检波电路，解决了毫米波太赫兹频段检波器对屏蔽腔尺寸设置的依赖性，更有利检波电路与其他功能电路的集成。
2、相比现有技术，该发明利用一个多层交叉结构实现了相互隔离的微带线交叉路径，通过微带线布局使两只肖特基二极管在电压上形成串联连接，提高了平衡式检波电路的电压灵敏度。
3、相比现有技术，该发明利用Lange耦合器实现了平衡式检波电路，两只性能相同的肖特基二极管反射到输入端口的反射信号有180°相位差，相互叠加为0，从而很宽的工作频率范围内极大的改善了输入端的驻波性能。
4、相比现有技术，该发明中检波电路通过并联MIM电容实现了对射频信号的反射与隔离，去掉了传统电路中的传输线滤波器，减小了芯片电路的尺寸。
附图说明
图1是一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片整体结构图；
图2是单管芯肖特基二极管模型；
图3是Lange耦合器仿真模型；
图4是Lange耦合器仿真结果：(a) 传输损耗 (b)输出端口相位；
图5是并联MIM电容模型；
图6是并联MIMI电容结构S参数仿真结果；
图7是平衡式检波芯片仿真结果：(a) 电压灵敏度 (b) 输入端驻波系数。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
本发明的技术方案是：采用肖特基势垒二极管的毫米波宽带平衡零偏检波芯片，如图1所示，包括介质基板、下方的接地金属板、基片上的金属电路及两只肖特基势垒二极管。从左到右依次是输入GSG结构1、微带连接线2、并联开路支节3、接地对称金属膜电阻4、Lange耦合器5、串联MIM电容6、串联MIM电容7、并联开路支节8、并联开路支节9、连接微带线10、连接微带线11、并联开路支节12、并联开路支节13、连接微带线14、连接微带线15、并联微带支节16、并联微带支节17、并联接地MIM电容18、并联接地MIM电容19、接地微带支节20、并联开路支节21、并联开路支节22、连接微带线23、连接微带线24、肖特基势垒二极管25、肖特基势垒二极管26、连接微带线27、连接微带线28、连接微带线29、并联接地MIM电容30、并联接地MIM电容31、连接微带线32、连接微带线33、多层交叉结构34、连接微带线35、输出GSG结构36、介质基板37。其中，输入GSG结构1由两个接地金属和中间的金属带线构成，用于毫米波射频信号的输入，该结构在与其他功能电路集成时可去除；其中，微带连接线2和并联开路支节3构成输入GSG结构1与Lange耦合器5之间的输入匹配网络，使毫米波射频信号能在尽可能宽的频带范围内输入Lange耦合器，并在两个输出端口等功分的输出；其中，接地对称金属膜电阻4作为Lange耦合器隔离端口的吸收负载，即能调节Lange耦合器的匹配特性，又能吸收掉两只肖特基二极管反射到隔离端口的反射信号；其中，Lange耦合器5由4根相互连接的耦合线构成，用于输入射频信号的功率分配，由于Lange耦合器两个输出端口之间有90°相位差，两个相同的单管检波电路反射到输入端口的反射信号会有180°的相位差，叠加相互抵消，输入端无反射信号，极大的改善了检波电路的驻波性能；其中，串联MIM电容6和串联MIM电容7由MMIC技术实现，并通过弧形金属与微带线相连，用于反射肖特基势垒二极管产生的直流信号，防止直流信号从输入端输出；其中，并联开路支节8、连接微带线10、并联开路支节12、连接微带线14、并联微带支节16、并联接地MIM电容18、并联开路支节22、连接微带线24共同构成了射频输入匹配网络A；其中，并联开路支节9、连接微带线11、并联开路支节13、连接微带线15、并联微带支节17、并联接地MIM电容19、并联开路支节21、连接微带线23共同构成了射频输入匹配网络B；其中，射频输入匹配网络A和B可以使Lange耦合器输出的两路射频信号在尽可能宽的频段范围内有效的输入到两只肖特基势垒二极管上进行信号转换；其中，射频输入匹配网络A和B在结构和尺寸上是完全相同的；其中，并联接地MIM电容18和并联接地MIM电容19由MMIC技术实现，通过两端对称的接地金属块进行接地，具有滤波特性，可以有效的反射射频信号，限制射频信号的传播路径；其中，接地微带支节20通过并联接地MIM电容19与并联微带支节17连接构成肖特基势垒二极管的射频接地回路；其中，肖特基势垒二极管25和肖特势垒二极管26用于将射频信号转化为直流信号，两者结构和尺寸上是相同的，都是由一个管芯和两个焊盘构成；其中，肖特基势垒二极管25、26利用半导体材料InGaAs与金属Ti接触形成的低势垒特性形成了低势垒肖特基结，有效的降低了开启电压；其中，肖特基势垒二极管25、26被直接生长在介质基板上与外围电路一体化加工，实现了二极管与匹配网络的微米级对准，消除了二极管偏移引入的影响，保证了两路检波电路的一致性；其中，肖特基势垒二极管25、26通过弧形金属分别与连接线微带23、27和连接微带线24、28相连，构成两个相同的检波电路；其中，连接微带线27和连接微带线28分别与肖特基势垒二极管25和肖特基势垒二极管26相连，引出二极管产生的直流信号，并通过其长度控制射频信号的反射相位，调节检波芯片的工作频带的位置；其中，连接微带线27和连接微带线28的长度和宽度相同；其中，并联接地MIM电容30和并联接地MIM电容31由MMIC技术实现，通过两端对称的接地金属块进行接地，用于反射和隔离射频信号，使尽可能多的射频信号进入肖特基势垒二极管参与信号转换；其中，并联接地MIM电容30、31具有低通滤波器特性，取代了传统检波电路中用于反射射频信号的微带金属低通滤波器，减小了检波电路的尺寸；其中，连接微带线32、连接微带线33相互交叉，并通过一个多层交叉结构实现了隔离；其中，连接微带线33与连接微带线29构成一个直流电压传输路径将肖特基二极管25产生的直流电压信号输入到肖特基二极管26的电压前端，形成两个肖特基二极管在电压上的串联连接，增加电路的电压输出，理论上讲，通过两个二极管的串联连接可以使电压灵敏度提高一倍；其中，多层交叉结构34由MMIC技术实现，利用相互隔离处于不同层次的金属使连接微带线32、35与连接微带线33、29相互交叉且相互隔离，为实现两个二极管在电压上的串联提供结构保障；其中，输出GSG结构36由两个接地金属和中间的微带线传输线构成，用于直流信号的输出；其中，介质基板37是微带线的介质基板，厚度为50微米，并在下方制作接地金属板；其中，介质基板上的金属接地由贯穿介质基板的金属通孔与接地金属板连接实现；其中，输入、输出GSG结构为共面波导传输线（CPW），通过设置合适的中间金属带线的宽度，使共面波导传输线的特性阻抗为50欧；其中，检波芯片为零偏压检波电路，不需要额外的偏压结构。
在检波电路中，肖特基势垒二极管是检波电路的核心器件，起着将输入高频信号转化为直流电压信号的作用。本发明中，肖特基势垒二极管采用单管芯、零偏压设置，并通过两焊盘与检波芯片的匹配网络相连，如图2所示。基于零偏压检波电路的应用需求，本发明利用半导体材料InGaAs与金属Ti接触形成的低势垒特性形成了低势垒的肖特基结，有效降低了肖特基二极管的开启电压，实现了低至0.15eV的势垒高度，满足了对低功率小信号的检测需求。本发明中采用了两只形状和结构完全一致的肖特基势垒二极管，并利用MMIC技术将肖特基势垒二极管直接生长在介质基板上，实现了肖特基势垒二极管与外围匹配电路之间的微米级对准，保证了两只肖特基二极管与两路检波电路的一致性，有利于提高检波器的性能。
平衡式零偏检波器是由一个3dB电桥和两只性能相同的肖特基二极管构成的，输入信号的功率被等分的分配到两只肖特基二极管中。在毫米波频段，为了实现输入信号功率的平均分配，采用微带线定向耦合器是一个比较好的选择。同时，利用微带线3dB定向耦合器输出端具有90°相位差的特性可以有效改善平衡式检波电路的输入端驻波特性。由于普通耦合线耦合器的耦合太松，根据MMIC技术的特性，本发明采用了具有紧耦合特性的Lange耦合器。如图3所示，本发明中的Lange耦合器由4根相互连接的耦合线构成，耦合线的线宽和间距都为5μm，在Lange耦合器工作的中心频率上，耦合线的长度为1/4波长。
在Lange耦合器中，端口1是输入端，端口2和端口3是输出端，端口2和端口3之间有90°相位差，端口4为隔离端口。射频信号从端口1输入，通过Lange耦合器等功分的传输到端口2和端口3进入两只肖特基二极管。由于两只肖特基二极管反射到端口1的反射信号相位差180°，两者叠加后相互抵消，端口1无反射，说明输入端会具有良好的驻波特性。两只二极管反射到端口4的反射信号相位相同，二者叠加不为0，说明在端口4有反射电压存在，必须采用一定的措施将反射信号去掉。因此，需要在端口4处加上一个电阻作为吸收负载，本发明采用一对接地对称金属膜电阻作为吸收负载。
Lange耦合器的优化仿真结果如图4所示，可以看到在60-120GHz范围内端口2和端口3具有3dB的功率分配和90°的相位差。
检波器是利用固态器件的非线性特性对高频信号进行非线性变换产生直流或低频信号的功能电路。高频信号通过非线性器件（肖特基势垒二极管）之后将产生新的低频直流分量和谐波分量，而在输出端只需要直流分量。在传统的检波电路中，肖特基二极管的后面通常需要一个低通滤波器来抑制射频信号通过并且让尽量多的射频信号能量反射回到二极管来提高检波电路的性能。低通滤波器的存在也可以防止高频信号直接由输出端输出，提高了输入端与输出端的隔离度。从原理上讲，传统电路中的低通滤波器起到了一种信号的选择作用，可以使低频信号低损耗的通过，而对高频信号进行抑制。本发明中，基于低通滤波器选择功能的基本原理，采用在传输线上并联一个接地MIM电容来代替低通滤波器的频率选择功能，来减小检波芯片的整体长度。并联接地MIM电容的结构如图5所示，该结构由MMIC技术实现，并在传输线的两侧通过金属通孔对MIM电容进行接地。通过调整MIM电容的面积可以调节其电容值。另外，在本发明中，并联接地MIM电容除了作为输出信号的选择单元，还被用作限制射频信号的传播路径，以方便对直流信号的路径进行布局。图6中的仿真结果显示，由接地并联电容构成的两端口结构对60-120GHz范围内的射频信号抑制度大于23dB，且可以使直流和低频信号低损耗的通过，满足对信号的选择作用。
利用谐波平衡仿真方法和版图建模对检波芯片进行了仿真，在输入功率为-30dBm时，检波芯片的输入驻波系数和电压灵敏度的仿真曲线如图7所示，可以看出，检波芯片在65-120GHz范围内，电压灵敏度由于5000V/W，输入端口的驻波系数优于1.1。另外，固定某一频点对检波器的射频功率变化情况进行仿真预估，可得到检波器的动态范围大于-40dBm。
实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。
Claims (10)
1.一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片，其特征在于，包括介质基板，形成于介质基板下方的接地金属板，形成于介质基板上的金属电路，金属电路包括输入GSG模块，与输入GSG模块连接的输入匹配电路，通过Lange耦合器与输入匹配电路耦合连接的第一MIM电容和第二MIM电容，与Lange耦合器隔离端连接的接地电阻模块，与第一MIM电容连接的第一射频输入匹配网络，与第二MIM电容连接的第二射频输入匹配网络，与两个射频输入匹配网络分别连接的第一肖特基势垒二极管和第二肖特基势垒二极管，与两个肖特基势垒二极管分别连接的第三MIM电容和第四MIM电容，第三MIM电容与输出GSG模块连接；第四MIM电容与第一射频输入匹配网络连接，所述金属电路中的连接方式为微带线连接。
2.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述输入GSG模块和输出GSG模块为共面波导传输线，所述共面波导传输线包含两个接地金属和位于两个接地金属中间的金属带线，通过设置中间金属带线的宽度，使共面波导传输线的特性阻抗为50欧。
3.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述输入匹配电路包含并联在微带线上的第一微带线开路支节；所述接地电阻模块包含两个并联连接的金属膜电阻和金属膜电阻两侧的接地金属块。
4.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述第一射频输入匹配网络包含并联在微带线上的第二微带线开路支节、第三微带线开路支节、第四微带线开路支节、第五MIM电容；所述第二射频输入匹配网络与第一射频输入匹配网络结构和尺寸完全相同。
5.根据权利要求4所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，第四MIM电容与第一射频输入匹配网络中的第五MIM电容相连，第二射频输入匹配网络中与第一射频输入匹配网络中第五MIM电容对应的第六MIM电容接地。
6.根据权利要求5所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，第三、第四、第五和第六MIM电容两侧设有金属通孔并接地，金属通孔与MIM电容构成的结构对60-120GHz范围内的射频信号抑制度大于23dB。
7.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述肖特基势垒二极管采用单管芯和零偏压的设计，电路中的两个肖特基势垒二极管通过焊盘分别与所述第一、第二射频输入匹配网络相连，并利用MMIC技术将肖特基势垒二极管直接生长在介质基板上。
8.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述肖特基势垒二极管利用半导体材料InGaAs与金属Ti接触形成的低势垒特性形成了势垒高度为0.15eV的肖特基结。
9.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述Lange耦合器由4根相互连接的耦合线构成，耦合线的线宽和间距都为5μm，在Lange耦合器工作的中心频率上，耦合线的长度为1/4波长。
10.根据权利要求1所述一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片，其特征在于，所述第四MIM电容通过一个多层交叉结构跨过第三MIM电容与输出GSG模块的连接线与第一射频输入匹配网络连接，将第二肖特基势垒二极管产生的电压信号前置到第一肖特基势垒二极管的前端，实现了两只肖特基二极管在电压上的串联连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111553940.XA CN116314165B (zh) | 2021-12-17 | 一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111553940.XA CN116314165B (zh) | 2021-12-17 | 一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314165A true CN116314165A (zh) | 2023-06-23 |
| CN116314165B CN116314165B (zh) | 2024-05-10 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85200045U (zh) * | 1985-04-01 | 1985-10-10 | 清华大学 | 封装二极管式毫米波宽带检波器 |
| CN101411024A (zh) * | 2006-03-31 | 2009-04-15 | 京瓷株式会社 | 电介质波导设备、具备其的移相器、高频开关以及衰减器和高频发送器、高频接收器、高频接收发送器以及雷达装置、阵列天线装置、电介质波导设备的制造方法 |
| JP2009141589A (ja) * | 2007-12-05 | 2009-06-25 | Renesas Technology Corp | 電力増幅回路と検波回路とを具備した半導体集積回路およびそれを用いた送受信機 |
| US20130229210A1 (en) * | 2011-08-25 | 2013-09-05 | California Institute Of Technology | On-chip power-combining for high-power schottky diode based frequency multipliers |
| CN111697931A (zh) * | 2020-05-26 | 2020-09-22 | 中国电子科技集团公司第五十五研究所 | 与GaN功率放大器集成的预匹配紧凑型耦合检波电路芯片 |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85200045U (zh) * | 1985-04-01 | 1985-10-10 | 清华大学 | 封装二极管式毫米波宽带检波器 |
| CN101411024A (zh) * | 2006-03-31 | 2009-04-15 | 京瓷株式会社 | 电介质波导设备、具备其的移相器、高频开关以及衰减器和高频发送器、高频接收器、高频接收发送器以及雷达装置、阵列天线装置、电介质波导设备的制造方法 |
| JP2009141589A (ja) * | 2007-12-05 | 2009-06-25 | Renesas Technology Corp | 電力増幅回路と検波回路とを具備した半導体集積回路およびそれを用いた送受信機 |
| US20130229210A1 (en) * | 2011-08-25 | 2013-09-05 | California Institute Of Technology | On-chip power-combining for high-power schottky diode based frequency multipliers |
| CN111697931A (zh) * | 2020-05-26 | 2020-09-22 | 中国电子科技集团公司第五十五研究所 | 与GaN功率放大器集成的预匹配紧凑型耦合检波电路芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 孙琳琳等: "一种单平面结构的高精度V波段0/180°移相器", 现代雷达, no. 11, 15 November 2008 (2008-11-15), pages 73 - 76 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0511728B1 (en) | Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler | |
| US9553349B2 (en) | Directional coupler | |
| US6483397B2 (en) | Tandem six port 3:1 divider combiner | |
| CN105826643B (zh) | 基于半模基片集成波导的紧凑型六端口电路 | |
| US4789840A (en) | Integrated capacitance structures in microwave finline devices | |
| CN103022616A (zh) | 基于低温共烧陶瓷技术的双频四路功率分配器 | |
| CN102290628A (zh) | 一种紧凑型四路功率分配合成结构 | |
| CN104953225A (zh) | 一种具有滤波功能的平衡式分支线耦合器 | |
| CN102361151A (zh) | 一种非对称共面波导横跨定向耦合器 | |
| CN108123196B (zh) | 基于竖直双面平行带线的宽带滤波集成立体巴伦 | |
| Hossain et al. | A compact broadband Marchand balun for millimeter-wave and sub-THz applications | |
| CN110311201A (zh) | 一种反相功率合成器 | |
| CN107069172A (zh) | 一种超宽带新型平面魔t | |
| KR100578280B1 (ko) | 단순한 사각형의 결함 접지 구조를 이용한 비대칭 윌킨슨전력 분배기 | |
| CN116314165B (zh) | 一种基于肖特基势垒二极管的毫米波宽带平衡零偏检波芯片 | |
| CN109301419B (zh) | 一种共面波导超宽带和差器 | |
| CN116314165A (zh) | 一种基于肖特基势二极管的毫米波宽带平衡零偏检波芯片 | |
| US10651805B2 (en) | Compact dual diode RF power detector for integrated power amplifiers | |
| CN115473025A (zh) | 基于微带－波导混合集成的波导差端口魔t | |
| CN111510073B (zh) | 一种太赫兹宽带三次谐波混频器 | |
| Ojha et al. | A miniaturized lumped-distributed balun for modern wireless communication systems | |
| CN110048739B (zh) | 一种射频收发电路 | |
| Kärkkäinen et al. | Transmission line and lange coupler implementations in CMOS | |
| CN111384908A (zh) | 功分器电路、功分器及功分器电路的设计方法 | |
| CN114865265B (zh) | 宽频带低损耗定向耦合器及调频发射机系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |