CN116314090A - 包括采用不同焊料材料的互连的微电子组件 - Google Patents

包括采用不同焊料材料的互连的微电子组件 Download PDF

Info

Publication number
CN116314090A
CN116314090A CN202211545075.9A CN202211545075A CN116314090A CN 116314090 A CN116314090 A CN 116314090A CN 202211545075 A CN202211545075 A CN 202211545075A CN 116314090 A CN116314090 A CN 116314090A
Authority
CN
China
Prior art keywords
solder
die
rdl
interconnect
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211545075.9A
Other languages
English (en)
Inventor
J·埃克顿
J·M·甘巴
B·C·马林
S·V·皮耶塔姆巴拉姆
孙小轩
O·G·卡尔哈德
X·F·布龙
Y·李
S·纳德
单博涵
陈昊博
段刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116314090A publication Critical patent/CN116314090A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文公开了微电子组件、相关装置和方法。在一些实施例中，一种微电子组件可以包括：位于第一层中的具有第一表面和相反的第二表面的第一管芯；位于第一层上的重新分布层(RDL)，其中，该RDL包括导电过孔，所述导电过孔具有朝向该RDL的第一表面的较大宽度和朝向该RDL的相反的第二表面的较小宽度；其中，该RDL的第一表面通过具有第一焊料的第一焊料互连电耦合至第一管芯的第二表面；以及位于该RDL上的第二层中的第二管芯，其中，第二管芯通过具有第二焊料的第二焊料互连电耦合至该RDL，其中，第二焊料不同于第一焊料。

Description

包括采用不同焊料材料的互连的微电子组件
背景技术
集成电路(IC)装置(例如，管芯)通常在多管芯IC封装中耦合到一起，以集成特征或功能并且促进与其他部件(例如，封装衬底)的连接。在常规封装中，管芯可以通过焊料耦合到一起。此类封装在可通过管芯之间的焊料互连实现的互连密度方面存在局限。
附图说明
通过下文的结合附图的详细描述能够容易地理解各实施例。为了促进这一描述，类似的附图标记表示类似的结构元件。在附图的图示中通过举例方式而非限制方式示出了实施例。
图1是根据各种实施例的示例性微电子组件的侧视截面图。
图2A-2N是根据各种实施例的用于制造图1的微电子组件的示例性过程中的各种阶段的侧视截面图。
图3是根据各种实施例的制作示例性微电子组件的示例性方法的流程图。
图4是可以包含到根据本文公开的实施例中的任何实施例的微电子组件当中的晶圆和管芯的顶视图。
图5是可以包含到根据本文公开的实施例中的任何实施例的微电子组件当中的IC装置的侧视截面图。
图6是可以包括根据本文公开的实施例中的任何实施例的微电子组件的IC装置组件的侧视截面图。
图7是可以包括根据本文公开的实施例中的任何实施例的微电子组件的示例性电装置的框图。
具体实施方式
本文公开了微电子组件、相关装置和方法。例如，在一些实施例中，一种微电子组件可以包括：位于第一层中的具有第一表面和相反的第二表面的第一管芯；位于第一层上的重新分布层(RDL)，其中，该RDL包括导电过孔，所述导电过孔具有朝向该RDL的第一表面的较大宽度和朝向该RDL的相反的第二表面的较小宽度；其中，该RDL的第一表面通过具有第一焊料的第一焊料互连电耦合至第一管芯的第二表面；以及位于该RDL上的第二层中的第二管芯，其中，第二管芯通过具有第二焊料的第二焊料互连电耦合至该RDL，其中，第二焊料不同于第一焊料。
在多管芯IC封装中的两个或更多管芯之间传送大量信号是具有挑战性的，这归因于此类管芯的越来越小的尺寸和堆叠设置管芯的越来越多的使用。用于在多管芯IC封装中实现小外形因子、高性能和高密度互连的常规方案包括管芯划分和/或使用小硅管芯，而不使用穿硅过孔(TSV)进行管芯对管芯互连。这些常规方案中的一些需要额外的组装操作和专用的制造设备，这提高了成本和制造复杂度并且降低了管芯成品率。另一种当前方案包括嵌入具有TSV的桥接管芯或者用于多个管芯之间的精细互连(例如，管芯拼接(tiling))的有源功能管芯，然而，这种方案遭受高度累积的凸点厚度变化(BTV)的影响，BTV随着所要嵌入的桥的数量的提高而增大，并且导致了提高的制造成本和下降的成品率。本文公开的微电子结构和组件可以实现与常规方案一样高的或者更高的互连密度，而无需常规的高成本制造操作的开销并且具有提高的成品率，例如，其实现方式是：减少重新构造期间的管芯移位风险从而防止显著的实际位置误差，直接在低总厚度变化(TTV)玻璃载体上图案化出互连并且实现较低BTV，结合具有低弹性模量的牺牲膜以保持较低BTV，以及消除对需要严格设计规则的顶侧钝化的需求。此外，本文公开的微电子结构和组件为电子装置设计者和制造者提供了新的灵活性，从而允许他们在不必面临过高成本或制造复杂性的情况下实现它们的装置目标。
在下文的详细描述当中，将参考构成了其组成部分的附图，在附图中，始终以类似的附图标记表示类似的部分，并且在附图中以举例说明的方式示出了可以实践的实施例。应当理解，可以采用其他实施例，并且可以做出结构或逻辑上的改变，而不脱离本公开的范围。因此，不应从限定的意义上理解下文的详细描述。
各种操作可以按照最有助于理解所主张主题的方式被描述为依次多个分立动作或操作。但是不应将描述顺序推断为暗示这些操作必然是顺序相关的。具体而言，可以不按照介绍的顺序执行这些操作。可以按照不同于所描述的实施例的顺序执行所描述的操作。在其他实施例中，可以执行各种额外操作并且/或者可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”是指(A)、(B)或者(A和B)。出于本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。附图未必是按比例绘制的。尽管很多附图示出了具有平直壁和直角拐角的直线结构，但是这只是为了简化例示，使用这些技术做出的实际装置可能表现出圆化拐角、表面粗糙和其他特征。
描述使用了短语“在实施例中”或者“在各实施例中”，其每者可以指相同实施例或不同实施例这两种情况中的一者或多者。此外，联系本公开的实施例使用的词语“包括”、“包含”、“具有”等是同义的。如文中使用的，“封装”和“IC封装”是同义的，“管芯”和“IC管芯”也是这样。本文可能使用词语“顶部”和“底部”解释附图的各种特征，但这些词语只是为了易于讨论，而不暗示预期的或所需的取向。如本文所使用的，“绝缘”一词是指“电绝缘”，除非另作说明。在说明书和权利要求书中的各处，“耦合”一词是指直接或间接连接，例如，受到连接的事物之间的直接电、机械或磁连接或者通过一个或多个无源或有源中间装置的间接连接。单数冠词的含义包括复数个引述对象。“在……中”的含义包括“在……内”和“在……上”。除非另行指出，否则采用“第一”、“第二”、“第三”等顺序形容词描述共同对象只是表明正在引述类似对象的不同实例，而不是暗指所描述的对象必须按照排列的方式或者任何其他方式处于既定的时间或者空间顺序内。
在用于描述外形尺寸的范围时，短语“X和Y之间”表示包括X和Y的范围。为了方便起见，词语“图2”可以用于表示图2A-2N的各图的集合。尽管可能在本文中以单数形式提到某些元件，但这样的元件可以包括多个子元件。例如，“绝缘材料”可以包括一种或多种绝缘材料。
图1是根据各种实施例的示例性微电子组件的侧视截面图。微电子组件100可以包括多层管芯子组件104，其具有通过具有第一焊料材料132的第一焊料互连130耦合的第一层管芯114-1以及通过具有第二焊料材料136的第二焊料互连140电耦合的第二层管芯114-2。如本文所使用的，词语“多层管芯子组件”104可以指复合管芯，其具有两个或更多个堆叠设置的电介质层连同位于每一层内的一个或多个管芯，以及连接所述一个或多个管芯(包括非相邻层中的管芯)的导电互连和/或导电通路。如文中使用的，词语“多层管芯子组件”和“复合管芯”可以是可互换使用的。如图1中所示，多层管芯子组件104可以包括第一重新分布层(RDL)148-1、钝化层149、包括具有TSV117的管芯114-1以及导电柱152的第一层104-1、具有管芯114-2和管芯114-3的第二层104-2以及位于第一层104-1和第二层104-2之间的第二RDL 148-2，其中，管芯114-1通过第一焊料互连130电耦合至第二RDL 148-2，并且管芯114-2、114-3通过第二焊料互连140电耦合至第二RDL 148-2。如本文所使用的，词语“第二焊料互连140”和“第一级互连(FLI)”可以互换使用。多层管芯子组件104可以包括第一表面170-1和相反的第二表面170-2。具体而言，管芯114-1可以包括具有第一导电接触部122的底表面(例如，朝向第一表面170-1的表面)和具有第二导电接触部124的相反顶表面(例如，朝向第二表面170-2的表面)。在一些实施例中，第一导电接触部122和第二导电接触部124可以被模制材料123包围(例如，嵌入于其中)。管芯114-2、114-3可以包括位于管芯底表面(例如，朝向第一表面170-1的表面)上的导电接触部122。第一RDL 148-1和第二RDL 148-2可以包括穿过电介质材料的导电通路(例如，导电过孔194和导电线196)。第一RDL 148-1和第二RDL 148-2中的过孔194可以具有倒锥形，因为过孔194被形成为在底表面(例如，离第一表面170-1较近的表面)处具有较大宽度(例如，y方向或y轴)并且在顶表面(例如，离第二表面170-2较近的表面)处具有较小宽度。第一RDL 148-1和第二RDL 148-2可以包括位于底表面上的第一导电接触部172和位于顶表面上的第二导电接触部174。
如本文所用，“导电接触部”可以指在不同部件(例如，导电互连的部分)之间充当电接口的导电材料(例如，金属)的部分；导电接触部可以凹陷到部件的表面内，与部件的表面平齐或者从部件的表面延伸出去，并且可以采取任何适当形式(例如，导电焊盘或插槽或者导电线或过孔的部分)。从一般的意义上来讲，“互连”是指提供两个其他元件之间的物理连接的任何元件。例如，电互连提供两个电部件之间的电连接，从而促进它们之间的电信号的通信；光学互连提供两个光学部件之间的光学连接，从而促进它们之间的光信号的通信。如本文所使用的，电互连和光学互连两者都包含在词语“互连”中。在本文当中应当参考与互连相关联的信号媒介理解所描述的互连的性质。因而，在参考电子装置(例如，采用电信号工作的IC)使用时，词语“互连”描述由导电材料形成的用于向与该IC相关联的一个或多个元件或者/并且在各种此类元件之间提供电连接的任何元件。在这样的情况下，词语“互连”既可以指代导电迹线(有时又称为“金属迹线”、“线”、“金属线”、“导线”、“金属导线”、“沟槽”或“金属沟槽”)，又可以指导电过孔(有时又称为“过孔”或“金属过孔”)。有时，导电迹线和过孔可以被分别称为“导电迹线”和“导电过孔”，从而强调这些元件包括导电材料(例如，金属)的事实。类似地，在参考还操作光信号的装置(例如，光子IC(PIC))使用时，“互连”还可以描述由光传导材料形成的用于向与该PIC相关联的一个或多个元件提供光学连接的任何元件。在这样的情况下，词语“互连”可以指光波导(例如，引导和限制光波的结构)，包括光纤、分光器、光学合并器、光学耦合器和光学过孔。
例如，本文公开的导电接触部中的任何导电接触部(例如，导电接触部122、124、146、172和/或174)可以包括例如接合焊盘、焊料凸点、导电柱或者任何其他适当导电接触部。如图1中所示，管芯114-1被示为具有从该管芯的表面延伸出去的导电接触部124，并且在本文中更可以被称为“带凸点管芯”或“微凸点管芯”。管芯114-2和114-3被示为具有与管芯平齐的导电接触部122，并且在本文中可以被称为“无凸点管芯”。管芯114-1进一步包括围绕第一导电接触部122和第二导电接触部124的模制材料123。在一些实施例中，管芯114-1可以包括在管芯114-1和模制材料123之间位于管芯114-1的顶表面和/或底表面处的钝化层(未示出)，例如，包括硅和氮的材料(例如，具有氮化硅的形式)。管芯114可以包括耦合至管芯114的表面上的相应导电接触部(例如，导电接触部122、124)的其他导电通路(例如，包括线和过孔)和/或其他电路系统(未示出)。
第一焊料互连130可以包括位于管芯114-1的顶表面上的导电接触部124、焊料132以及位于第二RDL 148-1的底表面上的导电接触部172。本文公开的第一焊料互连130可采取任何适当形式。
第一焊料互连130可以具有比微电子组件中的第二焊料互连140更精细的间距或者与之相同的间距。焊料互连130可以具有比微电子组件内的管芯对封装衬底(DTPS)互连150更精细的间距。如本文所使用的，间距是从中心到中心测量的(例如，从导电接触部的中心到相邻导电接触部的中心，或者从导电柱的中心到相邻导电柱的中心)。在一些实施例中，焊料互连130可以包括通过焊料132附接至导电接触部124的小导电凸点(例如，铜凸点)。在一些实施例中，本文公开的焊料互连130可以具有处于1微米和100微米之间的间距。在一些实施例中，焊料132的直径等于最小间距的大约一半。焊料互连130可能具有过于精细的间距，从而无法直接耦合至封装衬底102(例如，太过精细而无法充当DTPS互连150)。在一些实施例中，焊料互连130可以被用作数据传送通道，而DTPS互连150则可以被用于电源线和接地线及其他。在一些实施例中，微电子组件100中的第一焊料互连130可以包括作为无重熔焊料(no remelt solder)、低温焊料或常规焊料的焊料132。如本文所使用的，“无重熔焊料”包括具有超过400摄氏度的熔点的焊料。例如，无重熔焊料可以包括铜和锡合金焊膏，其中，在回流期间，锡合金颗粒熔化并且与铜合金颗粒发生反应，从而形成了金属间化合物(IMC)，例如，具有Cu3Sn的形式的IMC。无重熔焊料互连可以是在较低温度(例如，使锡合金颗粒熔化的241摄氏度的温度)上形成的，并且一旦形成了具有IMC的无重熔焊料互连，该无重熔焊料的熔点温度就升高到了400摄氏度以上。如本文所使用的，“较低温度”焊料包括具有低于241摄氏度的熔点的焊料。在一些实施例中，较低温度焊料可以包括锡和铋(共晶锡铋)或者锡、银和铋。在一些实施例中，较低温度焊料可以包括铟、铟和锡、或者镓。“常规焊料”包括具有等于241摄氏度的熔点的焊料并且可以包括锡。
第二焊料互连140可以包括位于第二RDL 148-2的顶表面上的导电接触部174、焊料136以及位于管芯114-2或管芯114-3的底表面上的导电接触部122。本文公开的第二焊料互连140可采取任何适当形式。第二焊料互连140可以具有比微电子组件中的第一焊料互连130更粗放的间距或者与之相同的间距。第二焊料互连140可以具有比微电子组件中的DTPS互连150更精细的间距。在一些实施例中，本文公开的第二焊料互连140可以具有处于50微米和150微米之间的间距。在一些实施例中，微电子组件100中的第二焊料互连140可以包括作为较高温度焊料的焊料136。较高温度焊料包括具有高于241摄氏度的熔点的焊料。在一些实施例中，较高温度焊料材料可以包括金属合金，包括锡合金，例如，锡和铜；锡和金；锡和银；或者锡、银和铜(例如，96.5％的锡、3％的银和0.5％的铜)。在一些实施例中，第二焊料互连140可以包括作为无重熔焊料(例如，具有高于400摄氏度的熔点的焊料)的焊料136。
本文公开的DTPS互连150可采取任何适当形式。在一些实施例中，一组DTPS互连150可以包括焊料134(例如，经受热回流从而形成DTPS互连150的焊料凸点或焊料球)。例如，DTPS互连150可以包括作为无重熔焊料、较低温焊料或常规焊料的焊料134。在一些实施例中，微电子组件100中的第二焊料互连140可以是在形成DTPS互连150之前形成的，使得第二焊料互连140可以采用较高温度焊料(例如，具有高于241摄氏度的熔点的焊料)，而DTPS互连150则可以采用无重熔焊料(例如，具有高于400摄氏度的熔点的焊料)。在这样的情况下，第二焊料互连140可以被底部填充物127-2包围，以遏制在形成DTPS互连150时较高温度焊料的任何重熔。在一些实施例中，微电子组件100中的第二焊料互连140可以是在形成DTPS互连150之后形成的，使得第二焊料互连140可以采用较高温度焊料(例如，具有高于241摄氏度的熔点的焊料)，而DTPS互连150则可以采用较低温度焊料(例如，具有低于241摄氏度的熔点的焊料)。在这样的情况下，DTPS互连150可以被底部填充材料127-3包围，从而遏制在以较高温度形成第二焊料互连140时所述低温焊料的任何重熔。焊料132、134、136的化学成分可以是采用任何适当技术(例如，能量色散x射线(EDX))确定的。
在一些实施例中，一组DTPS互连150可以包括各向异性导电材料，诸如各向异性导电膜或者各向异性导电膏。各向异性导电材料可以包括散布在非导电材料中的导电材料。在本文公开的微电子组件100中，DTPS互连150中的一些或全部可以具有比第一焊料互连130中的一些或全部的间距更大的间距。第一焊料互连130和第二焊料互连140可以具有比DTPS互连150的更小的间距，这归因于管芯114和第一RDL 148-1之间具有比一组DTPS互连150的两侧上的第一RDL 148-1和封装衬底102之间的更高的材料相似性。具体而言，第一RDL 148-1与封装衬底102的材料成分差异可能导致第一RDL 148-1和封装衬底102因操作期间产生的热(以及在各种制造操作期间施加的热)的原因发生有差异的膨胀和收缩。为了缓解由这种有差异的膨胀和收缩导致的损害(例如，产生裂纹、发生焊料桥接等)，可以相较于第一焊料互连130和第二焊料互连140将DTPS互连150形成得更大并且相隔更远，而第一焊料互连130和第二焊料互连140则可以因为管芯114和RDL 148的更高材料相似性而经受更小的热应力。在一些实施例中，本文公开的DTPS互连150可以具有处于100微米和350微米之间的间距。
第一层104-1中的管芯114-1可以通过第一RDL 148-1和钝化层149中的导电通路由DTPS互连150耦合至封装衬底102，并且可以通过第二RDL 148-2中的导电通路由第一焊料互连130和第二焊料互连140耦合至第二层104-2中的管芯114-2、114-3。第二层104-2中的管芯114-2、114-3可以通过第一RDL 148-1、第二RDL 148-2和钝化层149中的导电通路以及用以形成多级(ML)互连的导电柱152由第二焊料互连140和DTPS互连150耦合至封装衬底102。ML互连可以是电力输送互连或者高速信号互连。如本文所使用的，词语“ML互连”可以指第一部件和第二部件之间的包括导电柱的互连，其中，第一部件和第二部件不位于相邻层内，或者可以指跨一个或多个层的互连(例如，第一层内的第一管芯与第三层内的第二管芯之间的互连，或者封装衬底与第二层内的管芯之间的互连)。具体而言，如图1中所示，DTPS互连150可以包括位于封装衬底102的顶表面上的导电接触部146、焊料134以及位于第一RDL 148-1的底表面上(例如，多层管芯子组件104的底表面170-1处)的导电接触部172。
微电子组件100可以包括一个或多个RDL 148(例如，第一RDL 148-1和第二RDL148-2，如图1中所示)。RDL 148可以包括绝缘材料(例如，按照多个层形成的电介质材料，如本领域已知的)以及通过该电介质材料的一条或多条导电通路(例如，包括导电过孔194和/或导电迹线196)。所述导电通路可以对RDL 148上的第一导电接触部172和第二导电接触部174进行电耦合。在一些实施例中，RDL 148的绝缘材料可以由电介质材料、双马来酰亚胺三嗪(BT)树脂、聚酰亚胺材料、环氧树脂材料(例如，玻璃强化环氧树脂基质材料或者环氧树脂构建膜等)、模制材料、基于氧化物的材料(例如，二氧化硅或旋涂氧化物)或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)构成。尽管图1示出了两个RDL 148-1、148-2，但是多层管芯子组件104可以包括任何适当数量的RDL 148，包括一个RDL 148或者两个以上RDL 148。微电子组件100可以进一步包括一个或多个钝化层149。钝化层149的材料可以包括任何适当材料，例如，硅和氮(例如，具有氮化硅的形式)；硅、氧和氮(例如，具有氮氧化硅的形式)；硅和氧(例如，具有氧化硅的形式)；钽和氮(例如，具有氮化钽的形式)；铝和氧(例如，具有氧化铝的形式)；钇和氧(例如，具有氧化钇的形式)；钛和氧(例如，具有氧化钛的形式)；以及铪和氧(例如，具有氧化铪的形式)。在一些实施例中，可以省略钝化层149。
例如，导电柱152可以由任何适当导电材料形成，诸如铜、银、镍、金、铝或者其他金属或合金。导电柱152可以是使用任何适当工艺形成的，例如，包括光刻工艺或者诸如冷喷涂或三维打印的加成工艺。在一些实施例中，本文公开的导电柱152可以具有处于75微米和200微米之间的间距。如本文所使用的，间距是从中心到中心测量的(从一个导电柱的中心到相邻导电柱的中心)。导电柱152可以具有任何适当的尺寸和形状。在一些实施例中，导电柱152可以具有圆形的、矩形的或者其他形状的截面。导电柱152可以通过非焊料互连，例如，金属对金属互连电连接至第一和/或第二RDL 148-1、148-2，如图1中所示。
本文公开的管芯114可以包括绝缘材料(例如，按照多个层形成的电介质材料，如本领域已知的)以及穿过该绝缘材料形成的多条导电通路。在一些实施例中，管芯114的绝缘材料可以包括电介质材料，诸如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质、有机聚合物电介质、可光学成像电介质和/或基于苯并环丁烯的聚合物)。在一些实施例中，管芯114的绝缘材料可以包括诸如硅、锗或III-V族材料(例如，氮化镓)的半导体材料以及一种或多种额外材料。例如，绝缘材料可以包括氧化硅或氮化硅。管芯114中的导电通路可以包括导电迹线和/或导电过孔，并可以通过任何适当方式连接管芯114中的任何导电接触部(例如，连接位于管芯114的同一表面或不同表面上的多个导电接触部)。下文将参考图5讨论可以包含在本文公开的管芯114中的示例性结构。管芯114内的导电通路可以适当地与衬层材料(诸如粘合衬层和/或阻挡衬层)毗接。在一些实施例中，管芯114是晶圆。在一些实施例中，管芯114是单片式硅、扇出或扇入封装管芯或者管芯堆叠体(例如，堆叠设置的晶圆、堆叠设置的管芯或者堆叠设置的多层管芯)。
在一些实施例中，管芯114可以包括用以对通往/来自微电子组件100中包含的其他管芯114的电源、地和/或信号进行布线传送(route)的导电通路。例如，管芯114-1可以包括通过阻挡氧化物与周围硅或其他半导体材料隔离的包括导电材料过孔(例如，金属过孔)的TSV(未示出)或者可以包括其他导电通路，可以通过所述TSV或其他导电通路在封装衬底102与位于管芯114-1的“顶上”的一个或多个管芯114(例如，在图1的实施例中为管芯114-2和/或114-3)之间传输电源、地和/或信号。在一些实施例中，管芯114-1可以不向管芯114-2、114-3布线传送电源和/或地；相反管芯114-2、114-3可以通过ML互连(例如，过孔导电柱152)直接耦合至封装衬底102中的电源线和/或接地线。在一些实施例中，第一层104-1中的管芯114-1(本文又称为“基础管芯”、“内插器管芯”或“桥接管芯”)可以比第二层104-2中的管芯114-2、114-3更厚。在一些实施例中，管芯114可以跨越多层管芯子组件104的多个层。在一些实施例中，管芯114-1可以是存储器装置(例如，如下文参考图4的管芯1502所描述的)、高频串行器和解串器(SerDes)，例如，高速的外围部件互连(PCI)。在一些实施例中，管芯114-1可以是处理器管芯、射频芯片、电力转换器、网络处理器、工作负载加速器、安全加密器或者在处于低功率上的管芯114-2和114-3之间提供高带宽管芯对管芯互连的无源/有源桥接管芯。在一些实施例中，管芯114-2和/或管芯114-3可以是处理器管芯。
多层管芯子组件104可以包括绝缘材料133(例如，按照多个层形成的电介质材料，如本领域已知的)，以形成多个层并且在层内嵌入一个或多个管芯。具体而言，管芯114-1和导电柱152可以被嵌入到第一层104-1中的绝缘材料133-1当中，并且第二管芯114-2和第三管芯114-3可以被嵌入到第二层104-2中的绝缘材料133-2当中。在一些实施例中，多层管芯子组件104的绝缘材料133可以是电介质材料，诸如有机电介质材料、阻燃4级材料(FR-4)、双马来酰亚胺三嗪(BT)树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。在一些实施例中，管芯114可以被嵌入到非均质电介质当中，所述非均质电介质例如是堆叠设置的各电介质层(例如，由不同无机电介质构成的交替层)。在一些实施例中，多层管芯子组件104的绝缘材料133可以是模制材料，例如，具有无机硅胶颗粒的有机聚合物。在一些实施例中，绝缘材料133-1和133-2是相同的绝缘材料。在一些实施例中，绝缘材料133-1不同于绝缘材料133-2。多层管芯子组件104可以包括穿过所述电介质材料的一个或多个ML互连(例如，包括导电过孔和/或导电柱，如图所示)。多层管芯子组件104可以具有任何适当的外形尺寸。例如，在一些实施例中，多层管芯子组件104的厚度可以处于100um和2000um之间。在一些实施例中，多层管芯子组件104可以包括复合管芯，例如，堆叠设置管芯。多层管芯子组件104可以具有任何适当数量的层、任何适当数量的管芯以及任何适当的管芯布置。例如，在一些实施例中，多层管芯子组件104可以具有3层到20层之间的管芯。在一些实施例中，多层管芯子组件104可以包括具有2到50个管芯的层。
封装衬底102可以包括绝缘材料(例如，按照多个层形成的电介质材料，如本领域已知的)以及通过该电介质材料对电源、地和信号进行布线传送的一条或多条导电通路(例如，包括导电迹线和/或导电过孔，如图所示)。在一些实施例中，封装衬底102的绝缘材料可以是电介质材料，诸如有机电介质材料、阻燃4级材料(FR-4)、BT树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料、具有无机填充物的有机电介质或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。具体而言，在使用标准印刷电路板(PCB)工艺形成封装衬底102时，封装衬底102可以包括FR-4，并且可以通过由FR-4构建层隔开的图案化铜薄片形成封装衬底102中的导电通路。封装衬底102中的导电通路可以适当地与衬层材料(诸如粘合衬层和/或阻挡衬层)毗接。在一些实施例中，封装衬底102可以是使用光刻限定过孔封装工艺形成的。在一些实施例中，封装衬底102可以是使用标准有机封装制造工艺制造的，因而封装衬底102可以采取有机封装的形式。在一些实施例中，封装衬底102可以是形成于平板载体上的一组重新分布层，其形成方式是层压或者旋涂电介质材料并且通过激光钻孔和电镀建立导电过孔和导电线。在一些实施例中，可以使用任何适当技术，例如，重新分布层技术将封装衬底102形成到可去除载体上。可以使用任何本领域已知的用于制作封装衬底102的方法，为了简洁起见，这里不再对此类方法做进一步论述。
在一些实施例中，封装衬底102可以是较低密度介质，并且管芯114可以是较高密度介质或者包含具有较高密度介质的区域。如本文所用，词语“较低密度”和“较高密度”是相对词语，其表明较低密度介质中的导电通路(例如，包括导电互连、导电线和导电过孔)较大并且/或者具有比较高密度介质中的导电通路大的间距。在一些实施例中，较高密度介质可以是使用经修改的借助于高级光刻工艺的半加成工艺或者半加成构建工艺制造的(具有通过高级激光或光刻工艺形成的小垂直互连特征)，而较低密度介质可以是使用标准PCB工艺制造的PCB(例如，使用蚀刻化学试剂去除掉不需要的铜区域的标准减成工艺，其通过标准激光工艺形成了粗放垂直互连特征)。在其他实施例中，较高密度介质可以是使用诸如单重金属镶嵌工艺或者双重金属镶嵌工艺的半导体制作工艺制造的。在一些实施例中，额外管芯可以设置在管芯114-2、114-3的顶表面上。在一些实施例中，额外部件可以设置在管芯114-2、114-3的顶表面上。诸如表面安装电阻器、电容器和/或电感器的额外无源部件可以设置在封装衬底102的顶表面或底表面上或者嵌入在封装衬底102中。
图1的微电子组件100还可以包括底部填充材料127。例如，微电子组件100可以包括围绕第一焊料互连130延伸的底部填充材料127-1，可以包括围绕第二焊料互连140延伸的底部填充材料127-2，并且可以包括在多层管芯子组件104和封装衬底102之间围绕相关联的DTPS互连150延伸的底部填充材料127-3。底部填充材料127可以是绝缘材料，例如，适当的环氧树脂材料。在一些实施例中，底部填充材料127可以包括毛细底部填充物、非导电膜(NCF)或者模制底部填充物。在一些实施例中，底部填充材料127-1可以包括在形成第一焊料互连130时有助于将管芯114-1焊接至第二RDL 148-2，之后发生聚合并且包封第一焊料互连130的环氧树脂助焊剂。在一些实施例中，底部填充材料127-2可以包括在形成第二焊料互连140时有助于将管芯114-2和/或114-3焊接至第二RDL 148-2，之后发生聚合并且包封第二焊料互连140的环氧树脂助焊剂。在一些实施例中，底部填充材料127-3可以包括在形成DTPS互连150时有助于将多层管芯子组件104焊接至封装衬底102，之后发生聚合并且包封DTPS互连150的环氧树脂助焊剂。可以对底部填充材料127-1和/或127-2加以选择，使之具有可以使由微电子组件100中的不均匀热膨胀引起的管芯114与RDL 148之间的应力得以缓解或最小化的热膨胀系数(CTE)。可以对底部填充材料127-3加以选择，使之具有可以使由微电子组件100中的不均匀热膨胀引起的RDL 148与封装衬底102之间的应力得以缓解或最小化的热膨胀系数(CTE)。在一些实施例中，底部填充材料127的CTE的值可以介于封装衬底102的CTE(例如，封装衬底102的电介质材料的CTE)与管芯114和/或多层管芯子组件104的绝缘材料133的CTE之间。
图1的微电子组件100还可以包括电路板(未示出)。封装衬底102可以通过位于封装衬底102的底表面处的第二级互连耦合至该电路板。所述第二级互连可以是任何适当的第二级互连，包括对于球栅阵列布置而言的焊球、引脚栅格阵列布置中的引脚或者连接盘栅格阵列布置中的连接盘。例如，该电路板可以是母板，并且可以具有附接到其上的其他部件。如本领域所知，电路板可以包括用于通过该电路板布线传送电源、地和信号的导电通路和其他导电接触部。在一些实施例中，第二级互连可以不将封装衬底102耦合至电路板，而是将封装衬底102耦合至另一IC封装、内插器或者任何其他适当部件。在一些实施例中，多层管芯子组件104可以不耦合至封装衬底102，而是可以耦合至电路板，例如，PCB。
尽管图1描绘了具有耦合至封装衬底102和其他管芯114的特定数量的管芯114的多层管芯子组件104，但是这一数量和布置只是例示性的，并且多层管芯子组件104可以包括耦合至封装衬底102的任何预期数量和布置的管芯114。尽管图1将管芯114-1示为双面管芯，并且将管芯114-2、114-3示为单面管芯，但是管芯114可以是单面或双面管芯，并且可以是单间距管芯或混合间距管芯。在一些实施例中，额外部件可以设置在管芯114-2和/或114-3的顶表面上。在这一语境下，双面管芯是指在两个表面上都具有连接的管芯。在一些实施例中，双面管芯可以包括TSV(例如，管芯114-1中的TSV 117)，以形成两个表面上的连接。双面管芯的有源表面，即包含一个或多个有源装置和大部分互连的表面可以朝向任一方向，具体取决于设计要求和电学要求。
图1的微电子组件100的很多元件都包含在其他附图当中；在论述这些附图时将不再重复对这些元件的论述，并且这些元件中的任何元件都可以采取本文公开的形式中的任何形式。此外，在图1中将一定数量的元件例示为包含在微电子组件100中，但是这些元件中的若干者可以不存在于微电子组件100中。例如，在各种实施例中，可以不包含底部填充材料127-2和/或127-3以及封装衬底102。在一些实施例中，本文公开的微电子组件100中的各个微电子组件100都可以充当其内包含有多个具有不同功能的管芯114的系统级封装(SiP)。在这样的实施例中，微电子组件100可以被称为SiP。
可以使用任何适当技术制造本文公开的微电子组件100。例如，图2A-2N是根据各种实施例的用于制造图1的微电子组件100的示例性过程中的各种阶段的侧视截面图。图2A-2N描绘了一个示例性过程，其中，首先形成第二焊料互连140和第二RDL 148-2，之后耦合管芯114-1以形成第一焊料互连130，这样做能够实现更加精确的焊料凸点形成。尽管下文参考图2A-2N(以及表示制造过程的其他附图)论述的操作是按照特定顺序示出的，但是这些操作可以是按照任何适当顺序执行的。此外，还可以执行未示出的额外操作，而不脱离本公开的范围。而且，可以根据本公开修改本文联系图2A-2N论述的操作中的各项操作，以制作本文公开的微电子组件100中的其他微电子组件。
图2A示出了在第一载体105-1上图案化出用于第二焊料互连140(例如，第一级互连)的焊料136和第二导电接触部174之后的组件。载体105可以包括任何适当材料，从而在制造操作期间提供稳定性，由此实现顶部管芯(例如，管芯114-2、114-3)附接所需的严格的相对焊料凸点变化度(例如，小rBTV)。随着凸点间距的下降，rBTV要求变得更加严格。在第二焊料互连140具有18微米的凸点间距的示例中，焊料凸点共面度值可以等于1.5微米。在一些实施例中，载体105可以包括玻璃(例如，玻璃面板)或者其他低TTV材料。在一些实施例中，载体105可以被尺寸设定为形成四分之一面板。焊料136可以包括任何适当的较高温度焊料材料，如上文参考图1所述。第二导电接触部174可以包括任何适当导电材料，诸如镍和/或铜，并且可以采用任何适当技术(包括半加成镀覆)形成。
图2B示出了在围绕焊料136和第二导电接触部174提供了可去除的保护材料142之后的组件。可去除保护材料142可以包括任何适当材料，例如，干膜抗蚀剂、可热分解聚合物或者易于蚀刻的电介质材料。可去除保护材料142可以是采用包括层压或者喷涂或狭缝涂覆和固化的任何适当工艺形成的。在一些实施例中，可去除保护材料142可以最初沉积在导电接触部174的顶表面上和上方，之后被回抛光，从而露出导电接触部174的顶表面，并且使该表面平面化，以降低TTV。可以采用任何适当技术去除该可去除保护材料142，包括研磨或蚀刻，例如，湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷蚀或者激光烧蚀(例如，采用准分子激光器)。在一些实施例中，可以使可去除保护材料142的厚度最小化，从而减少所需的蚀刻时间。在一些实施例中，可以采用任何适当技术(例如，化学机械抛光(CMP))使可去除保护材料142的顶表面平面化。
图2C示出了在图2B的组件的顶表面上形成第二RDL 148-2之后的组件。可以按照逆顺序图案化出第二RDL 148-2，因为将使该组件倒置，使得第二RDL 148-2将朝向顶表面(例如，更接近第二表面170-2，如图1中所示)。第二RDL 148-2可以包括位于第一导电接触部172和第二导电接触部174之间的导电通路(例如，导电线196和过孔194)。第二RDL 148-2可以是采用任何适当技术制造的，诸如PCB技术或者重新分布层技术。导电过孔194可以被形成为具有锥形，使得导电过孔194在底部(例如，朝向第一表面270-1)具有较小宽度并且在顶部(例如，朝向第二表面270-2)具有较大宽度。在一些实施例中，第二RDL 148-2中的导电过孔194可以是采用光刻工艺(例如，通过图案化出过孔，层压电介质并且进行平面化)、可光学成像电介质(PID)工艺(例如，通过层压PID，对PID曝光以形成过孔开口并且在开口中提供导电材料以形成导电过孔)或者激光钻孔工艺(例如，通过在电介质材料中形成过孔开口并且在开口中提供导电材料以形成导电过孔)形成的。
图2D示出了在第一导电接触部172上沉积焊料132(例如，用于形成第一焊料互连130)之后的组件。焊料132可以包括作为无重熔焊料、较低温度焊料或常规焊料的材料，如上文参考图1所述。
图2E示出了在将管芯114-1置于图2D的组件的顶表面上，在管芯114-1和第二RDL148-2上的第一导电接触部172之间形成第一焊料互连130，并且围绕第一焊料互连130分配底部填充物127-1之后的组件。可以采用任何适当方法放置管芯114-1，例如，自动取放。管芯114-1可以包括可以在将管芯114-1置于该组件上之前形成于管芯114-1上的被模制材料123包围的第一导电接触部122和第二导电接触部124。管芯114-1可以进一步包括TSV 117。图2E的组件可以经受焊料回流工艺，在此期间，第一焊料互连130的焊料132熔化并接合，从而将管芯114-1机械及电耦合至第二RDL 148-2。底部填充材料127-1可以由任何适当材料形成并且可以是采用任何适当技术分配的，如上文参考图1所述。如图2E中所示，省略了管芯114-1和第二RDL 148-2之间的管芯附接膜(DAF)，因为管芯114-1被经由焊料132焊接至第二RDL 148-2。
图2F示出了在图2E的组件的顶表面上沉积导电材料(例如，铜)从而生成导电柱152之后的组件。导电柱152可以形成在第二RDL 148-2上的第一导电接触部172上并与之电耦合。导电柱152可以是采用任何适当技术形成的，例如，光刻工艺或者诸如冷喷涂或三维打印的加成工艺。导电柱152可以具有任何适当外形尺寸。在一些实施例中，导电柱152可以跨一个或多个层。例如，在一些实施例中，个体导电柱152可以具有处于1:1和4:1之间(例如，1:1和3:1之间)的高宽比(高度:直径)。在一些实施例中，个体导电柱152可以具有处于10微米和150微米之间的直径(例如，截面)。例如，个体导电柱152可以具有处于50微米和100微米之间的直径。在一些实施例中，个体导电柱152可以具有处于50微米和150微米之间的高度(例如，z高度或厚度)。导电柱152可以具有任何适当的截面形状，例如，方形、三角形、椭圆形及其他。
图2G示出了在管芯114-1和导电柱152上和周围沉积绝缘材料133-1并且使该组件的顶表面平面化以形成第一层104-1之后的组件。绝缘材料133-1可以是模制材料，诸如具有无机硅胶颗粒的有机聚合物、环氧树脂材料或者硅和氮材料(例如，具有氮化硅的形式)。在一些实施例中，绝缘材料133-1是电介质材料。在一些实施例中，该电介质材料可以包括有机电介质材料、阻燃4级材料(FR-4)、BT树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。该绝缘材料133-1可以是采用任何适当工艺形成的，包括层压或者狭缝涂覆和固化。在一些实施例中，可以分配具有液体形式的绝缘材料133-1，使之围绕各种形状的部件和金属化部流动并适形，并且接下来可以使其经受使绝缘材料133-1变为固体的工艺，例如，固化。在一些实施例中，绝缘材料133-1可以最初沉积在管芯114-1的顶表面上和上方，之后被回抛光，从而露出管芯114-1上的导电接触部122的顶表面。可以采用任何适当技术去除该绝缘材料133-1，包括研磨或蚀刻，例如，湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷蚀或者激光烧蚀(例如，采用准分子激光器)。在一些实施例中，可以使绝缘材料133-1的厚度最小化，从而减少所需的蚀刻时间。在一些实施例中，可以采用任何适当技术(例如，化学机械抛光(CMP))使绝缘材料133-1的顶表面平面化。
图2H示出了在图2G的组件的顶表面上形成钝化层149和RDL 148(例如，第一RDL148-1，如图1中所示)之后的组件。钝化层149可以包括导电通路(例如，导电线196和导电过孔194)。第一RDL 148-1可以包括位于第一RDL 148-1上的第一导电接触部172和第二导电接触部174之间的导电通路(例如，导电线196和导电过孔194)。钝化层149可以是采用任何适当技术制造的，例如，等离子体化学气相沉积(PCVD)或电子束蒸镀或者溅射。第一RDL148-1可以是采用任何适当技术制造的，诸如PCB技术或者重新分布层技术，如上文参考图2C所述。导电过孔194可以被形成为具有锥形，使得导电过孔194在底部(例如，朝向第一表面270-1)具有较小宽度并且在顶部(例如，朝向第二表面270-2)具有较大宽度。在一些实施例中，可以省略钝化层149和/或第一RDL148-1。
图2I示出了在第一RDL 148-1的第一导电接触部172上沉积焊料134(例如，用于形成DTPS焊料互连150)之后的组件。焊料134可以包括作为无重熔焊料、较低温度焊料或常规焊料的焊料材料，如上文参考图1所述。在省略第一RDL 148-1和/或钝化层149的实施例中，可以在第一层104-1的绝缘材料133-1的顶表面(例如，朝向第二表面270-2)上的导电接触部(未示出)上沉积焊料134。
图2J-1示出了在DTPS互连150之前形成第二焊料互连140的组件。图2J-1示出了在围绕焊料134和第一RDL 148-1上的第一导电接触部172提供牺牲材料143并且将第二载体105-2附接至该组件的顶表面270-2之后的组件。牺牲材料143可以包括任何适当材料，例如，钛(例如，作为蚀刻停止层)和铜、激光释放材料、负热膨胀系数(CTE)材料、干膜抗蚀剂、可热分解聚合物、易于蚀刻的电介质材料或其组合。可去除保护材料142可以是采用包括层压或者狭缝涂覆和固化的任何适当工艺形成的。第二载体105-2可以包括任何适当载体105，如上文参考图2A所述，并且可以包括具有比第一载体105-1或者其他此类载体的更大的厚度的载体105，从而在去除第一载体105-1时减少翘曲。
图2J-2示出了在第二焊料互连140之前形成DTPS互连150的相对于图2J-1的备选组件。图2J-2示出了将封装衬底102附接至图2I的组件的顶表面270-2，形成DTPS焊料互连150并且围绕DTPS互连150分配底部填充物127-3之后的组件。DTPS互连150可以包括位于封装衬底102上的导电接触部146、焊料134和位于第一RDL 148-1上的第一导电接触部172。图2J-2的组件可以经受焊料回流工艺，在此期间，DTPS互连150的焊料134熔化并接合，从而将封装衬底102机械及电耦合至图2I的组件的顶表面270-2。底部填充材料127-3可以由任何适当材料形成并且可以是采用任何适当技术分配的，如上文参考图1所述。可以对图2J-2的组件执行下文参考图2K-2M所述的其他操作，其中，封装衬底102可以起着第二载体105-2的作用。
图2K示出了倒置图2J-1的组件并且去除第一载体105-1之后的组件。如果有多个组件是一起制造的，那么可以在去除第一载体105-1之后使这些组件单个化(例如，单个化成四个四分之一面板)。
图2L示出了将可去除保护材料142去除之后的组件。可去除保护材料142可以是采用任何适当技术去除的。例如，在一些实施例中，可去除保护材料142可以是采用酸性铜蚀刻工艺、氨化铜蚀刻工艺、或者湿法剥离工艺中的二甲基亚砜去除的。
图2M示出了将管芯114-2、114-3置于图2K的组件的顶表面上，在管芯114-2、114-3与第二RDL 148-2上的第二导电接触部174之间形成第二焊料互连140并且在管芯114-2、114-3上和周围沉积绝缘材料133-2从而形成了第二层104-2之后的组件。可以采用任何适当方法放置管芯114-2、114-3，例如，自动取放。管芯114-2、114-3可以包括位于底表面上的第一导电接触部122。图2M的组件可以经受焊料回流工艺，在此期间，焊料互连140的焊料136熔化并接合，从而将管芯114-2、114-3机械及电耦合至第二RDL 148-2。焊料136可以包括任何适当材料，包括较高温度焊料材料，如上文参考图1所述。绝缘材料133-2可以包括任何适当材料，并且可以采用任何适当工艺形成以及去除，包括如上文参考图2G所述的。在一些实施例中，第一层104-1中的绝缘材料133-1(例如，图2G中沉积的)不同于第二层104-2中的绝缘材料133-2(例如，图2M中沉积的)。在一些实施例中，第一层104-1中的绝缘材料133-1(例如，图2G中沉积的)是与第二层104-2中的绝缘材料133-2(例如，图2M中沉积的)相同的材料。在一些实施例中，可以在沉积绝缘材料133-2之前围绕第二焊料互连140分配底部填充物127-2。在一些实施例中，可以省略围绕第二焊料互连140的底部填充物127-2。在一些实施例中，绝缘材料133-2可以最初被沉积到管芯114-2、114-3的顶表面上和上方，之后被回抛光，以露出管芯114-2、114-3的顶表面。如果绝缘材料133-2被形成为完全覆盖管芯114-2、114-3，那么可以采用任何适当技术去除该绝缘材料133-2，包括研磨或蚀刻，例如，湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷蚀或者激光烧蚀(例如，采用准分子激光器)。在一些实施例中，可以使绝缘材料133-2的厚度最小化，从而减少所需的蚀刻时间。在一些实施例中，可以采用任何适当工艺(例如，CMP)使绝缘材料133-2的顶表面平面化。
图2N示出了去除第二载体105-2并且去除牺牲材料143之后的组件。可以采用任何适当技术去除牺牲材料143。例如，在一些实施例中，可以采用碱性铜蚀刻工艺或者湿法剥离工艺中的二甲基亚砜去除牺牲材料143。在一些实施例中，在采用蚀刻停止部时，可以采用干法蚀刻工艺去除牺牲材料143。在一些实施例中，当采用可热分解聚合物材料时，可以采用加热去除牺牲材料143。在一些实施例中，当采用激光释放材料时，可以采用光去除牺牲材料143。图2N的组件本身可以是微电子组件100，如图所示。可以对图2N的微电子组件100执行进一步的制造操作，以形成其他微电子组件100；例如，可以采用焊料134通过DTPS互连150将图2N的微电子组件100耦合至封装衬底102，这与图1的微电子组件100类似。
图3是根据各种实施例的制作示例性微电子组件的示例性方法的流程图。在302中，在第一载体105-1上图案化出用于第二焊料互连140的较高温度焊料136和导电接触部(例如，位于第二RDL 148-2上的导电接触部174)。采用可去除保护材料142包封较高温度焊料136和导电接触部174，并且使可去除保护材料142的顶表面平面化。
在304中，在可去除保护材料142的顶表面上形成RDL 148(例如，图1的第二RDL148-2)，并且将其电耦合至导电接触部174和较高温度焊料136。可以按照逆顺序来形成该RDL 148(例如，上下颠倒形成)，因为接下来要倒置该组件(例如，使其具有使较高温度焊料136位于微电子组件100的顶表面处的取向，如图1中所示)。
在306中，在该RDL 148的顶表面处的导电接触部172上沉积焊料132，从而形成第一焊料互连130。焊料132可以包括无重熔焊料、较低温度焊料或者常规焊料。
在308中，第一层管芯114-1附接至该RDL 148的顶表面，并且通过第一焊料互连130电耦合至该RDL 148。可以围绕第一焊料互连130沉积底部填充材料127-1。该底部填充工艺可以包括分配具有液体形式的底部填充材料，允许所述材料流动并且填充第一焊料互连130周围的缝隙空间(interstitial gap)，并且使该组件经受固化工艺(例如，焙烧)，从而使该材料变为固体。可以放置第一层管芯114-1，并且通过第一焊料互连130将其电耦合至该RDL 148，而不使用DAF或其他粘合剂材料。
在310中，在该RDL 148的顶表面上形成导电柱152，并且将其电耦合至该RDL 148上的导电接触部172。在形成导电柱152之后，采用任何适当方法在第一层管芯114-1和导电柱152上和周围设置绝缘材料133-1，使得绝缘材料133-1包封第一层管芯114-1和导电柱152。可以采用CMP或者任何其他适当工艺使绝缘材料133-1的顶表面平面化。研磨(又称为回研磨)工艺可以使该组件的顶表面充分平面化和/或平滑化。
在312中，在绝缘材料133-1的顶表面上形成另一RDL 148(例如，图1的第一RDL148-1)，并将其电耦合至第一层管芯114-1和导电柱152。可以按照逆顺序来形成该另一RDL148(例如，上下颠倒形成)，因为接下来要倒置该组件(例如，使其具有使较高温度焊料136位于微电子组件100的顶表面处的取向，如图1中所示)。
在314中，在该另一RDL 148的顶表面处的导电接触部172上沉积焊料134，从而形成DTPS互连150。焊料134可以包括无重熔焊料、较低温度焊料或者常规焊料。在第二焊料互连140形成于DTPS互连150之前的实施例中，采用牺牲材料143包封焊料134，将第二载体105-2附接至牺牲材料143的顶表面，倒置该组件，并且去除第一载体105-1。在DTPS互连150形成于第二焊料互连140之前的实施例中，可以附接封装衬底102，并且可以形成DTPS互连150。可以在DTPS互连150周围沉积底部填充材料127-3。该底部填充工艺可以包括分配具有液体形式的底部填充材料，允许所述材料流动并且填充DTPS互连150周围的缝隙空间，并且使该组件经受固化工艺(例如，焙烧)，从而使该材料变为固体。
在316中，去除可去除保护材料142，并且附接第二层管芯114-2和/或114-3并将其电耦合至焊料136(例如，在倒置之后位于该组件的顶表面处的)，以形成第二焊料互连140。可以围绕第二焊料互连140沉积底部填充材料127-2。该底部填充工艺可以包括分配具有液体形式的底部填充材料，允许所述材料流动并且填充第二焊料互连140周围的缝隙空间，并且使该组件经受固化工艺(例如，焙烧)，从而使该材料变为固体。可以采用绝缘材料133-2包封第二层管芯114-2、114-3，并且采用CMP或任何其他适当工艺使该材料平面化。
在318中，去除第二载体105-2和牺牲材料143(如果使用了的话)，以露出焊料134。可以执行其他操作，例如，附接封装衬底102并且将其电耦合至焊料134，以形成DTPS互连150。
本文公开的微电子组件100可以用于任何适当应用。例如，在一些实施例中，可以采用微电子组件100尤其为移动装置和小外形因子装置中的现场可编程门阵列(FPGA)或处理单元(例如，中央处理单元、图形处理单元、FPGA、调制解调器、应用处理器等)实现极小外形因子电压调节。在另一示例中，微电子组件100中的管芯114可以是处理装置(例如，中央处理单元、图形处理单元、FPGA、调制解调器、应用处理器、服务器处理器等)。
本文公开的微电子组件100可以被包含到任何适当的电子部件当中。图4-7示出了可以包括本文公开的任何微电子组件100或者可以包含在本文公开的任何微电子组件100中的设备的各种示例。
图4是可以包含到本文公开的任何微电子组件100中的晶圆1500和管芯1502(例如，作为管芯114中的任何适当的管芯114)的顶视图。晶圆1500可以由半导体材料构成，并且可以包括一个或多个形成于晶圆1500的表面上的具有IC结构的管芯1502。管芯1502的每者可以是包括任何适当IC的半导体产品的重复单位。在所述半导体产品的制作完成之后，晶圆1500可以经历单个化工艺，其中，使各管芯1502相互分开，以提供所述半导体产品的分立“芯片”。管芯1502可以是本文公开的任何管芯114。管芯1502可以包括一个或多个晶体管(例如，下文论述的图5的晶体管1640中的一些)、将电信号布线传送至所述晶体管的支持电路系统、无源部件(例如，信号迹线、晶体管、电容器或电感器)和/或任何其他IC部件。在一些实施例中，晶圆1500或者管芯1502可以包括存储器装置(例如，随机存取存储器(RAM)装置，诸如静态RAM(SRAM)装置、磁RAM(MRAM)装置、电阻式RAM(RRAM)装置、导电桥接RAM(CBRAM)装置等)、逻辑装置(例如，AND、OR、NAND或者NOR门)或者任何其他适当电路元件。可以在单个管芯1502上结合这些装置中的多个装置。例如，由多个存储器装置形成的存储器阵列可以与处理装置(例如，图7的处理装置1802)或者被配置为将信息存储到所述存储器装置内或执行存储在所述存储器阵列内的指令的其他逻辑形成在同一管芯1502上。在一些实施例中，管芯1502(例如，管芯114)可以是中央处理单元、射频芯片、电源转换器或者网络处理器。本文公开的微电子组件100中的各种微电子组件100可以是使用管芯到晶圆组装技术制造的，其中，将一些管芯114附接至包括其他的管芯114的晶圆1500上，接下来对晶圆1500进行单个化处理。
图5是可以包含到本文公开的任何微电子组件100中(例如，可以包含到任何管芯114中)的IC装置1600的侧视截面图。一个或多个所述IC装置1600可以被包含到一个或多个管芯1502(图4)当中。IC装置1600可以被形成到管芯衬底1602(例如，图4的晶圆1500)上，并且可以被包含到管芯(例如，图4的管芯1502)内。管芯衬底1602可以是由半导体材料系构成的半导体衬底，例如，所述半导体材料系包括n型或者p型材料系(或者两者的组合)。例如，管芯衬底1602可以包括使用体块硅或者绝缘体上硅(SOI)基础结构形成的晶体衬底。在一些实施例中，管芯衬底1602可以是使用备选材料(其可以与硅结合，也可以不与硅结合)形成的，所述材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以采用其他被归类为II-VI族、III-V族或者IV族的材料形成管芯衬底1602。尽管本文描述了可以形成管芯衬底1602的材料的几个示例，但是可以使用任何可以充当IC装置1600的基础的材料。管芯衬底1602可以是单个化管芯(例如，图4的管芯1502)的或者晶圆(例如，图4的晶圆1500)的部分。
IC装置1600可以包括设置在管芯衬底1602上的一个或多个装置层1604。装置层1604可以包括形成于管芯衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。装置层1604可以包括(例如)一个或多个源极和/或漏极(S/D)区1620、控制晶体管1640内的位于S/D区1620之间的电流的栅极1622以及进行往返于S/D区1620的电信号的布线传送的一个或多个S/D接触1624。晶体管1640可以包括为了清楚起见未示出的额外特征，例如，装置隔离区、栅极接触部等。晶体管1640不限于图5中描绘的类型和配置，并且可以包括很宽范围的各种各样的其他类型和配置，例如，平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的FinFET晶体管以及诸如纳米带晶体管和纳米线晶体管的栅极包绕式或全环绕式晶体管。
每一晶体管1640可以包括由至少两层(即栅极电介质和栅电极)形成的栅极1622。栅极电介质可以包括一个层或者层的堆叠体。所述一个或多个层可以包括氧化硅、二氧化硅、碳化硅以及/或者高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用到栅极电介质当中的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钪钽铅以及铌酸铅锌。在一些实施例中，在采用高k材料时，可以对栅极电介质执行退火工艺，以提高其质量。
栅电极可以形成在所述栅极电介质上并且可以包括至少一种p型功函数金属或者n型功函数金属，具体取决于晶体管1640将是PMOS晶体管还是NMOS晶体管。在一些实施方式中，栅电极可以由两个或更多金属层的堆叠体构成，其中，一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的而包含其他金属层，例如，阻挡层。对于PMOS晶体管而言，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下文参考NMOS晶体管论述的金属中的任何金属(例如，用于功函数调节)。对于NMOS晶体管而言，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上文参考PMOS晶体管论述的金属中的任何金属(例如，用于功函数调节)。
在一些实施例中，在从晶体管1640的沿源极-沟道-漏极方向的截面图来看时，栅电极可以由U形结构构成，该结构包括基本上平行于管芯衬底1602的表面的底部部分以及基本上垂直于管芯衬底1602的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于管芯衬底1602的顶表面的平面层，并且不包括基本上垂直于管芯衬底1602的顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构与平面的非U形结构的组合构成。例如，栅电极可以由形成在一个或多个平面的非U形层顶上的一个或多个U形金属层构成。
在一些实施例中，可以将一对侧壁间隔体形成到栅极堆叠体的相反两侧，以包夹(bracket)该栅极堆叠体。所述侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺碳氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔体的工艺是本领域已知的，其一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以采用多个间隔体对，例如，可以在栅极堆叠体的相反侧形成两对、三对或四对侧壁间隔体。
S/D区1620可以形成到管芯衬底1602内，并且与每一晶体管1640的栅极1622相邻。例如，S/D区1620可以要么使用注入/扩散工艺形成，要么使用沉积工艺形成。在前一种工艺当中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯衬底1602内，以形成S/D区1620。离子注入工艺随后可以是退火工艺，其使掺杂剂活化，并使其向管芯衬底1602内进一步扩散。在后一种工艺中，可以首先对管芯衬底1602进行蚀刻，从而在S/D区1620的位置上形成凹陷。之后，可以实施外延沉积工艺，从而采用用于制作S/D区1620的材料填充所述凹陷。在一些实施例中，S/D区1620可以是采用硅合金制作的，诸如硅锗或者碳化硅。在一些实施例中，可以采用诸如硼、砷或磷的掺杂剂对外延沉积硅合金进行原位掺杂。在一些实施例中，可以采用一种或多种备选半导体材料(诸如锗或者III-V族材料或合金)形成S/D区1620。在其他实施例中，可以采用一层或多层金属和/或金属合金形成S/D区1620。
可以通过设置在装置层1604上的一个或多个互连层(在图5中被示为互连层1606-1610)布线传送通往/来自装置层1604的装置(例如，晶体管1640)的电信号(例如，电力信号和/或输入/输出(I/O)信号)。例如，装置层1604的导电特征(例如，栅极1622和S/D接触部1624)可以与互连层1606-1610的互连结构1628电耦合。所述一个或多个互连层1606-1610可以形成IC装置1600的金属化堆叠体(又称为“ILD堆叠体”)1619。
互连结构1628可以被布置到互连层1606-1610内，从而根据很宽范围的各种设计对电信号进行布线传送；具体而言，所述布置不限于图5描绘的互连结构1628的特定配置。尽管图5中示出了具体数量的互连层1606-1610，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的IC装置。
在一些实施例中，互连结构1628可以包括采用例如金属的导电材料填充的线1628a和/或过孔1628b。线1628a可以被布置为沿基本上与在上面形成装置层1604的管芯衬底1602的表面平行的平面的方向对电信号进行布线传送。例如，线1628a可以沿从图5的角度来看进出页面的方向对电信号进行布线传送。可以将过孔1628b布置为沿基本上与在上面形成装置层1604的管芯衬底1602的表面垂直的平面的方向对电信号进行布线传送。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合到一起。
互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图5所示。在一些实施例中，在互连层1606-1610中的不同层中设置在互连结构1628之间的电介质材料1626可以具有不同成分；在其他实施例中，在不同互连层1606-1610之间，电介质材料1626的成分可以是相同的。
第一互连层1606(称为Metal 1或“M1”)可以直接形成在装置层1604上。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与装置层1604的接触部(例如，S/D接触部1624)耦合。
第二互连层1608(称为Metal 2或“M2”)可以直接形成在第一互连层1606上。在一些实施例中，第二互连层1608可以包括过孔1628b，从而使第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见在每一互连层内(例如，在第二互连层1608内)采用线条在结构上勾画出了线1628a和过孔1628b，但是在一些实施例中，线1628a和过孔1628b可以具有结构和/或材料上的连续性(例如，在双重金属镶嵌工艺中同时填充的)。
可以根据联系第二互连层1608或第一互连层1606描述的类似技术和配置在第二互连层1608上相继形成第三互连层1610(被称为Metal 3或“M3”)(以及按需的额外互连层)。在一些实施例中，互连层在IC装置1600中的金属化堆叠体1619当中“越高”(即，离装置层1604越远)则可以越厚。
IC装置1600可以包括形成于互连层1606-1610上的阻焊剂材料1634(例如，聚酸亚胺或类似材料)以及一个或多个导电接触部1636。在图5中，将导电接触部1636示为采取接合焊盘的形式。导电接触部1636可以与互连结构1628电耦合，并且被配置为将(多个)晶体管1640的电信号布线传送至其他外部装置。例如，可以在所述一个或多个导电接触部1636上形成焊料接合部，从而使包括IC装置1600的芯片与另一部件(例如，电路板)机械和/或电耦合。IC装置1600可以包括额外的或者替代的结构，以布线传送来自互连层1606-1610的电信号；例如，导电接触部1636可以包括将电信号布线传送至外部部件的其他类似特征(例如，柱)。
在IC装置1600是双面管芯(例如，类似于管芯114-1)的一些实施例中，IC装置1600可以包括位于(多个)装置层1604的相反侧的另一金属化堆叠体(未示出)。这一金属化堆叠体可以包括如上文参考互连层1606-1610所论述的多个互连层，从而在(多个)装置层1604与位于IC装置1600的与导电接触部1636相反的一侧上的额外导电接触部(未示出)之间提供导电通路(例如，包括导电线和过孔)。
在IC装置1600是双面管芯(例如，类似于管芯114-1)的其他实施例中，IC装置1600可以包括穿过管芯衬底1602的一个或多个TSV；这些TSV可以与(多个)装置层1604发生接触，并且可以在(多个)装置层1604与位于IC装置1600的与导电接触部1636相反的一侧上的额外导电接触部(未示出)之间提供导电通路。
图6是可以包括本文公开的任何微电子组件100的IC装置组件1700的侧视截面图。在一些实施例中，IC装置组件1700可以是微电子组件100。IC装置组件1700包括设置在电路板1702(例如，其可以是母板)上的一定数量的部件。IC装置组件1700包括设置在电路板1702的第一面1740以及电路板1702的相反第二面1742上的部件；一般而言，部件可以设置在面1740和1742之一或两者上。下文参考IC装置组件1700论述的IC封装中的任何IC封装都可以采取本文公开的微电子组件100的实施例中的任何适当实施例的形式。
在一些实施例中，电路板1702可以是PCB，其包括通过电介质材料层相互隔开并且通过导电过孔互连的多个金属层。所述金属层中的任何一者或多者可以是按照预期电路图案形成的，从而(任选协同其他金属层)在耦合至电路板1702的部件之间对电信号进行布线传送。在其他实施例中，电路板1702可以是非PCB衬底。在一些实施例中，电路板1702可以是(例如)电路板。
图6中示出的IC装置组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的内插器上封装结构1736。耦合部件1716可以将内插器上封装结构1736电及机械耦合至电路板1702，并且可以包括焊球(如图6所示)、插座的公母部分、粘合剂、底部填充材料以及/或者任何其他适当的电和/或机械耦合结构。
内插器上封装结构1736可以包括通过耦合部件1718耦合至内插器1704的IC封装1720。耦合部件1718可以采取针对应用的任何适当形式，例如上文参考耦合部件1716论述的形式。尽管图6示出了单个IC封装1720，但是可以将多个IC封装耦合至内插器1704；实际上，可以将额外的内插器耦合至内插器1704。内插器1704可以提供用于桥接电路板1702和IC封装1720的居间衬底。IC封装1720可以是或者可以包括(例如)管芯(图4的管芯1502)、IC装置(例如，图5的IC装置1600)或者任何其他适当部件。一般而言，内插器1704可以将连接扩展至更宽的间距或者将连接重新布线连接至不同连接。例如，内插器1704可以将IC封装1720(例如，管芯)耦合至耦合部件1716的一组球栅阵列(BGA)导电接触部，以便耦合至电路板1702。在图6所示的实施例中，IC封装1720和电路板1702附接至内插器1704的相反两侧；在其他实施例中，IC封装1720和电路板1702可以附接至内插器1704的同一侧。在一些实施例中，三个或更多部件可以通过内插器1704互连。
在一些实施例中，内插器1704可以被形成为PCB，该PCB包括通过电介质材料层相互隔开并且通过导电过孔互连的多个金属层。在一些实施例中，内插器1704可以由环氧树脂、玻璃纤维强化环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或者例如聚酰亚胺的聚合物材料形成。在一些实施例中，内插器1704可以由替代的刚性或柔性材料形成，所述材料可以包括与上文描述的用在半导体衬底中的材料相同的材料，诸如硅、锗以及其他III-V族和IV族材料。内插器1704可以包括金属互连1708和过孔1710，过孔1710包括但不限于TSV1706。内插器1704可以进一步包括嵌入装置1714，所述嵌入装置既包括无源装置，又包括有源装置。这样的装置可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电(ESD)装置和存储器装置。也可以在内插器1704上形成诸如射频装置、功率放大器、电力管理装置、天线、阵列、传感器和微机电系统(MEMS)装置的更为复杂的装置。内插器上封装结构1736可以采取任何本领域已知的内插器上封装结构的形式。
IC装置组件1700可以包括通过耦合部件1722耦合至电路板1702的第一面1740的IC封装1724。耦合部件1722可以采取上文参考耦合部件1716论述的实施例中的任何实施例的形式，并且IC封装1724可以采取上文参考IC封装1720论述的实施例中的任何实施例的形式。
图6中示出的IC装置组件1700包括通过耦合部件1728耦合至电路板1702的第二面1742的封装上封装结构1734。封装上封装结构1734可以包括IC封装1726和IC封装1732，它们通过耦合部件1730耦合到一起，使得IC封装1726设置在电路板1702与IC封装1732之间。耦合部件1728和1730可以采取上文论述的耦合部件1716的实施例中的任何实施例的形式，并且IC封装1726和1732可以采取上文论述的IC封装1720的实施例中的任何实施例的形式。封装上封装结构1734可以是根据本领域已知的任何封装上封装结构配置的。
图7是可以包括本文公开的微电子组件100中的一者或多者的示例性电装置1800的框图。例如，电装置1800的部件中的任何适当部件可以包括本文公开的IC装置组件1700、IC装置1600或者管芯1502中的一者或多者，并且可以被布置到本文公开的任何微电子组件100当中。在图7中将一定数量的部件示为包含到电装置1800当中，但是这些部件中的任何一者或多者可以被省略或者加倍，具体视应用的情况而定。在一些实施例中，可以将包含在电装置1800中的部件的一些或全部附接至一个或多个母板。在一些实施例中，这些部件的一些或全部被制作到单个片上系统(SoC)管芯上。
此外，在各种实施例中，电装置1800可以不包括图7所示的部件中的一者或多者，但是电装置1800可以包括用于耦合至所述一个或多个部件的接口电路系统。例如，电装置1800可以不包括显示装置1806，但是可以包括显示装置接口电路系统(例如，连接器和驱动器电路系统)，显示装置1806可以与所述接口电路系统耦合。在另一组示例中，电装置1800可以不包括音频输入装置1824或音频输出装置1808，但是可以包括音频输入或输出装置接口电路系统(例如，连接器和支持电路系统)，音频输入装置1824和音频输出装置1808可以与所述接口电路系统耦合。
电装置1800可以包括处理装置1802(例如，一个或多个处理装置)。如本文所用，词语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将所述电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置1802可以包括一个或多个数字信号处理器(DSP)、专用IC(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(执行硬件内的密码算法的专用处理器)、服务器处理器或者任何其他适当处理装置。一般地，电装置1800可以包括存储器1804，存储器1804本身可以包括一种或多种存储器装置，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理装置1802共享管芯的存储器。这一存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或者自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，电装置1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置为管理用于实施往返于电装置1800的数据传送的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态媒介使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何布线，尽管在一些实施例中它们可能不包含。
通信芯片1812可以实施很多种无线标准或协议中的任何标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准(包括WiFi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案))、长期演进(LTE)计划连同任何修正案、更新和/或修订(例如，高级LTE计划、超移动宽带(UMB)计划(又称为“3GPP2”)等)。IEEE 802.16兼容型宽带无线接入(BWA)网络一般被称为WiMAX网络，WiMAX是表示全球微波接入互操作性的首字母缩略词，其为通过了IEEE802.16标准的符合性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线电业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络工作。通信芯片1812可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线电接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进UTRAN(E-UTRAN)工作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、它们的衍生产物以及任何其他被指定为3G、4G、5G及更高代的无线协议工作。在其他实施例中，通信芯片1812可以根据其他无线协议工作。电装置1800可以包括天线1822，以促进无线通信和/或接收其他无线通信(诸如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，诸如电学、光学或者任何其他适当通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短程无线通信，第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO或其他的较长程无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电装置1800可以包括电池/电源电路系统1814。电池/电源电路系统1814可以包括一个或多个能量储存装置(例如，电池或电容器)以及/或者用于将电装置1800的部件耦合至与电装置1800分开的能量源(例如，AC线路电源)的电路系统。
电装置1800可以包括显示装置1806(或者对应接口电路系统，如上文所论述的)。显示装置1806可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或者平板显示器。
电装置1800可以包括音频输出装置1808(或者对应接口电路系统，如上文所论述的)。音频输出装置1808可以包括任何生成可听指示的装置，诸如扬声器、耳机或耳塞。
电装置1800可以包括音频输入装置1824(或者对应接口电路系统，如上文所论述的)。音频输入装置1824可以包括任何生成表示声音的信号的装置，诸如传声器、传声器阵列或者数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
电装置1800可以包括GPS装置1818(或者对应接口电路系统，如上文所论述的)。GPS装置1818可以与基于卫星的系统通信，并且可以接收电装置1800的位置，这是本领域已知的。
电装置1800可以包括其他输出装置1810(或者对应接口电路系统，如上文所论述的)。其他输出装置1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有线或无线发送器或者额外的存储装置。
电装置1800可以包括其他输入装置1820(或者对应接口电路系统，如上文所论述的)。其他输入装置1820的示例可以包括加速度计、陀螺仪、罗盘、图像俘获装置、键盘、诸如鼠标、触笔、触控板的光标控制装置、条形码读取器、快速响应(QR)码读取器、任何传感器或者射频识别(RFID)读取器。
电装置1800可以具有任何预期的外形因子，诸如计算装置或者手提式、便携或移动计算装置(例如，蜂窝电话、智能电话、移动因特网装置、音乐播放器、平板电脑、膝上型电脑、笔记本电脑、超级本电脑、个人数字助理(PDA)、超级移动个人计算机等)、台式电装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字照相机、数字视频录像机或者可穿戴计算装置。在一些实施例中，电装置1800可以是任何其他处理数据的电子装置。
下面的段落提供了本文公开的实施例的各种示例。
示例1是一种微电子组件，其包括：位于第一层中的具有第一表面和相反的第二表面的第一管芯；位于第一层上的重新分布层(RDL)，其中，该RDL包括导电过孔，所述导电过孔具有朝向该RDL的第一表面的较大宽度和朝向该RDL的相反的第二表面的较小宽度，其中，该RDL的第一表面通过具有第一焊料的第一焊料互连电耦合至第一管芯的第二表面；以及位于该RDL上的第二层中的第二管芯，其中，第二管芯通过具有第二焊料的第二焊料互连电耦合至该RDL，其中，第二焊料不同于第一焊料。
示例2可以包括示例1的主题，并且可以进一步规定：第二焊料包括较高温度焊料。
示例3可以包括示例1或2的主题，并且可以进一步规定：第二焊料包括锡和铜；锡和金；锡和银；或者锡、银和铜。
示例4可以包括示例1-3中的任何示例的主题，并且可以进一步规定：第一焊料包括无重熔焊料、较低温度焊料或者常规焊料。
示例5可以包括示例4的主题，并且可以进一步规定：第一焊料互连包括较低温度焊料或常规焊料，并且该微电子组件可以进一步包括围绕第一焊料互连的底部填充材料。
示例6可以包括示例1-3中的任何示例的主题，并且可以进一步规定：第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
示例7可以包括示例1-6中的任何示例的主题，并且可以进一步规定：第一焊料互连的间距处于1微米和100微米之间。
示例8可以包括示例1-7中的任何示例的主题，并且可以进一步规定：第二焊料互连的间距处于50微米和150微米之间。
示例9可以包括示例1-8中的任何示例的主题，并且可以进一步规定：第一管芯通过第一焊料互连、该RDL中的导电通路和第二焊料互连电耦合至第二管芯。
示例10可以包括示例1-9中的任何示例的主题，并且可以进一步包括：通过具有第三焊料的第三焊料互连电耦合至第一管芯的第一表面的封装衬底，其中，第三焊料不同于第二焊料。
示例11可以包括示例10的主题，并且可以进一步规定：第三焊料包括无重熔焊料、较低温度焊料或者常规焊料。
示例12可以包括示例1-11中的任何示例的主题，并且可以进一步包括：位于第一层中的导电柱，其中，所述导电柱通过非焊料互连耦合至该RDL。
示例13可以包括示例1-12中的任何示例的主题，并且可以进一步规定：该RDL是第一RDL，并且可以进一步包括位于第一管芯的第一表面处的第二RDL。
示例14可以包括示例13的主题，并且可以进一步包括：位于第二RDL和第一管芯的第一表面之间的钝化层。
示例15可以包括示例1-14中的任何示例的主题，并且可以进一步规定：第一层和第二层包括一种或多种绝缘材料。
示例16是一种微电子组件，其包括：位于第一层中的具有第一表面和相反的第二表面的第一管芯；位于第一层上的重新分布层(RDL)，其中，该RDL包括导电过孔，所述导电过孔具有朝向该RDL的第一表面的较大宽度和朝向该RDL的相反的第二表面的较小宽度，其中，该RDL的第一表面通过第一焊料互连电耦合至第一管芯的第二表面；以及位于该RDL上的第二层中的第二管芯，其中，第二管芯通过第二焊料互连电耦合至该RDL，其中，第二焊料互连包括较高温度焊料。
示例17可以包括示例16的主题，并且可以进一步规定：第一焊料互连包括无重熔焊料、较低温度焊料或常规焊料。
示例18可以包括示例17的主题，并且可以进一步规定：第一焊料互连包括较低温度焊料或常规焊料，并且该微电子组件可以进一步包括围绕第一焊料互连的底部填充材料。
示例19可以包括示例16的主题，并且可以进一步规定：第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
示例20可以包括示例16的主题，并且可以进一步规定：第二焊料互连包括锡和铜；锡和金；锡和银；或者锡、银和铜。
示例21可以包括示例16-20中的任何示例的主题，并且可以进一步规定：第一焊料互连的间距处于1微米和100微米之间。
示例22可以包括示例16-21中的任何示例的主题，并且可以进一步规定：第二焊料互连的间距处于50微米和150微米之间。
示例23可以包括示例16-22中的任何示例的主题，并且可以进一步规定：第一管芯通过第一焊料互连、该RDL中的导电通路和第二焊料互连电耦合至第二管芯。
示例24可以包括示例16-23中的任何示例的主题，并且可以进一步包括：通过第三焊料互连电耦合至第一管芯的第一表面的封装衬底，其中，第三焊料互连包括无重熔焊料、较低温度焊料或常规焊料。
示例25可以包括示例16-24中的任何示例的主题，并且可以进一步包括：位于第一层中的导电柱，其中，所述导电柱通过非焊料互连耦合至该RDL。
示例26可以包括示例16-25中的任何示例的主题，并且可以进一步规定：该RDL是第一RDL，并且可以进一步包括位于第一管芯的第一表面处的第二RDL。
示例27可以包括示例26的主题，并且可以进一步包括：位于第二RDL和第一管芯的第一表面之间的钝化层。
示例28可以包括示例16-27中的任何示例的主题，并且可以进一步规定：第一层和第二层包括一种或多种绝缘材料。
示例29是一种微电子组件，包括：位于第一层中的包括具有第一导电接触部的第一表面和具有第二导电接触部的相反第二表面的第一管芯；位于第一层上的包括具有第三导电接触部的第一表面和具有第四导电接触部的相反第二表面的重新分布层(RDL)，其中，该RDL上的第三导电接触部通过第一焊料互连电耦合至第一管芯上的第二导电接触部，并且其中，第一焊料互连包括无重熔焊料、较低温度焊料或者常规焊料；以及位于该RDL的第二表面上的第二层当中的包括具有第五导电接触部的表面的第二管芯，其中，第二管芯上的第五导电接触部通过第二焊料互连电耦合至该RDL上的第四导电接触部，其中，第二焊料互连包括较高温度焊料。
示例30可以包括示例29的主题，并且可以进一步规定：第一管芯通过第一焊料互连、该RDL中的导电通路和第二焊料互连电耦合至第二管芯。
示例31可以包括示例29或30的主题，并且可以进一步规定：该RDL进一步包括导电过孔，所述导电过孔具有朝向该RDL的第一表面的较大宽度和朝向该RDL的第二表面的较小宽度。
示例32可以包括示例29-31中的任何示例的主题，并且可以进一步规定：第一焊料互连的间距处于1微米和100微米之间。
示例33可以包括示例29-32中的任何示例的主题，并且可以进一步规定：第二焊料互连的间距处于50微米和150微米之间。
示例34可以包括示例29-33中的任何示例的主题，并且可以进一步规定：第二焊料互连包括锡和铜；锡和金；锡和银；或者锡、银和铜。
示例35可以包括示例29-34中的任何示例的主题，并且可以进一步规定：第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
示例36可以包括示例29-34中的任何示例的主题，并且可以进一步规定：第一焊料互连包括无重熔焊料，并且其中，无重熔焊料包括铜和锡。
示例37可以包括示例29-34中的任何示例的主题，并且可以进一步规定：第一焊料互连包括较低温度焊料或常规焊料，并且该微电子组件可以进一步包括围绕第一焊料互连的底部填充材料。
示例38可以包括示例29-37中的任何示例的主题，并且可以进一步包括：通过第三焊料互连电耦合至第一管芯的第一导电接触部的封装衬底，其中，第三焊料互连包括无重熔焊料、较低温度焊料或常规焊料。
示例39可以包括示例38的主题，并且可以进一步规定：第三焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
示例40可以包括示例38的主题，并且可以进一步规定：第三焊料互连包括较低温度焊料或常规焊料，并且该微电子组件可以进一步包括围绕第三焊料互连的底部填充材料。
示例41是一种制造微电子组件的方法，包括：在第一载体上图案化较高温度焊料，并且采用可去除保护材料包封所述较高温度焊料；在可去除保护材料上形成重新分布层(RDL)并且将该RDL电耦合至所述较高温度焊料；在该RDL的顶表面上的导电接触部上沉积无重熔焊料、较低温度焊料或者常规焊料；将第一管芯附接至位于该RDL的顶表面上的导电接触部上的所述无重熔焊料、较低温度焊料或常规焊料并且形成第一焊料互连；在该RDL的顶表面上的导电接触部中的一者或多者上形成导电柱；采用绝缘材料包封第一管芯和导电柱，并且进行平面化；在所述绝缘材料的顶表面上的导电接触部上沉积管芯对封装衬底(DTPS)焊料，采用牺牲材料进行包封，并且将第二载体附接至所述牺牲材料的顶表面，其中，所述DTPS焊料包括无重熔焊料、较低温度焊料或常规焊料；将该组件倒置，分离第一载体，并且去除所述可去除保护材料；将第二管芯附接至所述较高温度焊料并且形成第二焊料互连；以及分离第二载体并且去除所述牺牲材料。
示例42可以包括示例41的主题，并且可以进一步规定：第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
示例43可以包括示例41或42的主题，并且可以进一步规定：第二焊料互连包括锡和铜；锡和金；或者锡、银和铜。
示例44可以包括示例41-43中的任何示例的主题，并且可以进一步包括：围绕第一焊料互连沉积底部填充材料。
示例45可以包括示例41-44中的任何示例的主题，并且可以进一步规定：该RDL是第一RDL，并且该方法可以进一步包括：在所述绝缘材料上形成第二RDL，并且在第二RDL的顶表面上的导电接触部上沉积DTPS焊料。
示例46可以包括示例41-44中的任何示例的主题，并且可以进一步包括：将封装衬底附接至所述DTPS焊料并且形成第三焊料互连。
示例47可以包括示例46的主题，并且可以进一步规定：第三焊料互连是在形成第二焊料互连之前形成的。
示例48可以包括示例47的主题，并且可以进一步包括：在形成第二焊料互连之前围绕第三焊料互连沉积底部填充材料。

Claims (25)

1.一种微电子组件，包括：
位于第一层中的第一管芯，所述第一管芯具有第一表面和相反的第二表面；
位于所述第一层上的重新分布层(RDL)，其中，所述RDL包括导电过孔，所述导电过孔具有朝向所述RDL的第一表面的较大宽度和朝向所述RDL的相反的第二表面的较小宽度；其中，所述RDL的第一表面通过具有第一焊料的第一焊料互连电耦合至所述第一管芯的第二表面；以及
位于所述RDL上的第二层中的第二管芯，其中，所述第二管芯通过具有第二焊料的第二焊料互连电耦合至所述RDL，其中，所述第二焊料不同于所述第一焊料。
2.根据权利要求1所述的微电子组件，其中，所述第二焊料包括较高温度焊料。
3.根据权利要求1所述的微电子组件，其中，所述第二焊料包括锡和铜；锡和金；锡和银；或者锡、银和铜。
4.根据权利要求1所述的微电子组件，其中，所述第一焊料包括无重熔焊料、较低温度焊料或者常规焊料。
5.根据权利要求4所述的微电子组件，其中，所述第一焊料互连包括所述较低温度焊料或所述常规焊料，并且所述微电子组件还包括：
围绕所述第一焊料互连的底部填充材料。
6.根据权利要求1所述的微电子组件，其中，所述第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
7.根据权利要求1-6中的任一项所述的微电子组件，其中，所述第一焊料互连的间距处于1微米和100微米之间。
8.根据权利要求1-6中的任一项所述的微电子组件，其中，所述第二焊料互连的间距处于50微米和150微米之间。
9.根据权利要求1-6中的任一项所述的微电子组件，还包括：
所述第一层中的导电柱，其中，所述导电柱通过非焊料互连耦合到所述RDL。
10.一种微电子组件，包括：
位于第一层中的第一管芯，所述第一管芯具有第一表面和相反的第二表面；
位于所述第一层上的重新分布层(RDL)，其中，所述RDL包括导电过孔，所述导电过孔具有朝向所述RDL的第一表面的较大宽度和朝向所述RDL的相反的第二表面的较小宽度；其中，所述RDL的第一表面通过第一焊料互连电耦合至所述第一管芯的第二表面；以及
位于所述RDL上的第二层中的第二管芯，其中，所述第二管芯通过第二焊料互连电耦合至所述RDL，其中，所述第二焊料互连包括较高温度焊料。
11.根据权利要求10所述的微电子组件，其中，所述第一焊料互连包括无重熔焊料、较低温度焊料或者常规焊料。
12.根据权利要求10所述的微电子组件，其中，所述第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
13.根据权利要求10所述的微电子组件，其中，所述第二焊料互连包括锡和铜；锡和金；锡和银；或者锡、银和铜。
14.根据权利要求10-13中的任一项所述的微电子组件，还包括：
通过第三焊料互连电耦合至所述第一管芯的第一表面的封装衬底，其中，所述第三焊料互连包括无重熔焊料、较低温度焊料或者常规焊料。
15.根据权利要求10-13中的任一项所述的微电子组件，其中，所述RDL是第一RDL，并且所述微电子组件还包括：
位于所述第一管芯的第一表面处的第二RDL。
16.根据权利要求15所述的微电子组件，还包括：
位于所述第二RDL与所述第一管芯的第一表面之间的钝化层。
17.一种微电子组件，包括：
位于第一层中的第一管芯，所述第一管芯包括具有第一导电接触部的第一表面和具有第二导电接触部的相反的第二表面；
位于所述第一层上的重新分布层(RDL)，所述RDL包括具有第三导电接触部的第一表面和具有第四导电接触部的相反的第二表面，其中，所述RDL上的第三导电接触部通过第一焊料互连电耦合至所述第一管芯上的第二导电接触部，并且其中，所述第一焊料互连包括无重熔焊料、较低温度焊料或者常规焊料；以及
位于所述RDL的第二表面上的第二层中的第二管芯，所述第二管芯包括具有第五导电接触部的表面，其中，所述第二管芯上的第五导电接触部通过第二焊料互连电耦合至所述RDL上的第四导电接触部，其中，所述第二焊料互连包括较高温度焊料。
18.根据权利要求17所述的微电子组件，其中，所述RDL还包括导电过孔，所述导电过孔具有朝向所述RDL的第一表面的较大宽度和朝向所述RDL的第二表面的较小宽度。
19.根据权利要求17所述的微电子组件，其中，所述较高温度焊料包括锡和铜；锡和金；锡和银；或者锡、银和铜。
20.根据权利要求17-19中的任一项所述的微电子组件，其中，所述第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
21.根据权利要求17-19中的任一项所述的微电子组件，其中，所述第一焊料互连包括所述无重熔焊料，并且其中，所述无重熔焊料包括铜和锡。
22.一种制造微电子组件的方法，包括：
在第一载体上对较高温度焊料进行图案化，并且采用可去除保护材料包封所述较高温度焊料；
在所述可去除保护材料上形成重新分布层(RDL)并且将所述RDL电耦合至所述较高温度焊料；
在所述RDL的顶表面上的导电接触部上沉积无重熔焊料、较低温度焊料或者常规焊料；
将第一管芯附接至位于所述RDL的顶表面上的所述导电接触部上的所述无重熔焊料、所述较低温度焊料或所述常规焊料并且形成第一焊料互连；
在所述RDL的顶表面上的所述导电接触部中的一者或多者上形成导电柱；
采用绝缘材料包封第一管芯和所述导电柱，并且进行平面化；
在所述绝缘材料的顶表面上的导电接触部上沉积管芯对封装衬底(DTPS)焊料，采用牺牲材料进行包封，并且将第二载体附接至所述牺牲材料的顶表面，其中，所述DTPS焊料包括所述无重熔焊料、所述较低温度焊料或所述常规焊料；
倒置所述组件，分离所述第一载体，并且去除所述可去除保护材料；
将第二管芯附接至所述较高温度焊料并且形成第二焊料互连；以及
分离所述第二载体并且去除所述牺牲材料。
23.根据权利要求22所述的方法，其中，所述第一焊料互连包括锡和铋；锡、银和铋；铟；铟和锡；或者镓。
24.根据权利要求22所述的方法，其中，所述第二焊料互连包括锡和铜；锡和金；或者锡、银和铜。
25.根据权利要求22-24中的任一项所述的方法，其中，所述RDL是第一RDL，并且所述方法还包括：
在所述绝缘材料上形成第二RDL并且在所述第二RDL的顶表面上的导电接触部上沉积所述DTPS焊料。
CN202211545075.9A 2021-12-21 2022-11-21 包括采用不同焊料材料的互连的微电子组件 Pending CN116314090A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/558,457 US20230197679A1 (en) 2021-12-21 2021-12-21 Microelectronic assemblies including interconnects with different solder materials
US17/558,457 2021-12-21

Publications (1)

Publication Number Publication Date
CN116314090A true CN116314090A (zh) 2023-06-23

Family

ID=86606733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211545075.9A Pending CN116314090A (zh) 2021-12-21 2022-11-21 包括采用不同焊料材料的互连的微电子组件

Country Status (3)

Country Link
US (1) US20230197679A1 (zh)
CN (1) CN116314090A (zh)
DE (1) DE102022129392A1 (zh)

Also Published As

Publication number Publication date
US20230197679A1 (en) 2023-06-22
DE102022129392A1 (de) 2023-06-22

Similar Documents

Publication Publication Date Title
US11616047B2 (en) Microelectronic assemblies
US11817390B2 (en) Microelectronic component having molded regions with through-mold vias
CN111164751A (zh) 微电子组件
EP4102556A1 (en) Microelectronic assemblies having integrated thin film capacitors
US11233009B2 (en) Embedded multi-die interconnect bridge having a molded region with through-mold vias
EP4152366A2 (en) Microelectronic assemblies including solder and non-solder interconnects
CN116266570A (zh) 具有玻璃衬底和薄膜电容器的微电子组件
US20230197679A1 (en) Microelectronic assemblies including interconnects with different solder materials
US20230086691A1 (en) Microelectronic assemblies including bridges
EP4333053A2 (en) Microelectronic assemblies having power delivery routed through a bridge die
US20230420413A1 (en) Microelectronic assemblies including solder and non-solder interconnects
US20240105655A1 (en) Microelectronic assemblies having a bridge die with a lined-interconnect
US20240096809A1 (en) Microelectronic assemblies with mixed copper and solder interconnects having different thicknesses
US20230087367A1 (en) Microelectronic assemblies with through die attach film connections
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20230420373A1 (en) Microelectronic assemblies with anchor layer around a bridge die
US20230197661A1 (en) Microelectronic assemblies with silicon nitride multilayer
CN117652025A (zh) 具有玻璃衬底和平面电感器的微电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication