CN116312676A - Nor flash的写入方法、装置、编程电路及设备 - Google Patents

Nor flash的写入方法、装置、编程电路及设备 Download PDF

Info

Publication number
CN116312676A
CN116312676A CN202310557176.6A CN202310557176A CN116312676A CN 116312676 A CN116312676 A CN 116312676A CN 202310557176 A CN202310557176 A CN 202310557176A CN 116312676 A CN116312676 A CN 116312676A
Authority
CN
China
Prior art keywords
data
writing
write
storage
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310557176.6A
Other languages
English (en)
Other versions
CN116312676B (zh
Inventor
王文静
李佳泽
林杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xincuntianxia Electronic Technology Co ltd
Original Assignee
Shanghai Xincuntianxia Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xincuntianxia Electronic Technology Co ltd filed Critical Shanghai Xincuntianxia Electronic Technology Co ltd
Priority to CN202310557176.6A priority Critical patent/CN116312676B/zh
Publication of CN116312676A publication Critical patent/CN116312676A/zh
Application granted granted Critical
Publication of CN116312676B publication Critical patent/CN116312676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及存储芯片技术领域，具体公开了一种Nor flash的写入方法、装置、编程电路及设备，其中，写入方法包括以下步骤：获取SRAM内的存储数据；统计存储数据中需要执行写操作的数据总量；根据数据总量及芯片的写数据能力确定写入操作次数；根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列；该写入方法能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率，并减少了写操作所需要执行的次数，使得编程操作效率得到极大的提升。

Description

Nor flash的写入方法、装置、编程电路及设备
技术领域
本申请涉及存储芯片技术领域，具体而言，涉及一种Nor flash的写入方法、装置、编程电路及设备。
背景技术
Nor flash作为一种非易失性存储器芯片，可以对存储器内存储阵列中的存储单元进行擦除（数据擦成“1”）和编程（数据写成“0”）操作。现有的Nor flash在每次执行编程操作时，需要将编程数据（包含数据0和数据1，排列顺序对应于存储阵列中的特定区域）写入SRAM中，然后根据芯片内部的写数据能力分批次写入至存储阵列中，如对于SRAM大小为256bytes、写数据能力为2bytes的Nor flash，其编程操作过程为每次从SRAM中提取8bytes数据（可以包含数据0和数据1），并分成4次写操作以将8bytes数据写入到存储阵列对应的存储单元中，总的写入次数决定了完成这个编程操作所需的时间；在实际写操作执行过程中，每次写操作的数据中普遍包含多个数据1，芯片的写数据能力未能充分利用而导致编程操作效率受限。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种Nor flash的写入方法、装置、编程电路及设备，以根据SRAM内数据设定合适的写入操作次数而提高编程操作效率。
第一方面，本申请提供了一种Nor flash的写入方法，用于写入数据，所述方法包括以下步骤：
获取SRAM内的存储数据；
统计所述存储数据中需要执行写操作的数据总量；
根据所述数据总量及芯片的写数据能力确定写入操作次数；
根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列。
本申请Nor flash的写入方法，基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率。
所述的Nor flash的写入方法，其中，所述获取SRAM内的存储数据的步骤包括：
根据预设数据量截取所述SRAM内的存储数据，所述预设数据量为所述写数据能力的四倍或以上。
所述的Nor flash的写入方法，其中，所述存储数据的数据量为所述写数据能力的数据量的正整数倍。
在该示例中，存储数据的数据量设定为写数据能力的数据量的正整数倍能保证执行最大的写入操作次数时能恰好将存储数据写入至存储阵列对应的存储单元中。
所述的Nor flash的写入方法，其中，所述数据总量基于计数器遍历计数所述存储数据的数据0进行统计。
在该示例中，计数器在每出现一个数据0便计数加1，在每次存储数据截取完后，计数器的计数值便为数据总量的统计结果，以减少了数据总量统计的耗时。
所述的Nor flash的写入方法，其中，所述根据所述数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
计算所述数据总量与所述写数据能力的数据量之间的商获取所述写入操作次数，所述写入操作次数为所述商的上取整值。
所述的Nor flash的写入方法，其中，所述根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列的步骤包括：
根据写数据能力按照数据排列顺序及所述写入操作次数分批提取所述存储数据中需要执行写操作的数据集，并写入存储阵列。
所述的Nor flash的写入方法，其中，所述根据所述数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
将所述存储数据划分为至少一级的多个等大的存储区域，在所述存储数据分为多级存储区域时，每个当前级的存储区域包括多个次一级的存储区域；
根据所述数据总量获取每个存储区域中需要执行写操作的数据子量；
在所述数据总量小于或等于所述写数据能力的数据量时，所述写入操作次数为一，在所述数据总量大于所述写数据能力的数据量时，获取超过所述写数据能力的数据子量的数量以确定所述写入操作次数，所述写入操作次数为所述数量的加二值。
第二方面，本申请还提供了一种Nor flash的写入装置，用于写入数据，所述装置包括：
获取模块，用于获取SRAM内的存储数据；
统计模块，用于统计所述存储数据中需要执行写操作的数据总量；
计算模块，用于根据所述数据总量及芯片的写数据能力确定写入操作次数；
写入模块，用于根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列；
所述获取SRAM内的存储数据的步骤包括：
根据预设数据量截取所述SRAM内的存储数据，所述预设数据量为所述写数据能力的四倍或以上。
本申请的Nor flash的写入装置基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率。
第三方面，本申请还提供了一种编程电路，与SRAM和Nor flash的存储阵列电性连接，用于运行如上述第一方面提供的所述方法中的步骤以将所述SRAM内的存储数据写入所述存储阵列。
第四方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
由上可知，本申请提供了一种Nor flash的写入方法、装置、编程电路及设备，其中，写入方法基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率，并减少了写操作所需要执行的次数，使得编程操作效率得到极大的提升。
附图说明
图1为本申请实施例提供的Nor flash的写入方法的流程图。
图2为本申请实施例提供的Nor flash的写入装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
附图标记：201、获取模块；202、统计模块；203、计算模块；204、写入模块；301、处理器；302、存储器；303、通信总线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
写数据能力为存储芯片在编程操作中每次从SRAM中获取并写入到存储单元的数据量，如一般的Nor flash的写数据能力为2bytes，即该Nor flash在编程操作中每次从SRAM中获取2bytes数据并写入到对应存储单元中，顾名思义，写数据能力受到存储单元存储芯片的瞬间的最大写入能力约束，即对于2bytes的写数据能力的存储单元，同一时间中最多只能将16bits的数据写入存储阵列中；而在实际编程操作过程中，每次从SRAM中获取的2bytes数据可能存在多个数据1，这些数据不需要执行写操作写入到对应的存储单元，导致每次写操作的处理能力具有一定盈余；写操作是同时选中需要执行写操作的存储单元施加编程电压脉冲拉高阈值电压的过程，使得编程操作的总时间受限于执行写操作的次数;若能最大效率地利用写数据能力进行写操作便能有效调高编程操作的效率。
第一方面，请参照图1，本申请一些实施例提供了一种Nor flash的写入方法，用于写入数据，方法包括以下步骤：
S1、获取SRAM内的存储数据；
S2、统计存储数据中需要执行写操作的数据总量；
S3、根据数据总量及芯片的写数据能力确定写入操作次数；
S4、根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列。
具体地，SRAM（静态随机存取存储器、Static Random-Access Memory）是随机存取存储器的一种；Nor flash在执行编程操作的过程中，会将编程数据写入SRAM中，再从SRAM中分批次获取存储数据，再将存储数据按照写数据能力分批次写入存储阵列中；本申请实施例的方法旨在最大化利用写数据能力以缩减编程操作整体所需的写入次数以提高编程效率。
更具体地，步骤S2的需要执行写操作的数据总量为需要执行写操作的数据的总数量，即存储数据中表现为数据0的数据的总数量（在Nor flash中，数据1对应的存储单元处于擦除状态，故存储数据表现为数据1的数据无需执行写操作写入至对应的存储单元中），故步骤S2实质上是统计存储数据中数据0的总数量。
更具体地，数据总量代表了需要写入数据0的存储单元的数量，即需要写入的总bits；现有技术写操作为直接基于存储数据和写数据能力等分写入次数进行写操作的，即基于预先设定的写入次数进行写操作以完成整个编程操作，本实施例的方法则在执行写操作前基于数据总量和写数据能力动态性地确定写入操作次数，以基于数据总量重新分配每次写操作写入的数据量并确定写入操作次数，以最优化地利用写数据能力而减少写入操作次数。
更具体地，确定写入操作次数的过程可以是在满足写数据能力的前提下基于任一次或多次的写操作的数据量而计算写入操作次数的过程，还可以是基于事先划分的存储数据分区来判断不同分区之间的多次写操作是否能整合为一次写操作以减少写入操作次数的过程，从而使得每次编程操作中的写入操作次数均动态性地匹配于当前存储数据中的需要执行写操作的数据总量。
更具体地，步骤S4为基于动态设定的写入操作次数将SRAM内的存储数据分批次写入存储阵列的过程；需要说明的是，每次写操作写入的数据量应小于或等于写数据能力，其每次写操作所写入的数据量关联于上述设定写入操作次数的过程。
本申请实施例Nor flash的写入方法，基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率，并减少了写操作所需要执行的次数，使得编程操作效率得到极大的提升。
在一些优选的实施方式中，获取SRAM内的存储数据的步骤包括：
S11、根据预设数据量截取SRAM内的存储数据，预设数据量为写数据能力的四倍或以上。
具体地，SRAM的存储量决定了存储芯片每次编程操作最多写入的数据量，如对于具有256bytes存储量的SRAM的Nor flash每次最多编程写入256bytes的数据，在写入256bytes数据的过程中，需要按照预设数据量分批次按顺序在SRAM中分截提取存储数据，再分批次根据写入操作次数将存储数据写入存储阵列。
在一些优选的实施方式中，存储数据的数据量为写数据能力的数据量的正整数倍。
需要说明的是，写入操作次数小于或等于上述正整数倍。
具体地，考虑到存储数据为全为数据1的极限情况，为了充分利用写数据能力，存储数据的数据量设定为写数据能力的数据量的正整数倍能保证执行最大的写入操作次数时能恰好将存储数据写入至存储阵列对应的存储单元中。
在本申请实施例中，预设数据量优选为写数据能力的四倍，如对应2bytes的写数据能力，预设数据量优选为8bytes，即存储数据的数据量也为8bytes，使得对于每次截取的存储数据只需要执行1-4的写入操作次数的写操作便能将存储数据写入至存储阵列中对应的存储单元内；该预设数据量可避免步骤S2统计数据过多而影响整体的编程时间，同时也能大概率地将写入操作次数削减为原来的1/4、1/2或3/4，从而极大地提升了编程操作效率。
在一些优选的实施方式中，数据总量基于计数器遍历计数存储数据的数据0进行统计。
具体地，统计数据总量的过程可以是在分截提取SRAM内存储数据的过程中进行，还可以是在分截提取SRAM内存储数据的过程后进行，在本申请实施例中，优选为前者，使得在遍历获取存储数据的过程中，计数器在每出现一个数据0便计数加1，在每次存储数据截取完后，计数器的计数值便为数据总量的统计结果，以减少了数据总量统计的耗时。
需要说明的是，在每次执行完步骤S4后，计数器的计数值需被重置。
在一些优选的实施方式中，根据数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
S31、计算数据总量与写数据能力的数据量之间的商获取写入操作次数，写入操作次数为商的上取整值。
具体地，基于商的上取整值能便捷地计算出截取自SRAM的存储数据所写入存储阵列的最小的所需要执行的写操作的次数，使得写入操作次数能最大化利用写数据能力。
在一些优选的实施方式中，根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列的步骤包括：
S41、根据写数据能力按照数据排列顺序及写入操作次数分批提取存储数据中需要执行写操作的数据集，并写入存储阵列。
具体地，对应于步骤S31确定的写入操作次数，步骤S41为最大化利用写数据能力将存储数据中需要执行写操作的数据写入存储阵列的过程，其中，在本申请实施例中，除去最后一次的写操作，每次写操作均提取写数据能力对应所能执行写操作的数据写入至存储阵列中，即在最大化写数据能力利用率的情况下执行写操作，最后一次的写操作则将余下的需要执行写操作的数据写入存储阵列中，以完成存储数据的写入。
在一些优选的实施方式中，根据数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
S32、将存储数据划分为至少一级的多个等大的存储区域，在存储数据分为多级存储区域时，每个当前级的存储区域包括多个次一级的存储区域；
S33、根据数据总量获取每个存储区域中需要执行写操作的数据子量；
S34、在数据总量小于或等于写数据能力的数据量时，写入操作次数为一，在数据总量大于写数据能力的数据量时，获取超过写数据能力的数据子量的数量以确定写入操作次数，写入操作次数为数量的加二值。
具体地，数据子量的获取过程为统对应存储区域中需要执行写操作的数据量的过程。
更具体地，在本申请实施例中，对应于预设数据量优选为写数据能力的四倍的情况，存储数据分为一级的两个等大的存储区域，使得步骤S34确定的写入操作次数为1-4次，如前半存储区域和后半存储区域的数据子量均大于写数据能力的数据量，则每个存储区域的数据均需要拆分成两次写操作才能完成数据写入，故写入操作次数确定为4次；又如前半存储区域和后半存储区域仅有其中一个数据子量大于写数据能力的数据量，则该存储区域的数据需要拆分成两次写操作才能完成数据写入，故写入操作次数确定为3次；又如前半存储区域和后半存储区域的数据子量均小于或等于写数据能力的数据量，且数据总量大于写数据能力的数据量，则每个存储区域的数据无要拆分成两次写操作才能完成数据写入，但整体的存储数据需要拆分成两次写操作才能完成数据写入，故写入操作次数确定为2次。
更具体地，若存储数据划分为多级存储区域，每个上级和下级存储区域判断写入操作次数的原理与上述过程类似，在此不再赘述。
更具体地，步骤S32-步骤S34的确认写入操作次数的过程相当于判断不同存储区域中的数据子量是否能整合为一次写操作来执行以削减写操作需要执行的次数，以根据存储区域获取最优化且匹配的写入操作次数来执行写操作，以提高编程操作效率。
需要说明的是，在利用步骤S32-步骤S34确定写入操作次数后，步骤S4需结合存储区域进行写操作，即在该实施例中，步骤S4包括以下步骤：
S42、根据写数据能力按照存储区域及写入操作次数分批提取存储数据中需要执行写操作的数据集，并写入存储阵列。
具体地，该实施方式相当于将存储数据按照存储区域的数据子量及写数据能力重组为对应于写入操作次数的数据，并依据存储区域的拆分或组合将存储数据写入存储阵列，基于数据子量作为条件判断确定写入操作次数能更合理地分配写操作所写入的数据量。
第二方面，请参照图2，本申请一些实施例还提供了一种Nor flash的写入装置，用于写入数据，装置包括：
获取模块201，用于获取SRAM内的存储数据；
统计模块202，用于统计存储数据中需要执行写操作的数据总量；
计算模块203，用于根据数据总量及芯片的写数据能力确定写入操作次数；
写入模块204，用于根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列；
所述获取SRAM内的存储数据的步骤包括：
根据预设数据量截取所述SRAM内的存储数据，所述预设数据量为所述写数据能力的四倍或以上。
本申请实施例的Nor flash的写入装置基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率，并减少了写操作所需要执行的次数，使得编程操作效率得到极大的提升。
在一些优选的实施方式中，本申请实施例的Nor flash的写入装置用于执行上述第一方面提供的Nor flash的写入方法。
第三方面，本申请还提供了一种编程电路，与SRAM和Nor flash的存储阵列电性连接，用于运行如上述第一方面提供的方法中的步骤以将SRAM内的存储数据写入存储阵列。
第四方面，请参照图3，本申请一些实施例还提供了一种电子设备的结构示意图，本申请提供一种电子设备，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机可读取指令，当电子设备运行时，处理器301执行该计算机可读取指令，以执行时执行上述实施例的任一可选的实现方式中的方法。
综上，本申请实施例提供了一种Nor flash的写入方法、装置、编程电路及设备，其中，写入方法基于SRAM内的存储数据统计需要执行写操作的数据总量，并能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作，从而提高了写数据能力的利用率，并减少了写操作所需要执行的次数，使得编程操作效率得到极大的提升。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种Nor flash的写入方法，用于写入数据，其特征在于，所述方法包括以下步骤：
获取SRAM内的存储数据；
统计所述存储数据中需要执行写操作的数据总量；
根据所述数据总量及芯片的写数据能力确定写入操作次数；
根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列；
所述获取SRAM内的存储数据的步骤包括：
根据预设数据量截取所述SRAM内的存储数据，所述预设数据量为所述写数据能力的四倍或以上。
2.根据权利要求1所述的Nor flash的写入方法，其特征在于，所述存储数据的数据量为所述写数据能力的数据量的正整数倍。
3.根据权利要求1所述的Nor flash的写入方法，其特征在于，所述数据总量基于计数器遍历计数所述存储数据的数据0进行统计。
4.根据权利要求1所述的Nor flash的写入方法，其特征在于，所述根据所述数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
计算所述数据总量与所述写数据能力的数据量之间的商获取所述写入操作次数，所述写入操作次数为所述商的上取整值。
5.根据权利要求1所述的Nor flash的写入方法，其特征在于，所述根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列的步骤包括：
根据写数据能力按照数据排列顺序及所述写入操作次数分批提取所述存储数据中需要执行写操作的数据集，并写入存储阵列。
6.根据权利要求1所述的Nor flash的写入方法，其特征在于，所述根据所述数据总量及芯片的写数据能力确定写入操作次数的步骤包括：
将所述存储数据划分为至少一级的多个等大的存储区域，在所述存储数据分为多级存储区域时，每个当前级的存储区域包括多个次一级的存储区域；
根据所述数据总量获取每个存储区域中需要执行写操作的数据子量；
在所述数据总量小于或等于所述写数据能力的数据量时，所述写入操作次数为一，在所述数据总量大于所述写数据能力的数据量时，获取超过所述写数据能力的数据子量的数量以确定所述写入操作次数，所述写入操作次数为所述数量的加二值。
7.一种Nor flash的写入装置，用于写入数据，其特征在于，所述装置包括：
获取模块，用于获取SRAM内的存储数据；
统计模块，用于统计所述存储数据中需要执行写操作的数据总量；
计算模块，用于根据所述数据总量及芯片的写数据能力确定写入操作次数；
写入模块，用于根据所述写入操作次数和所述写数据能力分批次将所述SRAM内的存储数据写入存储阵列；
所述获取SRAM内的存储数据的步骤包括：
根据预设数据量截取所述SRAM内的存储数据，所述预设数据量为所述写数据能力的四倍或以上。
8.一种编程电路，其特征在于，与SRAM和Nor flash的存储阵列电性连接，用于运行如权利要求1-6任一项所述方法中的步骤以将所述SRAM内的存储数据写入所述存储阵列。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-6任一项所述方法中的步骤。
CN202310557176.6A 2023-05-17 2023-05-17 Nor flash的写入方法、装置、编程电路及设备 Active CN116312676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310557176.6A CN116312676B (zh) 2023-05-17 2023-05-17 Nor flash的写入方法、装置、编程电路及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310557176.6A CN116312676B (zh) 2023-05-17 2023-05-17 Nor flash的写入方法、装置、编程电路及设备

Publications (2)

Publication Number Publication Date
CN116312676A true CN116312676A (zh) 2023-06-23
CN116312676B CN116312676B (zh) 2023-08-25

Family

ID=86790966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310557176.6A Active CN116312676B (zh) 2023-05-17 2023-05-17 Nor flash的写入方法、装置、编程电路及设备

Country Status (1)

Country Link
CN (1) CN116312676B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978361A (zh) * 2008-02-20 2011-02-16 索尼计算机娱乐公司 存储器控制方法以及装置、存储器访问控制方法、计算机程序、记录介质
CN107239236A (zh) * 2017-06-27 2017-10-10 北京小米移动软件有限公司 数据写入方法及装置
US10198205B1 (en) * 2016-12-19 2019-02-05 Pure Storage, Inc. Dynamically adjusting a number of storage devices utilized to simultaneously service write operations
CN110908599A (zh) * 2019-09-27 2020-03-24 珠海博雅科技有限公司 数据的写入方法与写入系统
CN112363675A (zh) * 2020-11-18 2021-02-12 苏州元核云技术有限公司 基于分布式存储系统的控制方法及系统
WO2021218144A1 (zh) * 2020-04-30 2021-11-04 苏州亿歌网络科技有限公司 数据处理方法、装置、计算机设备及存储介质
US20220020428A1 (en) * 2020-07-15 2022-01-20 Kioxia Corporation Semiconductor storage device
CN114300026A (zh) * 2021-12-31 2022-04-08 上海芯存天下电子科技有限公司 一种单调计数器、计数方法、电子设备及存储介质
CN115470284A (zh) * 2022-10-12 2022-12-13 中电云数智科技有限公司 一种多源异构数据源导入Janusgraph图数据库的方法和装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978361A (zh) * 2008-02-20 2011-02-16 索尼计算机娱乐公司 存储器控制方法以及装置、存储器访问控制方法、计算机程序、记录介质
US10198205B1 (en) * 2016-12-19 2019-02-05 Pure Storage, Inc. Dynamically adjusting a number of storage devices utilized to simultaneously service write operations
CN107239236A (zh) * 2017-06-27 2017-10-10 北京小米移动软件有限公司 数据写入方法及装置
CN110908599A (zh) * 2019-09-27 2020-03-24 珠海博雅科技有限公司 数据的写入方法与写入系统
WO2021218144A1 (zh) * 2020-04-30 2021-11-04 苏州亿歌网络科技有限公司 数据处理方法、装置、计算机设备及存储介质
US20220020428A1 (en) * 2020-07-15 2022-01-20 Kioxia Corporation Semiconductor storage device
CN112363675A (zh) * 2020-11-18 2021-02-12 苏州元核云技术有限公司 基于分布式存储系统的控制方法及系统
CN114300026A (zh) * 2021-12-31 2022-04-08 上海芯存天下电子科技有限公司 一种单调计数器、计数方法、电子设备及存储介质
CN115470284A (zh) * 2022-10-12 2022-12-13 中电云数智科技有限公司 一种多源异构数据源导入Janusgraph图数据库的方法和装置

Also Published As

Publication number Publication date
CN116312676B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN109783017B (zh) 一种存储设备坏块的处理方法、装置及存储设备
CN102918601A (zh) 存储的单元/页/子页/块的损耗均衡
CN110209348B (zh) 数据存储方法、装置、电子设备及存储介质
KR20150128924A (ko) 트레이닝, 데이터 조직, 및/또는 섀도잉을 포함하는 메모리 시스템들 및 방법들
CN109976671A (zh) 一种读干扰处理方法、装置、设备及可读存储介质
US20230128085A1 (en) Data aggregation processing apparatus and method, and storage medium
CN112463356A (zh) Gpu堆管理器内存地址分配方法、系统、终端及存储介质
CN112750027A (zh) 批量业务处理方法、装置、计算机设备和存储介质
CN114253871A (zh) 一种智能电表数据的存储管理方法、系统、装置
CN116312676B (zh) Nor flash的写入方法、装置、编程电路及设备
CN111338579A (zh) 基于存储池的读写缓存优化方法、系统、终端及存储介质
US20080162856A1 (en) Method for dynamic memory allocation on reconfigurable logic
CN114995770B (zh) 一种数据处理方法、装置、设备、系统及可读存储介质
CN116610731A (zh) 一种大数据分布式存储方法、装置、电子设备及存储介质
CN111159074A (zh) 一种基于FPGA的超大规模数据hash运算加速卡
CN114595215A (zh) 数据处理方法、装置、电子设备及存储介质
CN113867624A (zh) 数据写入方法、装置、可读存储介质及电子设备
CN109033271A (zh) 基于列存储的数据插入方法、装置、服务器及存储介质
CN109828931A (zh) 一种dram碎片管理方法及其装置
CN111008195A (zh) 一种数据库空闲空间管理方法、系统、终端及存储介质
CN113721839B (zh) 用于处理图数据的计算系统和存储分层方法
CN115473968B (zh) 话单处理方法及设备
CN108629679B (zh) 一种基于个人账户计息系统的银行账户计息方法及系统
CN110134691B (zh) 数据校验方法、装置、设备和介质
CN103577343B (zh) 内存管理方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant