CN116303228A - 一种芯片功能扩展方法及系统 - Google Patents
一种芯片功能扩展方法及系统 Download PDFInfo
- Publication number
- CN116303228A CN116303228A CN202310195454.8A CN202310195454A CN116303228A CN 116303228 A CN116303228 A CN 116303228A CN 202310195454 A CN202310195454 A CN 202310195454A CN 116303228 A CN116303228 A CN 116303228A
- Authority
- CN
- China
- Prior art keywords
- processing unit
- protocol interface
- chip
- conversion processing
- interface conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7885—Runtime interface, e.g. data exchange, runtime control
- G06F15/7892—Reconfigurable logic embedded in CPU, e.g. reconfigurable unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
本申请公开了一种芯片功能扩展方法及系统,涉及芯片技术领域。该系统包括:用户接口转换处理单元、发送处理单元、协议接口转换处理单元。用户接口转换处理单元,用于将内部数据输入至第一协议接口进行逻辑处理;将处理后的内部数据发送至发送处理单元;发送处理单元,用于将处理后的内部数据发送至协议接口转换处理单元;协议接口转换处理单元,用于将处理后的内部数据输入至第二协议接口进行逻辑处理;将二次处理后的内部数据发送至外部处理器件。由此,在对芯片功能需求增加时,可通过增加外挂功能处理器的方式实现对功能的支持,而不需要重新生产一颗新的替代芯片,从而降低了芯片的开发成本和实现时间。
Description
技术领域
本申请涉及芯片技术领域,特别是涉及一种芯片功能扩展方法及系统。
背景技术
目前,系统级(System on Chip,SOC)芯片、网卡芯片、交换芯片等数据处理或通信类芯片在逻辑开发过程中,可能由于受限于芯片的资源、面积、开发周期等条件,从而无法支持一些扩展功能处理的需求。
当芯片生产完成后,使用者如果有额外增加的协议处理、数据包处理等功能需求,且芯片不支持该功能需求时,则只能重新生产一颗新的替代芯片,从而对开发芯片的成本和功能实现的时间均造成了极大的浪费。
发明内容
本申请提供了一种芯片功能扩展方法及系统,能够实现芯片的功能扩展,降低芯片的开发成本和实现时间。
本申请公开了如下技术方案:
第一方面,本申请公开了一种芯片功能扩展系统,所述系统包括:用户接口转换处理单元、发送处理单元、协议接口转换处理单元;
所述用户接口转换处理单元与所述发送处理单元的第一端连接,所述协议接口转换处理单元与所述发送处理单元的第二端连接;
所述用户接口转换处理单元,用于将内部数据输入至第一协议接口进行逻辑处理;将处理后的内部数据发送至所述发送处理单元;
所述发送处理单元,用于将所述处理后的内部数据发送至所述协议接口转换处理单元;
所述协议接口转换处理单元,用于将所述处理后的内部数据输入至第二协议接口进行逻辑处理;将二次处理后的内部数据发送至外部处理器件。
可选的,所述第一协议接口包括:AXI协议接口、AXI_Stream协议接口、Local Bus协议接口和自定义接口中的一种或多种。
可选的,所述发送处理单元具体用于:将所述处理后的内部数据直接发送至所述协议接口转换处理单元;
或,基于芯片处理需求对所述处理后的内部数据加入目的地址后发送至所述协议接口转换处理单元;
或,基于目的地址队列为所述处理后的内部数据存储目的地址后发送至所述协议接口转换处理单元。
可选的,所述第二协议接口包括:Interlaken协议接口、以太网协议接口和自定义协议接口中的一种或多种。
可选的,所述用户接口转换处理单元还用于:将所述处理后的内部数据保存至输出缓存。
第二方面,本申请公开了一种芯片功能扩展系统,所述系统包括:协议接口转换处理单元、接收处理单元、用户接口转换处理单元;
所述用户接口转换处理单元与所述接收处理单元的第一端连接,所述协议接口转换处理单元与所述接收处理单元的第二端连接;
所述协议接口转换处理单元,用于将外部数据输入至第二协议接口进行逻辑处理;将处理后的外部数据发送至所述接收处理单元;
所述接收处理单元,用于将所述处理后的外部数据发送至所述用户接口转换处理单元;
所述用户接口转换处理单元,用于将所述处理后的外部数据输入至第一协议接口进行逻辑处理;将二次处理后的外部数据发送至芯片内部逻辑。
可选的,所述用户接口转换处理单元还用于:将所述处理后的外部数据保存至输入缓存。
可选的,所述芯片功能扩展系统的第一端用于通过用户接口与芯片内部逻辑连接,所述芯片功能扩展系统的第二端用于通过协议接口与外部处理器件连接。
第三方面,本申请公开了一种芯片功能扩展方法,所述方法包括:
将内部数据输入至第一协议接口进行逻辑处理,以得到处理后的内部数据;
将所述处理后的内部数据输入至第二协议接口进行逻辑处理,以得到二次处理后的内部数据;
将所述二次处理后的内部数据发送至外部处理器件。
第四方面,本申请公开了一种芯片功能扩展方法,所述方法包括:
将外部数据输入至第二协议接口进行逻辑处理,以得到处理后的外部数据;
将所述处理后的外部数据输入至第一协议接口进行逻辑处理,以得到二次处理后的外部数据;
将所述二次处理后的外部数据发送至芯片内部逻辑。
相较于现有技术,本申请具有以下有益效果:
本申请公开了一种芯片功能扩展方法及系统,在芯片开发过程中加入芯片功能扩展系统,可以在芯片生产完成后,当有新增重要功能需要处理,且芯片不支持时,通过芯片功能扩展系统连接外部可处理该功能的器件,以实现对新增需求的支持,从而提升了芯片的功能扩展性,在对芯片功能需求增加时,可通过增加外挂功能处理器的方式实现对功能的支持,而不需要重新生产一颗新的替代芯片,从而降低了芯片的开发成本和实现时间。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片功能扩展系统的应用示意图;
图2为本申请实施例提供的一种芯片功能扩展系统的整体结构示意图;
图3为本申请实施例提供的一种用户接口转换处理单元的示意图;
图4为本申请实施例提供的一种发送处理单元的示意图;
图5为本申请实施例提供的一种接收处理单元的示意图;
图6为本申请实施例提供的一种协议接口转换处理单元的示意图;
图7为本申请实施例提供的一种芯片功能扩展方法流程图;
图8为本申请实施例提供的另一种芯片功能扩展方法流程图。
具体实施方式
目前,系统级(System on Chip,SOC)芯片、网卡芯片、交换芯片等数据处理或通信类芯片在逻辑开发过程中,可能由于受限于芯片的资源、面积、开发周期等条件,从而无法支持一些扩展功能处理的需求。
当芯片生产完成后,使用者如果有额外增加的协议处理、数据包处理等功能需求,且芯片不支持该功能需求时,则只能重新生产一颗新的替代芯片,从而对开发芯片的成本和功能实现的时间均造成了极大的浪费。
有鉴于此,本申请提供了一种芯片功能扩展方法及系统,在芯片开发过程中加入芯片功能扩展系统,可以在芯片生产完成后,当有新增重要功能需要处理,且芯片不支持时,通过芯片功能扩展系统连接外部可处理该功能的器件,以实现对新增需求的支持,从而提升了芯片的功能扩展性,在对芯片功能需求增加时,可通过增加外挂功能处理器的方式实现对功能的支持,而不需要重新生产一颗新的替代芯片,从而降低了芯片的开发成本和实现时间。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参见图1,该图为本申请实施例提供的一种芯片功能扩展系统的应用示意图。该芯片功能扩展系统100可以集成于芯片上,具体的,芯片功能扩展系统100的第一端通过芯片内部的用户接口与芯片内部逻辑连接,芯片功能扩展系统100的第二端通过协议接口与外部处理器件连接。
该芯片功能扩展系统100可以用于:对芯片内部逻辑通过用户接口完成连接和数据交互,对芯片外的其他外部处理器件通过协议接口完成连接和数据交互。
参见图2,该图为本申请实施例提供的一种芯片功能扩展系统的整体结构示意图。该芯片功能扩展系统100的内部包括用户接口转换处理单元101、发送处理单元102、接收处理单元103和协议接口转换处理单元104。
具体的,芯片功能扩展系统100的连接方式为:用户接口转换处理单元101的第一端用于通过芯片内部的用户接口与芯片内部逻辑连接,协议接口转换处理单元104的第二端用于通过协议接口与外部处理器件连接。用户接口转换处理单元101的第二端用于与发送处理单元102的第一端和接收处理单元103的第一端连接,协议接口转换处理单元104的第一端用于与发送处理单元102的第二端和接收处理单元103的第二端连接。
其中,用户接口转换处理单元101用于通过用户接口和芯片内部逻辑进行对接,完成将芯片内部逻辑向芯片功能扩展系统100内部的转换,以及完成和用户逻辑交互数据(即外部数据)的接收和发送。发送处理单元102用于完成把用户接口转换处理单元101收到的数据向协议接口转换处理单元104发送,即向外部处理器件发送芯片的内部数据。接收处理单元103用于完成把协议接口转换处理单元104收到的数据向用户接口转换处理单元101发送,即向芯片内部逻辑发送外部的数据。协议接口转换处理单元104用于基于协议接口和外部处理器件进行对接,完成发送数据和接收数据向与外部处理器件连接的协议接口转换,完成和外部处理器件交互数据的接收和发送。
接下来对用户接口转换处理单元101、发送处理单元102、接收处理单元103、协议接口转换处理单元104分别展开介绍。
用户接口转换处理单元101
参见图3,该图为本申请实施例提供的一种用户接口转换处理单元101的示意图。通过用户接口转换处理单元101进行转换处理的流程分为两种,包括流程1:从芯片内部处理逻辑通过用户接口接收到内部数据,经过用户接口转换处理单元101处理,发送到功能扩展模块100的内部的处理流程,和流程2:从功能扩展模块100的内部接收到外部数据,经过用户接口转换处理单元101处理,发送到用户接口以返回给芯片内部逻辑的处理流程。
流程1中,内部数据首先选择提前配置好的用户接口类型,以输入至不同的第一协议接口进行逻辑处理。经过第一协议接口逻辑处理完成后,处理后的内部数据再进入输出缓存以缓存该处理后的内部数据,之后再输入至单元内部接口,向下一级的发送处理单元102发出。
为了使芯片功能扩展系统100在不同芯片上的通用性和兼容性更强,用户接口转换处理单元101可以兼容不同芯片内部逻辑的用户接口,具体的,该用户接口转换处理单元101可以兼容接受用户接口的高级可扩展(Advanced eXtensible Interface,AXI)协议接口、AXI_Stream协议接口和Local Bus协议接口等,即数据可以通过上述第一逻辑接口选择逻辑处理。
在一些具体的实现方式中,还可以基于用户接口开发自定义协议处理逻辑以设置自定义接口,从而当用户接口协议类型不在上述三种协议接口范围内时,也可以保证用户侧的内部数据被外部处理器件正确接收。
流程2中,上一级的接收处理单元103可以将处理后的外部数据输入到用户接口转换处理单元101后,经过输入缓存对该处理后的外部数据缓存,之后再根据提前配置的接口协议类型选择逻辑处理,从而将该修改后的外部数据发送到用户接口以返回给芯片内部逻辑。
发送处理单元102
参见图4,该图为本申请实施例提供的一种发送处理单元的示意图。
发送处理单元102通过单元内部接口接收到前一级的用户接口转换处理单元101发送的处理后的内部数据后,根据提前配置的处理模式,选择直通模式、地址模式、DMA模式三种模式中的一种进行处理后,通过单元发送接口输出给下一级的协议接口转换处理单元104进行协议接口转换处理。
其中,直通模式指的是对数据不进行任何处理,直接通过单元发送接口输出给下一级的协议接口转换处理单元104进行协议接口转换处理。地址模式指的是基于芯片处理需求对输入的数据加入目的地址,通过单元发送接口输出给下一级的协议接口转换处理单元104进行协议接口转换处理。DMA模式指的是根据实时更新的目的地址队列,为输入的数据分配存储的目的地址,进而通过单元发送接口输出给下一级的协议接口转换处理单元104进行协议接口转换处理。
需要说明的是,还可以设置其他处理模式,从而可以实现根据处理需求完成不同模式的选择,满足外部处理器件的接收和处理需求。对于具体的处理模型,本申请不做限定。
接收处理单元103
参见图5,该图为本申请实施例提供的一种接收处理单元的示意图。
接收处理单元103通过单元接收接口接收到前一级的协议接口转换处理单元104发送的数据后,根据提前配置的处理模式,选择直通模式、地址模式、DMA模式三种模式中的一种进行处理后,通过单元内部接口输出给下一级的用户接口转换处理单元101进行用户接口转换处理。
需要说明的是,还可以设置其他处理模式,从而可以实现根据处理需求完成不同模式的选择,满足内部芯片逻辑的接收和处理需求。对于具体的处理模型,本申请不做限定。
协议接口转换处理单元104
参见图6,该图为本申请实施例提供的一种协议接口转换处理单元的示意图。通过协议接口转换处理单元104进行转换处理的流程分为两种,包括流程3:从上一级的发送处理单元102通过单元发送接口接收到数据,经过协议接口转换处理单元104处理后发送到外部处理器件,和流程4:从协议接口接收到外部处理器件发送的外部数据,经过协议接口转换处理单元104处理后,通过单元接收接口将处理后的外部数据输入至下一级的接收处理单元103进行接收处理。
流程3中,首先接收上一级的发送处理单元102发送的数据,并将该数据保存至输出缓存,随后选择提前配置好的第二协议接口类型,以输入至不同的第二协议接口进行逻辑处理后输出至外部处理器件。
在一些具体的实现方式中,上述第二协议接口可以包括Interlaken协议接口、以太网协议接口和自定义协议接口。即,选择Interlaken协议、以太网协议和自定义协议中的一种进行协议转换后发送到外部处理器件。其中,设置自定义协议接口的目的是,当外部处理器件的数据接口不是上述两种标准接口时,可基于外部处理器件接口开发自定义协议传输接口,保证芯片通过芯片功能扩展系统100和外部处理器件完成对接,从而增强了通用性。
流程4中,当外部处理器件完成扩展功能处理后,可以将外部数据输入至芯片的芯片功能扩展系统100,根据提前协议配置的第二协议接口类型,选择Interlaken协议、以太网协议和自定义协议中的一种进行协议转换后,存入输入缓存以完成数据接收后,再通过单元接收接口,输入给下一级的接收处理单元103进行接收处理。
可以理解的是,倘若芯片只需要将处理后的内部数据发送至外部处理器件,而无需将二次处理后的外部数据发送至芯片内部逻辑,那么该芯片功能扩展系统100可以只包括上述的用户接口转换处理单元101、发送处理单元102和协议接口转换处理单元104。类似的,倘若只需要将二次处理后的外部数据发送至芯片内部逻辑,而芯片无需将处理后的内部数据发送至外部处理器件,那么该芯片功能扩展系统100可以只包括上述的用户接口转换处理单元101、接收处理单元103和协议接口转换处理单元104。对于具体的芯片功能扩展系统100组成,本申请不做限定。
本申请公开了一种芯片功能扩展系统,在芯片开发过程中加入该芯片功能扩展系统100,可以在芯片生产完成后,当有新增重要功能需要处理,且芯片不支持时,通过芯片功能扩展系统100连接外部可处理该功能的器件,以实现对新增需求的支持,从而提升了芯片的功能扩展性,在对芯片功能需求增加时,可通过增加外挂功能处理器的方式实现对功能的支持,而不需要重新生产一颗新的替代芯片,从而降低了芯片的开发成本和实现时间。
参见图7,该图为本申请实施例提供的一种芯片功能扩展方法流程图。该方法包括:
S701:将内部数据输入至第一协议接口进行逻辑处理,以得到处理后的内部数据。
在一些具体的实现方式中,第一协议接口可以包括:AXI协议接口、AXI_Stream协议接口、Local Bus协议接口和自定义接口中的一种或多种。
S702:将处理后的内部数据输入至第二协议接口进行逻辑处理,以得到二次处理后的内部数据。
在一些具体的实现方式中,第二协议接口可以包括:Interlaken协议接口、以太网协议接口和自定义协议接口中的一种或多种。
S703:将二次处理后的内部数据发送至外部处理器件。
参见图8,该图为本申请实施例提供的另一种芯片功能扩展方法流程图。该方法包括:
S801:将外部数据输入至第二协议接口进行逻辑处理,以得到处理后的外部数据。
S802:将处理后的外部数据输入至第一协议接口进行逻辑处理,以得到二次处理后的外部数据。
S803:将二次处理后的外部数据发送至芯片内部逻辑。
本申请公开了一种芯片功能扩展方法,在芯片开发过程中加入该芯片功能扩展系统100,可以在芯片生产完成后,当有新增重要功能需要处理,且芯片不支持时,通过芯片功能扩展系统100连接外部可处理该功能的器件,以实现对新增需求的支持,从而提升了芯片的功能扩展性,在对芯片功能需求增加时,可通过增加外挂功能处理器的方式实现对功能的支持,而不需要重新生产一颗新的替代芯片,从而降低了芯片的开发成本和实现时间。
本申请实施例还提供了对应的生成设备以及计算机存储介质,用于实现本申请实施例提供的方案。
其中,设备包括存储器和处理器,存储器用于存储指令或代码,处理器用于执行指令或代码,以使设备执行本申请任一实施例的一种灯光控制方法。
计算机存储介质中存储有代码,当代码被运行时,运行代码的设备实现本申请任一实施例所述的方法。
本申请实施例中提到的“第一”、“第二”(若存在)等名称中的“第一”、“第二”只是用来做名字标识,并不代表顺序上的第一、第二。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如只读存储器(英文:read-only memory,ROM)/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于设备及介质实施例而言,由于其基本相似于系统、方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的设备及介质实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元提示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述,仅为本申请的一种具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种芯片功能扩展系统,其特征在于,所述系统包括:用户接口转换处理单元、发送处理单元、协议接口转换处理单元;
所述用户接口转换处理单元与所述发送处理单元的第一端连接,所述协议接口转换处理单元与所述发送处理单元的第二端连接;
所述用户接口转换处理单元,用于将内部数据输入至第一协议接口进行逻辑处理;将处理后的内部数据发送至所述发送处理单元;
所述发送处理单元,用于将所述处理后的内部数据发送至所述协议接口转换处理单元;
所述协议接口转换处理单元,用于将所述处理后的内部数据输入至第二协议接口进行逻辑处理;将二次处理后的内部数据发送至外部处理器件。
2.根据权利要求1所述的系统,其特征在于,所述第一协议接口包括:AXI协议接口、AXI_Stream协议接口、LocalBus协议接口和自定义接口中的一种或多种。
3.根据权利要求1所述的系统,其特征在于,所述发送处理单元具体用于:将所述处理后的内部数据直接发送至所述协议接口转换处理单元;
或,基于芯片处理需求对所述处理后的内部数据加入目的地址后发送至所述协议接口转换处理单元;
或,基于目的地址队列为所述处理后的内部数据存储目的地址后发送至所述协议接口转换处理单元。
4.根据权利要求1所述的系统,其特征在于,所述第二协议接口包括:Interlaken协议接口、以太网协议接口和自定义协议接口中的一种或多种。
5.根据权利要求1所述的系统,其特征在于,所述用户接口转换处理单元还用于:将所述处理后的内部数据保存至输出缓存。
6.一种芯片功能扩展系统,其特征在于,所述系统包括:协议接口转换处理单元、接收处理单元、用户接口转换处理单元;
所述用户接口转换处理单元与所述接收处理单元的第一端连接,所述协议接口转换处理单元与所述接收处理单元的第二端连接;
所述协议接口转换处理单元,用于将外部数据输入至第二协议接口进行逻辑处理;将处理后的外部数据发送至所述接收处理单元;
所述接收处理单元,用于将所述处理后的外部数据发送至所述用户接口转换处理单元;
所述用户接口转换处理单元,用于将所述处理后的外部数据输入至第一协议接口进行逻辑处理;将二次处理后的外部数据发送至芯片内部逻辑。
7.根据权利要求6所述的系统,其特征在于,所述用户接口转换处理单元还用于:将所述处理后的外部数据保存至输入缓存。
8.根据权利要求1至7任一项所述的系统,其特征在于,所述芯片功能扩展系统的第一端用于通过用户接口与芯片内部逻辑连接,所述芯片功能扩展系统的第二端用于通过协议接口与外部处理器件连接。
9.一种芯片功能扩展方法,其特征在于,所述方法包括:
将内部数据输入至第一协议接口进行逻辑处理,以得到处理后的内部数据;
将所述处理后的内部数据输入至第二协议接口进行逻辑处理,以得到二次处理后的内部数据;
将所述二次处理后的内部数据发送至外部处理器件。
10.一种芯片功能扩展方法,其特征在于,所述方法包括:
将外部数据输入至第二协议接口进行逻辑处理,以得到处理后的外部数据;
将所述处理后的外部数据输入至第一协议接口进行逻辑处理,以得到二次处理后的外部数据;
将所述二次处理后的外部数据发送至芯片内部逻辑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310195454.8A CN116303228A (zh) | 2023-02-27 | 2023-02-27 | 一种芯片功能扩展方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310195454.8A CN116303228A (zh) | 2023-02-27 | 2023-02-27 | 一种芯片功能扩展方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116303228A true CN116303228A (zh) | 2023-06-23 |
Family
ID=86817984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310195454.8A Pending CN116303228A (zh) | 2023-02-27 | 2023-02-27 | 一种芯片功能扩展方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116303228A (zh) |
-
2023
- 2023-02-27 CN CN202310195454.8A patent/CN116303228A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7660932B2 (en) | Composing on-chip interconnects with configurable interfaces | |
CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
CN102195963B (zh) | 设备布局中的音频/视频流送 | |
US8347008B2 (en) | Method and system for hardware based implementation of USB 1.1 over a high speed link | |
US7254603B2 (en) | On-chip inter-network performance optimization using configurable performance parameters | |
CN108107827B (zh) | 一种基于zynq平台软核的srio控制方法 | |
WO2018040016A1 (zh) | 一种协议转换器及协议转换方法 | |
US20080034147A1 (en) | Method and system for transferring packets between devices connected to a PCI-Express bus | |
CN111162984B (zh) | 一种基于biss-c的控制方法、装置及通信系统 | |
JP5479709B2 (ja) | データを処理するためのサーバ‐プロセッサ・ハイブリッド・システムおよび方法 | |
CN101588285A (zh) | 一种非透明传输的实现方法、非透明桥和通信系统 | |
WO2014134947A1 (zh) | 控制信息的收发装置和方法 | |
EP2699030A1 (en) | Route switching device, network switching system and route switching method | |
CN104333842A (zh) | 一种基于wifi的智能设备节目资源共享方法及其系统 | |
CN107168744B (zh) | 用于数字信号处理器芯片文件加载的系统及方法 | |
CN114679418A (zh) | 数据传输方法、电子设备和存储介质 | |
CN111045817B (zh) | 一种PCIe传输管理方法、系统和装置 | |
CN116303228A (zh) | 一种芯片功能扩展方法及系统 | |
WO2021056995A1 (zh) | 一种基于并机系统的通信方法、通信装置及终端 | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
RU175049U9 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
CN114928657A (zh) | 到多协议片上系统中的互连的连通性的合成的系统和方法 | |
US8913527B2 (en) | Multiple die communication system | |
EP4053709A1 (en) | Multi-chip interconnection system based on pcie bus | |
CN111554291B (zh) | 设备控制方法、语音输入终端、语音平台及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |