CN116302666A - 包括奇偶校验管理模块的存储控制器、包括存储控制器的存储设备和存储设备的操作方法 - Google Patents

包括奇偶校验管理模块的存储控制器、包括存储控制器的存储设备和存储设备的操作方法 Download PDF

Info

Publication number
CN116302666A
CN116302666A CN202211409076.0A CN202211409076A CN116302666A CN 116302666 A CN116302666 A CN 116302666A CN 202211409076 A CN202211409076 A CN 202211409076A CN 116302666 A CN116302666 A CN 116302666A
Authority
CN
China
Prior art keywords
sector
count
target page
threshold
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211409076.0A
Other languages
English (en)
Inventor
高相圭
刘荣旻
金种必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116302666A publication Critical patent/CN116302666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了一种与非易失性存储器件通信的存储控制器的操作方法。该方法包括：确定包括多个扇区的目标页的编程/擦除(P/E)计数是否大于或等于P/E阈值；基于确定目标页的P/E计数大于或等于P/E阈值来获取目标页；从获取的目标页的多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；以及通过将第一扇区的第一奇偶校验区中的余量区域移动到第二扇区的第二奇偶校验区来扩展第二扇区的第二奇偶校验区。

Description

包括奇偶校验管理模块的存储控制器、包括存储控制器的存 储设备和存储设备的操作方法
相关申请的交叉引用
本申请要求于2021年12月21日在韩国知识产权局递交的韩国专利申请No.10-2021-0183923的优先权，该申请的全部公开内容通过引用合并于此。
技术领域
本文描述的本公开的实施例涉及一种存储控制器，并且更具体地，涉及一种扩展非易失性存储器件的奇偶校验区的存储控制器。
背景技术
随着存储设备的存储器单元逐渐小型化和堆叠化，存储器单元正在退化，并且存储器单元的耐用性正在下降。此外，随着每个存储器单元所存储的位数增加，存储器单元的耐用性进一步成为问题。由于这些问题，基于纠错码的奇偶校验位可以用于纠正存储在存储器单元中的数据中发生的错误。随着存储奇偶校验位的奇偶校验区的大小增加，可以提高纠错能力。
换句话说，可以通过增加可靠性降低的存储器单元的奇偶校验区的大小来再次使用可靠性降低的存储器单元。因此，需要一种通过增加可靠性降低的存储器单元的奇偶校验区的大小来提高纠错能力并重新使用可靠性降低的存储器单元的技术。
发明内容
本公开的示例实施例提供了一种包括奇偶校验管理模块的存储控制器、包括该存储控制器的存储设备、以及该存储设备的操作方法。
根据示例实施例的一个方面，提供了一种操作与非易失性存储器件通信的存储控制器的方法，该方法包括：确定包括多个扇区的目标页的编程/擦除(P/E)计数是否大于或等于P/E阈值；基于确定目标页的P/E计数大于或等于P/E阈值获取目标页；从获取的目标页的多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；以及通过将第一扇区的第一奇偶校验区中的余量区域移动到第二扇区的第二奇偶校验区来扩展第二扇区的第二奇偶校验区。
根据示例实施例的一个方面，提供了一种操作包括非易失性存储器件和存储控制器的存储设备的方法，该方法包括：由存储控制器确定包括多个扇区的目标页的编程/擦除(P/E)计数是否大于或等于P/E阈值；基于确定目标页的P/E计数大于或等于P/E阈值，由存储控制器向非易失性存储器件发送对目标页的获取请求；基于接收到获取请求，由非易失性存储器件将目标页获取到存储控制器；由存储控制器从获取的目标页的多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；以及由存储控制器通过将第一扇区的第一奇偶校验区中的余量区域移动到第二扇区的第二奇偶校验区来扩展第二扇区的第二奇偶校验区。
根据示例实施例的一个方面，提供了一种存储设备，包括：非易失性存储器件，被配置为存储多个页；纠错码(ECC)引擎，被配置为执行多个页的纠错；计数表，被配置为管理分别与多个页相对应的编程/擦除(P/E)计数；以及奇偶校验管理模块，被配置为基于多个P/E计数辅助ECC引擎的纠错，其中奇偶校验管理模块被配置为：参考计数表，确定与目标页相对应的目标P/E计数是否大于或等于目标P/E阈值；基于确定目标页的P/E计数大于或等于P/E阈值，从非易失性存储器件中获取目标页；从获取的目标页的多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；基于确定具有高可靠性的第一扇区和具有低可靠性的第二扇区，通过将第一扇区的第一奇偶校验区中的余量区域移动到第二扇区的第二奇偶校验区来扩展第二扇区的第二奇偶校验区；以及请求ECC引擎对第二奇偶校验区被扩展的目标页进行解码。
附图说明
通过参考附图详细描述本公开的示例实施例，本公开的上述和其他方面和特征将变得显而易见。
图1是根据本公开的示例实施例的存储系统的框图。
图2是根据本公开的一些示例实施例详细示出图1的存储控制器的框图。
图3是描述根据本公开的一些示例实施例的图1的存储设备的操作方法的图。
图4是描述余量区域的图，该余量区域的大小根据可变参数来确定。
图5是描述根据本公开的一些示例实施例的用于基于断开单元计数来确定扇区的可靠性的操作的图。
图6是描述根据本公开的一些示例实施例的用于基于循环计数来确定扇区的可靠性的操作的图。
图7是描述根据本公开的一些示例实施例的存储控制器的操作的流程图。
图8是描述根据本公开的一些示例实施例的用于基于断开单元计数来确定扇区的可靠性的操作的流程图。
图9是描述根据本公开的一些示例实施例的用于基于循环计数来确定扇区的可靠性的操作的流程图。
具体实施方式
下面，将对本公开的示例性实施例进行详细和清楚的描述，以使本领域的技术人员能够容易地实施本公开。关于本发明的描述，为了便于整体理解，在附图中相同的部件将用相同的附图标记/数字标记，因此将省略额外的描述以避免重复。
图1是根据本公开的示例实施例的存储系统的框图。参考图1，存储系统10可以包括主机11和存储设备100。在一些示例实施例中，存储系统10可以包括被配置为处理各种信息的计算系统，诸如个人计算机(PC)、笔记本电脑、膝上型电脑、服务器、工作站、平板电脑、智能手机、数码相机和黑匣子。
主机11可以控制存储系统10的整体操作。例如，主机11可以将数据存储在存储设备100中，或者可以读取存储在存储设备100中的数据。
存储设备10可以包括存储控制器110和非易失性存储器件120。存储控制器110可以将数据存储在非易失性存储器件120中或者可以读取存储在非易失性存储器件120中的数据。
存储控制器110可以包括奇偶校验管理模块111和计数表112。奇偶校验管理模块111可以参考计数表112对存储在非易失性存储器件120中的多个存储器页中的目标页执行奇偶校验管理操作。目标页可以指存储器页中的奇偶校验管理操作所针对的存储器页。奇偶校验管理操作可以指扩展目标页的多个扇区中具有低可靠性的扇区的奇偶校验区的操作。将综合参考图3详细描述奇偶校验管理操作。
计数表112可以存储非易失性存储器件120的多个存储器页的编程/擦除计数。对应的存储器页的P/E计数可以指在对应的存储器页中执行的编程/擦除操作的次数。
非易失性存储器件120可以在存储控制器110的控制下操作。例如，基于指示操作的命令CMD和指示数据位置的地址ADD，存储控制器110可以将数据存储在非易失性存储器件120中或者可以读取存储在非易失性存储器件120中的数据。
非易失性存储器件120可以包括多个存储器页。多个存储器页中的每一个存储器页可以是读取操作、编程操作、擦除操作和奇偶校验管理操作的单元。多个存储器页中的每一个存储器页可以包括多个扇区。多个扇区中的每一个扇区可以包括数据区和奇偶校验区。用于纠错的奇偶校验位可以存储在奇偶校验区中。
在一些示例实施例中，非易失性存储器件120可以是NAND闪存器件，但本公开不限于此。例如，非易失性存储器件120可以是各种存储设备中的一种，即使电源关闭，该非易失性存储器件仍保留存储在其中的数据，例如相变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)和铁电随机存取存储器(FRAM)。
图2是根据本公开的一些示例实施例详细示出图1的存储控制器的框图。参考图1和图2，存储控制器110可以与主机11和非易失性存储器件120通信。存储控制器110可以包括奇偶校验管理模块111、计数表112、处理器113、随机存取存储器(RAM)114、只读存储器(ROM)115、纠错码(ECC)引擎116、主机接口电路117和非易失性存储器接口电路118。奇偶校验管理模块111和计数表112类似于图1的奇偶校验管理模块111和计数表112，因此将省略额外的描述以避免冗余。
在一些示例实施例中，存储控制器110可以包括固件存储器。固件存储器可以以指令的形式存储对于存储控制器110的操作所必需的各种信息。
处理器113可以控制存储控制器110的整体操作。RAM 114可以用作存储控制器110的缓冲存储器、高速缓冲存储器或工作存储器。在一些示例实施例中，RAM 114可以包括静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。ROM 115可以用作存储对于控制器110的操作所必需的信息的只读存储器。
在一些示例实施例中，RAM 114可以包括静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。ECC引擎116可以将具有超过纠错能力的错误级别(例如，翻转位的数量)的数据处理为不可纠正的错误。
ECC引擎116可以通过使用纠错码(ECC)操作对从主机11接收的数据进行编码。ECC引擎116可以根据ECC操作创建与数据相对应的奇偶校验区。也就是说，通过编码操作，ECC引擎116可以根据主机的请求从数据中生成包括数据区和奇偶校验区的扇区，并且可以将该扇区存储在非易失性存储器件120中。
ECC引擎116可以纠正包括在从非易失性存储器件120接收到的扇区中的错误(即，可以对扇区执行解码)。根据解码操作，参考奇偶校验区，ECC引擎116可以检测数据区的错误或者可以纠正检测到的错误。
当奇偶校验管理模块111通过奇偶校验管理操作扩展具有低可靠性的扇区的奇偶校验区时，ECC引擎116可以纠正包括在具有低可靠性的扇区中的错误。也就是说，奇偶校验管理模块111可以辅助ECC引擎116的纠错操作。
存储控制器110可以通过主机接口电路117与主机11通信。在一些示例实施例中，主机接口电路117可以基于各种接口(例如串行ATA(SATA)接口、外围组件互连快速(PCIe)接口、串行连接SCSI(SAS)接口、非易失性存储器快速(NVMe)接口和通用闪存(UFS)接口)中的至少一种来实现。
存储控制器110可以通过非易失性存储器接口电路118与非易失性存储器件120通信。在一些示例实施例中，非易失性存储器接口电路118可以基于NAND接口来实现。
图3是描述根据本公开的一些示例实施例的存储设备的操作方法的图。参考图3，存储设备100可以包括存储控制器110和非易失性存储器件120。该存储设备100可以对应于图1的存储设备100。
存储控制器110可以对非易失性存储器件120执行奇偶校验管理操作。存储控制器110可以包括奇偶校验管理模块111、计数表112和ECC引擎116。奇偶校验管理模块111、计数表112和ECC引擎116类似于图2的奇偶校验管理模块111、计数表112和ECC引擎116，因此将省略额外的描述以避免冗余。
计数表112可以存储分别与非易失性存储器件120的多个存储器页PG1至PGM相对应的多个编程/擦除(P/E)计数CI1、CI2、.....CIM。多个P/E计数CI1至CIM可以被称为“第一计数至第M计数”。这里，“M”是自然数。多个P/E计数CI1至CIM中的每个可以指在多个存储器页PG1、PG2、……PGM中的相应存储器页中执行的编程/擦除操作的数量。多个存储器页PG1到PGM可以被称为“第一页至第M页”。例如，第一P/E计数CI1可以对应于在第一页PG1中执行的编程操作的数量与在第一页PG1中执行的擦除操作的数量之和。
非易失性存储器件120可以包括多个存储器页PG1至PGM。多个存储器页PG1至PGM中的每个可以是读取操作、编程操作、擦除操作和奇偶校验管理操作的单元。多个存储器页PG1至PGM中的每个可以包括多个扇区SC1、SC2、……SCN。例如，可以将多个扇区SC1至SCN称为“第一扇区至第N扇区SC1至SCN”。这里，“N”是自然数。
多个扇区SC1至SCN中的每个可以包括数据区和奇偶校验区。用于纠错的奇偶校验位可以存储在奇偶校验区中。例如，第一扇区SC1可以包括第一数据区DT1和第一奇偶校验区PT1。第二扇区SC2可以包括第二数据区DT2和第二奇偶校验区PT2。非易失性存储器件120类似于图2的非易失性存储器件120，因此将省略额外的描述以避免冗余。
下面，将描述根据本公开的一些示例实施例的存储设备100的操作方法。具体地，将根据存储设备100的操作方法来执行目标页的奇偶校验管理操作。而且，由奇偶校验管理模块111改变奇偶校验区之前的目标页用“As-Is”标记，而奇偶校验区被改变之后的目标页用“To-Be”标记。
在第一操作①中，奇偶校验管理模块111可以参考计数表112确定目标页的P/E计数是否大于或等于P/E阈值。P/E阈值可以指用于确定多个存储器页PG1至PGM的寿命的标准。
例如，目标页可以是第一页PG1。奇偶校验管理模块111可以参考计数表112确定第一页PG1的P/E计数CI1是否大于或等于P/E阈值。当第一页PG1的P/E计数CI1小于P/E阈值时，奇偶校验管理模块111可以确定第一页PG1的可靠性得到保证。奇偶校验管理模块111可以不对可靠性得到保证的第一页PG1执行奇偶校验管理操作。
当第一页PG1的P/E计数CI1大于或等于P/E阈值时，奇偶校验管理模块111可以确定第一页PG1的可靠性未得到保证。奇偶校验管理模块111可以对可靠性未得到保证的第一页PG1执行奇偶校验管理操作。
在第二操作②中，ECC引擎116可以在奇偶校验管理模块111的控制下获取非易失性存储器件120的目标页。ECC引擎116可以对获取的目标页进行解码。例如，目标页可以是第一页PG1。
在奇偶校验区被改变之前的第二操作②中，属于目标页的多个扇区SC1至SCN的奇偶校验区的大小可以彼此相等。例如，在第一页PG1的奇偶校验区被改变之前，第一扇区SC1的第一奇偶校验区PT1和第二扇区SC2的第二奇偶校验区PT2可以具有相同的大小。
在第三操作③中，奇偶校验管理模块111可以从获取的目标页中的多个扇区SC1至SCN中确定高可靠性的第一扇区SC1和低可靠性的第二扇区SC2。具有高可靠性的第一扇区SC1的第一奇偶校验区PT1可以包括余量区域MR。余量区域MR可以是在对高可靠性的第一扇区SC1执行错误验证操作时不使用的备用区域(或保留区域)。
例如，奇偶校验管理模块111可以从如此获取的第一页PG1中的多个扇区SC1至SCN中确定高可靠性的第一扇区SC1和低可靠性的第二扇区SC2。
在一些示例实施例中，奇偶校验管理模块111可以基于断开单元计数来确定高可靠性的第一扇区SC1和低可靠性的第二扇区SC2。断开单元计数可以指：当对目标页执行编程操作时阈值电压不超过读取电压的单元的数量。将综合参考图5进行详细描述。
在一些示例实施例中，奇偶校验管理模块111可以基于循环计数来确定高可靠性的第一扇区SC1和低可靠性的第二扇区SC2。循环计数可以指：所执行的用于将存储器单元的阈值电压编程到符合ISPP(增量步长脉冲编程)方案的给定值的编程循环的数量。可以以扇区为单位管理循环计数。
在一些示例实施例中，每当执行编程循环时，扇区中的存储器单元的阈值电压电平可以逐渐增加。可以重复编程循环，直到扇区中的存储器单元的阈值电压电平达到验证电压。
当扇区中的存储器单元的阈值电压电平达到验证电压时，奇偶校验管理模块111可以确定编程操作成功完成。编程循环可以包括施加编程电压的编程步骤和施加验证电压的验证步骤。也就是说，可以通过ISPP对扇区执行编程操作。这将参考图6更详细地描述。
图6示出了对具有高可靠性的扇区施加的编程和验证电压的第一情况(“情况1”)。每个周期称为一个循环。对于情况1，示出了第一循环、第二循环、第三循环、第四循环和第五循环。在该示例中，连续施加更高的编程电压，直到扇区在第五循环后被成功编程。
图6还示出了对具有低可靠性的扇区施加的编程和验证电压的第二情况(“情况2”)。对于情况2，示出了第一循环、第二循环和第三循环。在该示例中，连续施加更高的编程电压，直到扇区在第三循环后被成功编程。
下面进一步讨论图6的其他方面。
返回图3，在第四操作④中，奇偶校验管理模块111可以将具有高可靠性的第一扇区SC1的第一奇偶校验区PT1的余量区域移动到具有低可靠性的第二扇区SC2的第二奇偶校验区PT2。这样，奇偶校验管理模块111可以生成奇偶校验区被改变的目标页。
例如，目标页可以是第一页PG1。奇偶校验管理模块111可以通过将具有高可靠性的第一扇区SC1的第一奇偶校验区PT1的余量区域移动到具有低可靠性的第二扇区SC2的第二奇偶校验区PT2来生成奇偶校验区被改变的目标页。
在这种情况下，在奇偶校验区被改变的目标页中，第一奇偶校验区PT1的大小(在图3中表示为PT1_r)可以小于第二奇偶校验区PT2的大小(在图3中表示为PT2_r)。换句话说，奇偶校验区被改变的目标页的第一奇偶校验区PT1可以减少余量区域MR那么多，而奇偶校验区被改变的目标页的第二奇偶校验区PT2可以增加余量区域MR那么多。
随着奇偶校验管理模块111扩展具有低可靠性的第二扇区SC2的第二奇偶校验区PT2，可以提高第二扇区SC2的可靠性。例如，当扩展第二扇区SC2的第二奇偶校验区PT2时，第二扇区SC2中发生不可纠错的概率可以降低。
相反，由于具有高可靠性的第一扇区SC1已经具有足够的可靠性，所以即使第一奇偶校验区PT1减小，也可以保证给定级别的可靠性。也就是说，可以通过重新布置目标页的奇偶校验区来整体提高第一页PG1的可靠性。这可以意味着存储设备100的可靠性提高并且存储设备100的寿命延长。
在一些示例实施例中，当目标页的P/E计数超过参考值时，奇偶校验管理模块111可以将第一奇偶校验区PT1的余量区域MR移动到第二奇偶校验区PT2。参考值可以对应于P/E阈值与可变参数之和。余量区域MR的大小可以根据可变参数来确定。例如，随着可变参数增加，余量区域MR的大小可以增加。这将参考图3和图4详细描述。
在第五操作⑤中，奇偶校验管理模块111可以请求对奇偶校验区被改变的目标页进行编码。ECC引擎116可以对奇偶校验区被改变的目标页进行编码。ECC引擎116可以请求非易失性存储器件120存储编码后的目标页。
例如，目标页可以是第一页PG1。奇偶校验管理模块111可以请求对奇偶校验区被改变的第一页PG1进行编码。ECC引擎116可以对奇偶校验区被改变的第一页PG1进行编码。ECC引擎116可以请求非易失性存储器件120存储如此编码的第一页PG1。
在一些示例实施例中，奇偶校验管理模块111可以对非易失性存储器件120的目标页重复执行奇偶校验管理操作。在奇偶校验管理模块111的控制下，ECC引擎116可以再次从非易失性存储器件120获取奇偶校验区被改变的目标页。ECC引擎116可以对再次获取的目标页进行解码。奇偶校验管理模块111可以从再次获取的目标页中的多个扇区SC1至SCN中确定高可靠性的第一扇区SC1和低可靠性的第二扇区SC2。
奇偶校验管理模块111可以将再次获取的目标页的第一扇区SC1的第一奇偶校验区PT1的余量区域移动到再次获取的目标页的第二扇区SC2的第二奇偶校验区PT2。奇偶校验管理模块111可以请求对奇偶校验区被再次改变的目标页进行编码。ECC引擎116可以对奇偶校验区被再次改变的目标页进行编码。
奇偶校验管理模块111可以对目标页重复执行奇偶校验管理操作，直到非易失性存储器件120的目标页被设置为只读模式。只读模式可以指不对存储器页执行编程操作或擦除操作的模式。
图4是描述余量区域的图，该余量区域的大小根据可变参数来确定。
参考奇偶校验区被改变之前的第一页PG1，示出了包括第一余量区域MRa和第二余量区域MRb的第一奇偶校验区PT1。第一余量区域MRa可以对应于可变参数VP是第一值A的情况。第二余量区域MRb可以对应于可变参数VP是第二值2A的情况。在一些示例实施例中，当第二值2A是第一值A的两倍时，第二余量区域MRb的大小可以是第一余量区域MRa的大小的两倍。也就是说，可以根据可变参数VP来确定余量区域的大小。
参考当可变参数VP是第一值A时包括改变的奇偶校验区的第一页PG1，第二奇偶校验区PT2可以增加具有与第一值A相对应的尺寸的第一余量区域MRa那么多。也就是说，在奇偶校验区被改变的第一页PG1中，第一奇偶校验区PT1可以减少第一余量区域MRa那么多，而第二奇偶校验区PT2可以增加第一余量区域MRa那么多。
参考当可变参数VP是第二值2A时包括改变的奇偶校验区的第一页PG1，第二奇偶校验区PT2可以增加具有与第二值2A相对应的尺寸的第二余量区域MRb那么多。也就是说，在奇偶校验区被改变的第一页PG1中，第一奇偶校验区PT1可以减少第二余量区域MRb那么多，而第二奇偶校验区PT2可以增加第二余量区域MRb那么多。
图5是描述根据本公开的一些示例实施例的用于基于断开单元计数来确定扇区的可靠性的操作的图。将参考图3和图5描述奇偶校验管理模块111根据断开单元计数确定高可靠性扇区和低可靠性扇区的操作。在图5中，纵轴表示存储器单元的数量，并且横轴表示阈值电压。存储器单元可以具有擦除状态“E”和编程状态“P”中的一个状态。
当确定目标页的P/E计数大于或等于P/E阈值时，奇偶校验管理模块111可以对目标页执行一次性编程。一次性编程可以指通过一个编程周期来存储能够存储在多级单元中的多位的编程操作。例如，在对目标页执行一次性编程之后，目标页的存储器单元可以具有擦除状态“E”或编程状态“P”。
之后，奇偶校验管理模块111可以基于读取电压Vrd读取目标页的存储器单元的位值，并且可以获得断开单元计数。例如，基于读取电压Vrd被确定为擦除状态“E”的存储器单元可以被称为“断开单元”，而基于读取电压Vrd被确定为编程状态“P”的存储器单元可以被称为“导通单元”。断开单元计数可以指包括在目标页中的存储器单元之中的断开单元的数量。
在一些示例实施例中，奇偶校验管理模块111可以获得分别与目标页中的多个扇区相对应的多个断开单元计数。例如，当目标页包括第一扇区和第二扇区时，奇偶校验管理模块111通过对目标页执行一次性编程，然后基于读取电压Vrd执行与目标页相关联的读取操作，可以获得第一扇区的第一断开单元计数和第二扇区的第二断开单元计数。
奇偶校验管理模块111可以将多个断开单元计数中的每一个断开单元计数与计数阈值进行比较。计数阈值可以用于确定第一扇区和第二扇区的可靠性是高还是低。例如，当断开单元计数不超过计数阈值时，与断开单元计数相对应的扇区可以具有高可靠性。当断开单元计数超过计数阈值时，与断开单元计数相对应的扇区可以具有低可靠性。
详细地，参考与具有高可靠性的扇区相关联的曲线图，第一断开单元区域OC1可以包括阈值电压小于或等于读取电压Vrd的存储器单元。特定扇区的第一断开单元计数可以指包括在第一断开单元区域OC1中的存储器单元的数量。当第一断开单元计数不超过计数阈值时，奇偶校验管理模块111可以确定特定扇区具有高可靠性。
参考与具有低可靠性的扇区相关联的曲线图，第二断开单元区域OC2可以包括阈值电压小于或等于读取电压Vrd的存储器单元。特定扇区的第二断开单元计数可以指包括在第二断开单元区域OC2中的存储器单元的数量。当第二断开单元计数超过计数阈值时，奇偶校验管理模块111可以确定特定扇区具有低可靠性。
当第二断开单元计数超过第一丢弃阈值时，奇偶校验管理模块111可以将包括特定扇区的页设置为只读模式。奇偶校验管理模块111可以不对被设置为只读模式的页执行奇偶校验管理操作。第一丢弃阈值可以大于计数阈值。
图6是描述根据本公开的一些示例实施例的用于基于循环计数来确定扇区的可靠性的操作的图。将参考图3和图6描述奇偶校验管理模块111根据循环计数确定高可靠性扇区和低可靠性扇区的操作。在图6中，纵轴表示电压，横轴表示时间。
奇偶校验管理模块111可以根据主机的编程请求对目标页执行ISPP。奇偶校验管理模块111可以通过对目标页执行ISPP来生成分别与多个扇区相对应的多个循环计数。在一些示例实施例中，计数表112可以存储分别与多个扇区相对应的多个循环计数。
此外，奇偶校验管理模块111可以通过对目标页执行ISPP来更新目标页的P/E计数。例如，当奇偶校验管理模块111对P/E计数为“5”的目标页执行ISPP时，奇偶校验管理模块111可以更新P/E计数以改变为“6”。
奇偶校验管理模块111可以确定目标页的更新后的P/E计数是否大于或等于P/E阈值。当目标页的更新后的P/E计数大于或等于P/E阈值时，奇偶校验管理模块111可以将多个循环计数中的每一个循环计数与循环阈值进行比较。循环阈值可以用于确定扇区的可靠性是高还是低。例如，当循环计数超过循环阈值时，与循环计数相对应的扇区可以具有高可靠性。当循环计数不超过循环阈值时，与循环计数相对应的扇区可以具有低可靠性。
下面，将描述用于生成与高可靠性的扇区相对应的第一循环计数和与低可靠性的扇区相对应的第二循环计数的操作。
参考与高可靠性的扇区相对应的情况1，示出了第一编程循环至第五编程循环。在第一编程循环的编程步骤中，可以将第一编程电压Vpg1施加到扇区的存储器单元。存储器单元的阈值电压可以响应于第一编程电压Vpg1而增加。在编程步骤之后，在第一编程循环的验证步骤中，奇偶校验管理模块111可以确定存储器单元的阈值电压是否大于验证电压Vfy。当确定存储器单元的阈值电压不大于验证电压Vfy时，奇偶校验管理模块111可以执行第二编程循环。
在第二编程循环的编程步骤中，可以将第二编程电压Vpg2施加到存储器单元。第二编程电压Vpg2的电平可以高于第一编程电压Vpg1的电平。存储器单元的阈值电压可以响应于第二编程电压Vpg2而增加。之后，可以重复编程循环，直到所有存储器单元的阈值电压大于验证电压Vfy。
当所有存储器单元的阈值电压都大于验证电压Vfy时，奇偶校验管理模块111可以确定该扇区被成功编程，并且可以将所执行的编程循环的数量确定为循环计数。例如，在第五编程循环的验证步骤中，当确定所有存储器单元的阈值电压大于验证电压Vfy时，奇偶校验管理模块111可以确定第一循环计数LC1为“5”。
当第一循环计数LC1超过循环阈值时，奇偶校验管理模块111可以确定与第一循环计数LC1相对应的扇区具有高可靠性。例如，当第一循环计数LC1为“5”且循环阈值为“4”时，奇偶校验管理模块111可以确定对应的扇区具有高可靠性。
参考与低可靠性的扇区相对应的情况2，示出了第一编程循环至第三编程循环。在第三编程循环的验证步骤中，当确定所有存储器单元的阈值电压大于验证电压Vfy时，奇偶校验管理模块111可以确定第二循环计数LC2为“3”。
当第二循环计数LC2不超过循环阈值时，奇偶校验管理模块111可以确定与第二循环计数LC2相对应的扇区具有低可靠性。例如，当第二循环计数LC2为“3”且循环阈值为“4”时，奇偶校验管理模块111可以确定对应的扇区具有低可靠性。
在一些示例实施例中，当第二循环计数LC2小于第二丢弃阈值时，奇偶校验管理模块111可以将包括对应扇区的页设置为只读模式。奇偶校验管理模块111可以不对被设置为只读模式的页执行奇偶校验管理操作。第二丢弃阈值可以小于循环阈值。
参考图6描述了具有高可靠性的扇区的第一循环计数LC1为“5”、具有低可靠性的扇区的第二循环计数LC2为“3”的示例。然而，本公开不限于此。
图7是描述根据本公开的一些示例实施例的存储控制器的操作的流程图。将参考图7描述根据本公开的一些示例实施例的存储控制器的操作方法。存储控制器可以对应于图1、图2和图3的存储控制器110。
在操作S110中，存储控制器可以确定目标页的P/E计数是否大于或等于P/E阈值。
在操作S120中，存储控制器可以基于确定目标页的P/E计数大于或等于P/E阈值，获取目标页。
在操作S130中，存储控制器可以从获取的目标页的多个扇区中确定高可靠性的第一扇区和低可靠性的第二扇区。
在一些示例实施例中，存储控制器可以基于多个断开单元计数来确定高可靠性的第一扇区和低可靠性的第二扇区。这将参考图8更详细地描述。
在一些示例实施例中，存储控制器可以基于多个循环计数来确定高可靠性的第一扇区和低可靠性的第二扇区。这将参考图8和图9详细描述。
在操作S140中，存储控制器可以将第一扇区的第一奇偶校验区中的余量区域移动到第二扇区的第二奇偶校验区。这样，存储控制器可以扩展第二扇区的第二奇偶校验区。
在扩展第二扇区的第二奇偶校验区之后，存储控制器可以再次对奇偶校验区被改变的目标页执行奇偶校验管理操作。
在一些示例实施例中，存储控制器可以再次获取奇偶校验区被改变的目标页。存储控制器可以从再次获取的目标页的多个扇区中确定高可靠性的第一扇区和低可靠性的第二扇区。
存储控制器可以将再次获取的目标页的第一扇区的第一奇偶校验区的余量区域移动到再次获取的目标页的第二扇区的第二奇偶校验区。
综上所述，存储控制器可以对目标页重复执行奇偶校验管理操作，直到目标页被设置为只读模式。
图8是描述根据本公开的一些示例实施例的用于基于断开单元计数来确定扇区的可靠性的操作的流程图。将参考图8描述根据本公开的一些示例实施例的存储控制器的操作方法。图8的流程图示出了根据一些示例实施例实现的图7的流程图的操作S130。存储控制器可以对应于图1、图2和图3的存储控制器110。
在操作S131中，存储控制器可以确定目标页的P/E计数是否大于或等于参考值。当确定目标页的P/E计数大于或等于参考值时，存储控制器可以执行操作S132。当确定目标页的P/E计数小于参考值时，存储控制器可以不执行奇偶校验管理操作。
在操作S132中，存储控制器可以获得分别与目标页的多个扇区相对应的多个断开单元计数。在一些示例实施例中，存储控制器可以通过对目标页执行一次性编程来获得分别与目标页的多个扇区相对应的多个断开单元计数。
在操作S133中，存储控制器可以确定在多个断开单元计数中是否存在超过第一丢弃阈值的断开单元计数。当确定多个断开单元计数中存在超过第一丢弃阈值的断开单元计数时，存储控制器可以执行操作S134。当确定多个断开单元计数中不存在超过第一丢弃阈值的断开单元计数时，存储控制器可以执行操作S135。
在操作S134中，存储控制器可以将获取的页设置为只读模式。
在操作S135中，存储控制器可以基于多个断开单元计数确定高可靠性的第一扇区和低可靠性的第二扇区。
存储控制器可以确定与多个断开单元计数中不超过计数阈值的断开单元计数相对应的第一扇区具有高可靠性。例如，当多个断开单元计数中的第一断开单元计数不超过计数阈值时，存储控制器可以确定与第一断开单元计数相对应的第一扇区具有高可靠性。
存储控制器可以确定与多个断开单元计数中超过计数阈值的断开单元计数相对应的第二扇区具有低可靠性。例如，当多个断开单元计数中的第二断开单元计数超过计数阈值时，存储控制器可以确定与第二断开单元计数相对应的第二扇区具有低可靠性。
图9是描述根据本公开的一些示例实施例的用于基于循环计数来确定扇区的可靠性的操作的流程图。将参考图9描述根据本公开的一些示例实施例的存储控制器的操作方法。存储控制器可以对应于图1、图2和图3的存储控制器110。操作S211和操作S220可以分别对应于图7的操作S110和操作S120。
在操作S210中，存储控制器可以通过对目标页执行ISPP来生成分别与目标页的多个扇区相对应的多个循环计数。
在操作S211中，存储控制器可以确定目标页的P/E计数是否大于或等于P/E阈值。当确定目标页的P/E计数大于或等于P/E阈值时，存储控制器可以执行操作S220。当确定目标页的P/E计数小于P/E阈值时，存储控制器可以不执行奇偶校验管理操作。
在操作S220中，存储控制器可以基于确定目标页的P/E计数大于或等于P/E阈值来获取目标页。
在操作S231中，存储控制器可以确定目标页的P/E计数是否大于或等于参考值。当确定目标页的P/E计数大于或等于参考值时，存储控制器可以执行操作S232。当确定目标页的P/E计数小于参考值时，存储控制器可以不执行奇偶校验管理操作。
在操作S232中，存储控制器可以确定在多个循环计数中是否存在超过第二丢弃阈值的循环计数。当确定多个循环计数中不存在超过第二丢弃阈值的循环计数时，存储控制器可以执行操作S233。当确定多个循环计数中存在超过第二丢弃阈值的循环计数时，存储控制器可以执行操作S234。
在操作S233中，存储控制器可以将获取的页设置为只读模式。
在操作S234中，存储控制器可以基于多个循环计数确定高可靠性的第一扇区和低可靠性的第二扇区。
存储控制器可以确定与多个循环计数中超过循环阈值的循环计数相对应的第一扇区具有高可靠性。例如，当多个循环计数中的第一循环计数超过循环阈值时，存储控制器可以确定与第一循环计数相对应的第一扇区具有高可靠性。
存储控制器可以确定与多个循环计数中不超过循环阈值的循环计数相对应的第二扇区具有低可靠性。例如，当多个循环计数中的第二循环计数不超过循环阈值时，存储控制器可以确定与第二循环计数相对应的第二扇区具有低可靠性。
根据本公开的一些示例实施例，提供了一种包括奇偶校验管理模块的存储控制器、包括该存储控制器的存储设备以及该存储设备的操作方法。
根据本公开的一些示例性实施例，因为由奇偶校验管理模块重新设置奇偶校验区，因此可以提高存储设备的可靠性，并且可以延长存储设备的使用寿命。
尽管已经参考本公开的示例实施例描述了本公开，但是对于本领域普通技术人员而言将显而易见的是，在不脱离所附权利要求所阐述的本公开的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (20)

1.一种操作与非易失性存储器件通信的存储控制器的方法，所述方法包括：
确定包括多个扇区的目标页的编程/擦除P/E计数是否大于或等于P/E阈值；
基于确定所述目标页的所述P/E计数大于或等于所述P/E阈值，获取所述目标页；
从获取的目标页的所述多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；以及
通过将所述第一扇区的第一奇偶校验区中的余量区域移动到所述第二扇区的第二奇偶校验区来扩展所述第二扇区的所述第二奇偶校验区。
2.根据权利要求1所述的方法，其中，扩展所述第二奇偶校验区还包括：
基于确定了具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区，确定所述P/E计数是否超过参考值；以及
基于确定所述P/E计数超过所述参考值，将所述第一奇偶校验区中的所述余量区域移动到所述第二奇偶校验区。
3.根据权利要求2所述的方法，其中，所述参考值是所述P/E阈值与可变参数之和，以及
其中，基于所述可变参数确定所述余量区域的大小。
4.根据权利要求1所述的方法，其中，确定具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区包括：
通过对所述多个扇区中的每一个扇区执行一次性编程，获得分别与所述多个扇区相对应的多个断开单元计数；
基于所述多个断开单元计数中不超过计数阈值的第一断开单元计数，确定与所述第一断开单元计数相对应的所述第一扇区具有高可靠性；以及
基于所述多个断开单元计数中超过所述计数阈值的第二断开单元计数，确定与所述第二断开单元计数相对应的所述第二扇区具有低可靠性。
5.根据权利要求1所述的方法，其中，确定具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区包括：
通过对所述多个扇区中的每一个扇区执行一次性编程，获得分别与所述多个扇区相对应的多个断开单元计数；
确定所述多个断开单元计数中的至少一个断开单元计数是否超过第一丢弃阈值；以及
基于确定所述多个断开单元计数中的至少一个断开单元计数超过所述第一丢弃阈值，将获取的目标页设置为只读模式。
6.根据权利要求1所述的方法，其中，确定所述目标页的P/E计数是否大于或等于所述P/E阈值包括：
对所述目标页执行增量步进脉冲编程ISPP；以及
通过执行所述ISPP生成分别与所述多个扇区相对应的多个循环计数，以及
其中，确定具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区包括：
基于所述多个循环计数中超过循环阈值的第一循环计数，确定与所述第一循环计数相对应的所述第一扇区具有高可靠性；以及
基于所述多个循环计数中不超过所述循环阈值的第二循环计数，确定与所述第二循环计数相对应的所述第二扇区具有低可靠性。
7.根据权利要求1所述的方法，其中，确定包括所述多个扇区的所述目标页的P/E计数是否大于或等于所述P/E阈值包括：
对所述多个扇区中的每一个扇区执行增量步进脉冲编程ISPP；以及
通过执行所述ISPP生成分别与所述多个扇区相对应的多个循环计数，以及
其中，从获取的目标页的所述多个扇区中确定具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区包括：
确定所述多个循环计数中的至少一个循环计数是否超过第二丢弃阈值；以及
基于确定所述多个循环计数中的至少一个循环计数不超过所述第二丢弃阈值，将获取的目标页设置为只读模式。
8.根据权利要求1所述的方法，还包括：将所述第二奇偶校验区被扩展的所述目标页存储在所述非易失性存储器件中。
9.根据权利要求1所述的方法，还包括：
重新获取所述第二奇偶校验区被扩展的所述目标页；
从重新获取的目标页的所述多个扇区中确定具有高可靠性的第三扇区和具有低可靠性的第四扇区；以及
基于所述重新获取的目标页的P/E计数超过参考值，通过将所述第三扇区的第三奇偶校验区中的第二余量区域移动到所述第四扇区的第四奇偶校验区，来扩展所述第四扇区的所述第四奇偶校验区。
10.一种操作包括非易失性存储器件和存储控制器在内的存储设备的方法，所述方法包括：
由所述存储控制器确定包括多个扇区的目标页的编程/擦除P/E计数是否大于或等于P/E阈值；
基于确定所述目标页的所述P/E计数大于或等于所述P/E阈值，由所述存储控制器向所述非易失性存储器件发送对所述目标页的获取请求；
基于接收到所述获取请求，由所述非易失性存储器件将所述目标页获取到所述存储控制器；
由所述存储控制器从获取的目标页的所述多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；以及
由所述存储控制器通过将所述第一扇区的第一奇偶校验区中的余量区域移动到所述第二扇区的第二奇偶校验区来扩展所述第二扇区的所述第二奇偶校验区。
11.根据权利要求10所述的方法，其中，扩展所述第二扇区的所述第二奇偶校验区还包括：
由所述存储控制器确定所述P/E计数是否超过参考值；以及
基于确定所述P/E计数超过所述参考值，由所述存储控制器将所述第一奇偶校验区中的所述余量区域移动到所述第二奇偶校验区，
其中，所述参考值是所述P/E阈值与可变参数之和，以及
其中，基于所述可变参数确定所述余量区域的大小。
12.根据权利要求10所述的方法，还包括：由所述存储控制器将所述第二奇偶校验区被扩展的所述目标页存储在所述非易失性存储器件中。
13.根据权利要求10所述的方法，还包括：
由所述非易失性存储器件将所述第二奇偶校验区被扩展的所述目标页重新获取到所述存储控制器；
由所述存储控制器从重新获取的目标页的所述多个扇区中确定具有高可靠性的第三扇区和具有低可靠性的第四扇区；以及
基于所述重新获取的目标页的P/E计数超过参考值，通过将所述第三扇区的第三奇偶校验区中的第二余量区域移动到所述第四扇区的第四奇偶校验区，来扩展所述第四扇区的所述第四奇偶校验区。
14.一种存储设备，包括：
非易失性存储器件，被配置为存储多个页；
纠错码ECC引擎，被配置为执行所述多个页的纠错；
计数表，被配置为管理分别与所述多个页相对应的编程/擦除P/E计数；以及
奇偶校验管理模块，被配置为基于多个P/E计数辅助所述ECC引擎的所述纠错，
其中，所述奇偶校验管理模块被配置为：
参考所述计数表，确定与目标页相对应的目标P/E计数是否大于或等于目标P/E阈值；
基于确定所述目标页的所述目标P/E计数大于或等于所述目标P/E阈值，从所述非易失性存储器件中获取所述目标页；
从获取的目标页的多个扇区中确定具有高可靠性的第一扇区和具有低可靠性的第二扇区；
基于确定了具有高可靠性的所述第一扇区和具有低可靠性的所述第二扇区，通过将所述第一扇区的第一奇偶校验区中的余量区域移动到所述第二扇区的第二奇偶校验区来扩展所述第二扇区的所述第二奇偶校验区；以及
请求所述ECC引擎对所述第二奇偶校验区被扩展的所述目标页进行解码。
15.根据权利要求14所述的存储设备，其中，所述奇偶校验管理模块还被配置为：
确定所述目标P/E计数是否超过参考值；以及
基于确定所述目标P/E计数超过所述参考值，将所述第一奇偶校验区中的所述余量区域移动到所述第二奇偶校验区。
16.根据权利要求15所述的存储设备，其中，所述参考值是所述目标P/E阈值与可变参数之和，以及
其中，基于所述可变参数确定所述余量区域的大小。
17.根据权利要求14所述的存储设备，其中，所述奇偶校验管理模块还被配置为：
通过对所述多个扇区中的每一个扇区执行一次性编程，获得分别与所述多个扇区相对应的多个断开单元计数；
基于所述多个断开单元计数中不超过计数阈值的第一断开单元计数，确定与所述第一断开单元计数相对应的所述第一扇区具有高可靠性；以及
基于所述多个断开单元计数中超过所述计数阈值的第二断开单元计数，确定与所述第二断开单元计数相对应的所述第二扇区具有低可靠性。
18.根据权利要求17所述的存储设备，其中，所述奇偶校验管理模块还被配置为：
确定所述多个断开单元计数中的至少一个断开单元计数是否超过第一丢弃阈值；以及
基于确定所述多个断开单元计数中的至少一个断开单元计数超过所述第一丢弃阈值，将获取的目标页设置为只读模式。
19.根据权利要求14所述的存储设备，其中，所述奇偶校验管理模块还被配置为：
通过对所述目标页执行增量步进脉冲编程ISPP，更新所述目标P/E计数并生成分别与所述多个扇区相对应的多个循环计数；
确定所述目标页的更新后的目标P/E计数是否大于或等于所述目标P/E阈值；
基于确定所述目标页的更新后的目标P/E计数大于或等于所述目标P/E阈值，将所述多个循环计数中的第一循环计数与循环阈值进行比较，并将所述多个循环计数中的第二循环计数与所述循环阈值进行比较；
基于所述第一循环计数超过所述循环阈值，确定与所述第一循环计数相对应的所述第一扇区具有高可靠性；以及
基于所述第二循环计数不超过所述循环阈值，确定与所述第二循环计数相对应的所述第二扇区具有低可靠性。
20.根据权利要求19所述的存储设备，其中，所述奇偶校验管理模块还被配置为：
确定所述多个循环计数中的至少一个循环计数是否超过第二丢弃阈值；以及
基于确定所述多个循环计数中的至少一个循环计数不超过所述第二丢弃阈值，将获取的目标页设置为只读模式。
CN202211409076.0A 2021-12-21 2022-11-10 包括奇偶校验管理模块的存储控制器、包括存储控制器的存储设备和存储设备的操作方法 Pending CN116302666A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210183923A KR20230095157A (ko) 2021-12-21 2021-12-21 패리티 관리 모듈을 포함하는 스토리지 컨트롤러, 이를 포함하는 스토리지 장치, 및 스토리지 장치의 동작 방법
KR10-2021-0183923 2021-12-21

Publications (1)

Publication Number Publication Date
CN116302666A true CN116302666A (zh) 2023-06-23

Family

ID=86768795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211409076.0A Pending CN116302666A (zh) 2021-12-21 2022-11-10 包括奇偶校验管理模块的存储控制器、包括存储控制器的存储设备和存储设备的操作方法

Country Status (3)

Country Link
US (1) US20230197183A1 (zh)
KR (1) KR20230095157A (zh)
CN (1) CN116302666A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4099327A1 (en) * 2021-06-04 2022-12-07 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for programming an array of resistive memory cells

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398368B2 (en) * 2005-12-01 2008-07-08 Sony Computer Entertainment Inc. Atomic operation involving processors with different memory transfer operation sizes
US10769014B2 (en) * 2018-12-28 2020-09-08 Micron Technology, Inc. Disposable parity

Also Published As

Publication number Publication date
US20230197183A1 (en) 2023-06-22
KR20230095157A (ko) 2023-06-29

Similar Documents

Publication Publication Date Title
US10490268B2 (en) Memory access module for performing memory access management
US9898363B2 (en) Data storage device and operating method thereof
US11450400B2 (en) Controller and operating method thereof
US20130185612A1 (en) Flash memory system and read method of flash memory system
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109671459B (zh) 存储器系统及其操作方法
US11481155B2 (en) Controller and operating method thereof
US11461177B2 (en) Data storage device and method of operating the same
US11487634B2 (en) Apparatus and method for handling error in volatile memory of memory system based on a type of data and a state of data
US11380402B2 (en) Memory system and operating method thereof
US11373709B2 (en) Memory system for performing a read operation and an operating method thereof
US11327672B2 (en) Data storage device for searching a last access page and operation method thereof
CN116302666A (zh) 包括奇偶校验管理模块的存储控制器、包括存储控制器的存储设备和存储设备的操作方法
CN114550783A (zh) 控制器及其操作方法
US11175979B2 (en) Prioritization of error control operations at a memory sub-system
CN115576482A (zh) 控制器及其操作方法
CN111696596B (zh) 存储器系统、存储器装置及其操作方法
US11853601B2 (en) Nonvolatile memory device supporting protection mode and memory system including the same
US20230074974A1 (en) Memory system and operating method thereof
US20240127897A1 (en) Memory device and memory system for using read compensation scheme and operating method of the same
US20240201864A1 (en) Memory system for securing reliability and operating method thereof
US12014074B2 (en) System and method for storing dump data
US10747661B2 (en) Data storage device and operating method thereof
CN115729447A (zh) 数据处理系统及其操作方法
CN117437965A (zh) 存储控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication