CN116263673A - 片外存储器的时序参数加载方法、装置、电子设备及介质 - Google Patents
片外存储器的时序参数加载方法、装置、电子设备及介质 Download PDFInfo
- Publication number
- CN116263673A CN116263673A CN202111520928.9A CN202111520928A CN116263673A CN 116263673 A CN116263673 A CN 116263673A CN 202111520928 A CN202111520928 A CN 202111520928A CN 116263673 A CN116263673 A CN 116263673A
- Authority
- CN
- China
- Prior art keywords
- chip
- chip memory
- single board
- memory
- time sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 254
- 238000011068 loading method Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000003044 adaptive effect Effects 0.000 claims description 12
- 230000001680 brushing effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 8
- 238000005192 partition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000011449 brick Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000005971 DNA damage repair Effects 0.000 description 1
- 102000002706 Discoidin Domain Receptors Human genes 0.000 description 1
- 108010043648 Discoidin Domain Receptors Proteins 0.000 description 1
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 1
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stored Programmes (AREA)
Abstract
本发明实施例公开了一种片外存储器的时序参数加载方法、装置、电子设备及介质。所述方法包括：通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。采用本发明实施例的技术方案，二次程序加载器运行阶段动态加载合适片外内存器件时序参数完成片外内存器件初始化的方案，实现一套软件版本兼容多种片外内存器件，实现软件版本向下兼容。
Description
技术领域
本发明实施例涉及计算机应用技术领域，尤其涉及一种片外存储器的时序参数加载方法、装置、电子设备及介质。
背景技术
通过推出众多硬件形态各异，而软件业务类似的产品体现产品差异，同时为了降低整体软件维护成本，会遵循一个软件版本兼容尽量多硬件款型的原则。
由于Linux提供了dtb机制，Windows提供了ACPI机制保障操作系统系统能在运行期间动态识别硬件属性，对于上述遵循的规则碰到大部分器件替代场景均能正常生效。但如果是芯片外接的片外存储器(例如DDR器件)替代，且替代的片外存储器和被替代的时序参数差异很大，那么就没办法使用同一套时序参数，将不得不发布两个嵌入式软件版本，造成整体软件维护成本增加。
发明内容
本发明实施例中提供了一种片外存储器的时序参数加载方法、装置、电子设备及介质，以实现一套软件兼容多种片外内存器件的目的。
第一方面，本发明实施例中提供了一种片外存储器的时序参数加载方法，该方法包括：
通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
第二方面，本发明实施例中还提供了一种片外存储器的时序参数加载装置，该装置包括：
器件类型确定模块，用于通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
时序参数读取模块，用于依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
片外存储器初始化模块，用于采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
第三方面，本发明实施例中还提供了一种电子设备，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本发明任意实施例中所提供的片外存储器的时序参数加载方法。
第四方面，本发明实施例中还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行本时实现如本发明任意实施例中所提供的片外存储器的时序参数加载方法。
本发明实施例公开了一种片外存储器的时序参数加载方法、装置、电子设备及介质。所述方法包括：通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。采用本发明实施例的技术方案，SPL运行阶段动态加载合适DDR时序参数完成DDR初始化的方案，实现一套软件版本兼容多种DDR硬件，实现软件版本向下兼容。
上述发明内容仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例一提供的一种片外存储器的时序参数加载方法的流程图；
图2A是本发明实施例二提供的一种片外存储器的时序参数加载方法的流程图；
图2B是本发明实施例二提供的一种嵌入式系统启动的流程图；
图3A是本发明实施例三提供的一种片外存储器的时序参数加载方法的流程图；
图3B是本发明实施例三提供的一种系统上电结构示意图；
图4是本发明实施例四提供的一种片外存储器的时序参数加载装置的结构图；
图5是本发明实施例五提供的一种电子设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前，应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作(或步骤)可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
传统嵌入式软件会从Flash固定地址读取DDR时序参数保存到片内SRAM，再用该参数初始化DDR硬件，但不能使用dtb或ACPI机制进行运行时动态识别，因为DDR的初始化发生在芯片早期启动阶段，这个阶段Uboot和Linux都还未运行。一旦单板DDR器件更换，必须要重写烧写适配新DDR时序参数的软件版本，为了解决DDR器件替代导致的新增软件版本问题，现提出一种SPL阶段(Uboot启动之前)的DDR参数动态识别和加载方案，实现一个软件版本兼容多种类型的DDR。
下面针对本发明实施例中提供的片外存储器的时序参数加载方法、装置、电子设备及介质，通过各实施例进行详细阐述。
实施例一
图1是本发明实施例一提供的一种片外存储器的时序参数加载方法的流程图。本实施例可适用于对片外存储器是时序参数进行加载的情况。该方法可以由片外存储器的时序参数加载装置执行，该装置可以采用软件和/或硬件的方式实现，并可集成在任何具有网络通信功能的电子设备上。如图1所示，本发明实施例一提供的片外存储器的时序参数加载方法，可包括以下步骤：
S110、通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型。
其中，单板芯片可以是指内含集成电路的硅片，体积很小，通常是计算机或其他电子设备的一部分；例如系统级芯片(System on Chip，SoC)是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。
片内存储器可以是指一个没有实物形式的具有存储功能的电流，例如DRAM、FIFO以及SRAM等存储器。其中，静态随机存取存储器(SRAM)是指这种存储器只要保持通电，里面储存的数据就可以恒常保持，但当电力停止供应时，SRAM存储的数据会消失。
二次程序加载器(secondary program loader，SPL)可以是指负责检测ROM和硬件，寻找系统启动分区并装载ROM的其它部分。例如，SPL是一段程序，程序作用是初始化DDR硬件，读取Uboot程序到DDR中。
片外存储器可以是指具有实物形式的存储设备，例如双倍速率同步动态随机存取存储器(Double Data Rate SDRAM，DDR)、内存条以及TF卡等。其中，DDR的硬件类型与电路中分压电阻的阻值一一对应，读取电路中分压电阻的阻值，可以确定单板芯片上片外存储器的器件类型。DDR的硬件类型包括但不限于DDR1、DDR2、DDR3以及DDR4等。
本发明实施例通过运行单板芯片上片内存储器上的二次程序加载器，读取片外存储器类型区分电路中分压电阻的电阻分压值，从而确定单板芯片上片外存储器的器件类型。
S120、依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器。
其中，时序参数可以是指维持数据信号与其参考时钟信号之间的相对位置，保证在时钟上升沿或者下降沿附近的数据能够维持稳定，这样数据就能被有效的读取。例如DDR时序参数包括但不限于CL(CAS latency)、tRC、tRRD、tFAW、tCCD、tRPRE、tRPST、tWTR、tWR、tRCD等时序参数。
依据电路中分压电阻的阻值，确定单板芯片上片外存储器的器件类型，从多个时序参数中，查找与片外存储器器件类型相匹配的时序参数，读取匹配的时序参数并将所述时序参数写入单板芯片片内存储器。
S130、采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
其中，初始化可以是指采用片内存储器的器件时序参数对单板芯片上片外存储器进行初始化，例如依据单板芯片上片外存储器的器件类型，输出适配的电压对片外存储器进行供电，采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，并使用初始化的片外存储器进行内核启动。
本发明实施例提供了一种片外存储器的时序参数加载方法，通过运行于单板芯片中片内存储器的二次程序加载器，依据电路中分压电阻的电阻分压值，确定单板芯片上片外存储器的器件类型；依据单板芯片上片外存储器的器件类型，查找与片外存储器器件类型相匹配的时序参数，读取适配的器件时序参数并写入单板芯片中片内存储器；采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。采用本发明实施例的技术方案，SPL运行阶段动态加载合适DDR时序参数完成DDR初始化的方案，实现一套软件版本兼容多种DDR硬件，实现软件版本向下兼容。
实施例二
图2A是本发明实施例二提供的一种片外存储器的时序参数加载方法的流程图。本实施例在上述实施例的基础上进行优化，本发明实施例可以与上述一个或者多个实施例中各个可选方案结合。如图2A所示，本发明实施例中提供的片外存储器的时序参数加载方法，可包括以下步骤：
S210、通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型。
S220、从单板芯片关联的非易失性存储介质所预存的多个器件时序参数中，查找与单板芯片上片外存储器的器件类型适配的器件时序参数。
其中，非易失性存储介质(Flash)可以是指用来存放可执行代码、变量以及其他暂态数据的存储介质。例如，非易失性存储介质读取二次程序加载器到静态随机存取存储器(Static Random-Access Memory，SRAM)中，并转移程序控制权给二次程序加载器。
单板芯片关联的非易失性存储介质包括但不限于单板芯片上固有的第一非易失性存储介质和单板芯片上新增的用于备份器件时序参数的第二非易失性存储介质；所述第一非易失性存储介质的使用优先级高于第二非易失性存储介质的使用优先级。
其中，第一非易失性存储介质可以是指快闪存储器(Flash EPROM)，快闪存储器允许在操作中多次擦除或写入，并具有非易失性；第二非易失性存储介质可以是指带电可擦除可编程只读存储器(EEPROM)，该存储器是一种掉电后数据不丢失的存储芯片。
其中，参数包括但不限于CL(CAS latency)、tRC、tRRD、tFAW、tCCD、tRPRE、tRPST、tWTR、tWR、tRCD等各类详细的DDR时序参数；DDR供电电压值；DDR厂家信息等非启动必要参数，用于问题定位。
本发明实施例的单板芯片不再局限于同时序参数的DDR器件替代，软件版本能做到向下兼容，产品开发阶段做好规划，可以保证足够多种类的DDR时序参数合入同一软件版本，增加器件供应可靠性，提高采购议价能力。
S230、读取适配的器件时序参数并写入单板芯片中片内存储器。
其中，图2B是本发明实施例二提供的一种嵌入式系统启动的流程图，如图2B所示，SPL先初始化芯片ADC控制器，读取电阻分压值，根据电压值确定当前单板上的DDR硬件类型，并从Flash合适地址读出参数，保存到片内存储器SRAM。
在本发明实施例的一种可选方案中，可选的，读取适配的器件时序参数并写入单板芯片中片内存储器还包括：
在从第二非易失性存储介质中读取适配的器件时序参数并写入时，启动单板芯片的监听程序，等待传入新程序镜像；
通过单板芯片串口或者通用串行总线接收传入的新程序镜像，并在写入完成后将新程序镜像刷入单板芯片上固有的第一非易失性存储介质；所述新程序镜像与单板芯片上固有的第一非易失性存储介质中存在镜像损坏的程序镜像相同；
将接收的新程序镜像直接写入单板芯片上片外存储器进行内核启动；或者，将重新刷入单板芯片上固有的第一非易失性存储介质的新程序镜像写入单板芯片上片外存储器进行内核启动。
若DDR参数是从主分区中读取的，证明Flash镜像没有损坏，则SPL从Flash中读取内核引导程序(比如Uboot)保存到DDR中，然后转移程序控制权给Uboot。Uboot完成剩下的初始化工作，引导内核启动。
若DDR参数表是从EEPROM中读取的，则证明flash镜像已经损坏了。则利用这部分备份参数继续完成DDR硬件初始化，保证设备救砖工作(重新烧写flash镜像)有足够的大内存可以用。具体流程为：当SPL发现是从EEPROM的DDR参数启动后，启动串口或USB的监听程序，等待用户传入新的程序镜像，并设定一定的超时时间。超时结束还未发起升级连接时，则自动重启设备，否则一边从串口或usb接收升级数据，一边将其写入DDR，写入完成后将整个镜像刷入Flash。这个功能可以极大程度上简化设备救砖工作，不再需要专门的烧录器。
S240、采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
本发明实施例提供了一种片外存储器的时序参数加载方法，通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；读取片外存储器类型区分电路中分压电阻的电阻分压值；所述片外存储器类型区分电路包括与单板芯片的模数转换端口或IO端口连接的分压电阻；依据读取的电阻分压值，确定单板芯片上片外存储器的器件类型；采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。采用本发明实施例的技术方案，基于DDR参数动态区分方案，扩展出一种软件镜像的备份方案，利用EEPROM额外备份DDR参数，实现升级过程断电等异常情况导致DDR参数分区损毁后，SPL程序仍能继续完成DDR的初始化，并监听串口或usb以实现快速救砖功能，而不必借助专门的flash烧录器，实现了一套软件兼容多种片外内存器件的目的。
实施例三
图3A是本发明实施例三提供的一种片外存储器的时序参数加载方法的流程图。本实施例在上述实施例的基础上进行优化，本发明实施例可以与上述一个或者多个实施例中各个可选方案结合。如图3A所示，本发明实施例中提供的片外存储器的时序参数加载方法，可包括以下步骤：
S310、通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型。
其中，确定单板芯片上片外存储器的器件类型，包括：
读取片外存储器类型区分电路中分压电阻的电阻分压值；所述片外存储器类型区分电路包括与单板芯片的模数转换端口或IO端口连接的分压电阻；
依据读取的电阻分压值，确定单板芯片上片外存储器的器件类型；
其中，片外存储器类型区分电路中分压电阻的阻值随单板芯片上片外存储器的器件类型变更进行适配改变。
其中，通过运行单板芯片上片内存储器上的二次程序加载器，读取片外存储器类型区分电路中分压电阻的电阻分压值，从而确定单板芯片上片外存储器的器件类型。
在一种可选方案中，图3B是本发明实施例三提供的一种系统上电结构示意图，如图3B所示，系统上电，单板芯片(SOC)解复位，固化在芯片内部固定地址的一段程序(BOOTROM)开始运行；BOOTROM初始化片内SRAM，从非易失性存储介质读取第二程序加载器(SPL)到SRAM中，并转移程序控制权给SPL；SPL先初始化芯片ADC控制器，读取电阻分压值，根据电压值确定当前单板上的DDR硬件类型。其中，BOOTROM是芯片出厂前片内固化的一段程序，芯片上电复位后最先执行的程序，主要作用是初始化芯片片内SRAM，从Flash读取SPL程序到SRAM中。
其中，DDR类型区分电路，比如两个电阻分压连接芯片ADC输入或者一组IO作为板类型区分管脚；DDR电源调压控制电路，硬件上电复位时默认不给DDR上电，由软件启动后控制；针对不同的DDR器件，通过调整分压电阻阻值的方式告诉软件当前的DDR硬件信息；主芯片新增外挂一片EEPROM，额外备份一次DDR参数。
本发明实施例采用DDR类型区分电路为软件提供DDR参数区分的依据，本方案列举的区分方法都是硬件方法，具体方法不做限定；备份DDR参数分区，保证了主芯片DDR参数损坏后仍能从备份分区读取参数，保证了SPL有充足的内存进行镜像修复工作。
S320、依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器。
S330、依据单板芯片上片外存储器的器件类型，向单板芯片上片外存储器输出适配的电压对片外存储器进行供电。
其中，依据电路中分压电阻的阻值，确定片外存储器的器件类型；依据单板芯片上片外存储器的器件类型确定适配的电压，对片外存储器进行供电。
可选的，通过与单板芯片关联的片外存储器电源调压控制电路输出适配的电压给单板芯片上的片外存储器。
本发明实施例中SPL根据DDR硬件类型控制DDR电源调压控制电路输出合适电压给DDR供电，再根据SRAM中的DDR时序参数初始化DDR硬件，实现了一套软件兼容多种DDR硬件的目的。
S340、在对单板芯片上片外存储器进行供电后，采用写入单板芯片中片内存储器的器件时序参数对单板芯片上片外存储器进行初始化。
本发明实施例提供了一种片外存储器的时序参数加载方法，通过读取片外存储器类型区分电路中分压电阻的电阻分压值，确定单板芯片上片外存储器的器件类型，备份DDR参数分区，保证了主芯片DDR参数损坏后仍能从备份分区读取参数，保证了SPL有充足的内存进行镜像修复工作；依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；依据单板芯片上片外存储器的器件类型，向单板芯片上片外存储器输出适配的电压对片外存储器进行供电，再根据SRAM中的DDR时序参数初始化DDR硬件，实现了一套软件兼容多种DDR硬件的目的；在对单板芯片上片外存储器进行供电后，采用写入单板芯片中片内存储器的器件时序参数对单板芯片上片外存储器进行初始化，实现一套软件版本兼容多种DDR硬件，实现软件版本向下兼容。
实施例四
图4是本发明实施例四提供的一种片外存储器的时序参数加载装置的结构图。本实施例可适用于对片外存储器的时序进行参数加载的情况。该装置可以采用软件和/或硬件的方式实现，并可集成在任何具有网络通信功能的电子设备上。如图4所示，本发明实施例中提供的片外存储器的时序参数加载装置，可包括以下：器件类型确定模块410、时序参数读取模块420和片外存储器初始化模块430；其中：
器件类型确定模块410，用于通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
时序参数读取模块420，用于依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
片外存储器初始化模块430，用于采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
在上述实施例的基础上，可选地，所述确定单板芯片上片外存储器的器件类型，包括：
读取片外存储器类型区分电路中分压电阻的电阻分压值；所述片外存储器类型区分电路包括与单板芯片的模数转换端口或IO端口连接的分压电阻；
依据读取的电阻分压值，确定单板芯片上片外存储器的器件类型；
其中，片外存储器类型区分电路中分压电阻的阻值随单板芯片上片外存储器的器件类型变更进行适配改变。
在上述实施例的基础上，可选地，所述时序参数读取模块420，包括：
从单板芯片关联的非易失性存储介质所预存的多个器件时序参数中，查找与单板芯片上片外存储器的器件类型适配的器件时序参数；
读取适配的器件时序参数并写入单板芯片中片内存储器。
在上述实施例的基础上，可选地，所述单板芯片关联的非易失性存储介质包括单板芯片上固有的第一非易失性存储介质和单板芯片上新增的用于备份器件时序参数的第二非易失性存储介质；所述第一非易失性存储介质的使用优先级高于第二非易失性存储介质的使用优先级。
在上述实施例的基础上，可选地，所述片外存储器初始化模块430，包括：
依据单板芯片上片外存储器的器件类型，向单板芯片上片外存储器输出适配的电压对片外存储器进行供电；
在对单板芯片上片外存储器进行供电后，采用写入单板芯片中片内存储器的器件时序参数对单板芯片上片外存储器进行初始化。
在上述实施例的基础上，可选地，所述向单板芯片上片外存储器输出适配的电压，包括：
通过与单板芯片关联的片外存储器电源调压控制电路输出适配的电压给单板芯片上的片外存储器。
在上述实施例的基础上，可选地，所述方法还包括：
在从第二非易失性存储介质中读取适配的器件时序参数并写入时，启动单板芯片的监听程序，等待传入新程序镜像；
通过单板芯片串口或者通用串行总线接收传入的新程序镜像，并在写入完成后将新程序镜像刷入单板芯片上固有的第一非易失性存储介质；所述新程序镜像与单板芯片上固有的第一非易失性存储介质中存在镜像损坏的程序镜像相同；
将接收的新程序镜像直接写入单板芯片上片外存储器进行内核启动；或者，将重新刷入单板芯片上固有的第一非易失性存储介质的新程序镜像写入单板芯片上片外存储器进行内核启动。
本发明实施例中所提供的片外存储器的时序参数加载装置可执行上述本发明任意实施例中所提供的片外存储器的时序参数加载方法，具备执行该片外存储器的时序参数加载方法相应的功能和有益效果，未在上述实施例中详尽描述的技术细节，可参见本申请任意实施例中所提供的片外存储器的时序参数加载方法。
实施例五
图5是本发明实施例五提供的一种电子设备的结构示意图。如图5所示结构，本发明实施例中提供的电子设备包括：一个或多个处理器510和存储装置520；该电子设备中的处理器510可以是一个或多个，图5中以一个处理器510为例；存储装置520用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器510执行，使得所述一个或多个处理器510实现如本发明实施例中任一项所述的片外存储器的时序参数加载方法。
该电子设备还可以包括：输入装置530和输出装置540。
该电子设备中的处理器510、存储装置520、输入装置530和输出装置540可以通过总线或其他方式连接，图5中以通过总线连接为例。
该电子设备中的存储装置520作为一种计算机可读存储介质，可用于存储一个或多个程序，所述程序可以是软件程序、计算机可执行程序以及模块，如本发明实施例中所提供的片外存储器的时序参数加载方法对应的程序指令/模块。处理器510通过运行存储在存储装置520中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述方法实施例中片外存储器的时序参数加载方法。
存储装置520可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据电子设备的使用所创建的数据等。此外，存储装置520可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储装置520可进一步包括相对于处理器510远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置530可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置540可包括显示屏等显示设备。
并且，当上述电子设备所包括一个或者多个程序被所述一个或者多个处理器510执行时，程序进行如下操作：
通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
当然，本领域技术人员可以理解，当上述电子设备所包括一个或者多个程序被所述一个或者多个处理器510执行时，程序还可以进行本发明任意实施例中所提供的片外存储器的时序参数加载方法中的相关操作。
实施例六
本发明实施例六提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行片外存储器的时序参数加载方法，该方法包括：
通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
可选的，该程序被处理器执行时还可以用于执行本发明任意实施例中所提供的片外存储器的时序参数加载方法。
本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(Random AccessMemory，RAM)、只读存储器(Read Only Memory，ROM)、可擦式可编程只读存储器(ErasableProgrammable Read Only Memory，EPROM)、闪存、光纤、便携式CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合。计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于：电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、无线电频率(RadioFrequency，RF)等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)——连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种片外存储器的时序参数加载方法，其特征在于，所述方法包括：
通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
2.根据权利要求1所述的方法，其特征在于，确定单板芯片上片外存储器的器件类型，包括：
读取片外存储器类型区分电路中分压电阻的电阻分压值；所述片外存储器类型区分电路包括与单板芯片的模数转换端口或IO端口连接的分压电阻；
依据读取的电阻分压值，确定单板芯片上片外存储器的器件类型；
其中，片外存储器类型区分电路中分压电阻的阻值随单板芯片上片外存储器的器件类型变更进行适配改变。
3.根据权利要求1所述的方法，其特征在于，依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器，包括：
从单板芯片关联的非易失性存储介质所预存的多个器件时序参数中，查找与单板芯片上片外存储器的器件类型适配的器件时序参数；
读取适配的器件时序参数并写入单板芯片中片内存储器。
4.根据权利要求3所述的方法，其特征在于，单板芯片关联的非易失性存储介质包括单板芯片上固有的第一非易失性存储介质和单板芯片上新增的用于备份器件时序参数的第二非易失性存储介质；所述第一非易失性存储介质的使用优先级高于第二非易失性存储介质的使用优先级。
5.根据权利要求1所述的方法，其特征在于，采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，包括：
依据单板芯片上片外存储器的器件类型，向单板芯片上片外存储器输出适配的电压对片外存储器进行供电；
在对单板芯片上片外存储器进行供电后，采用写入单板芯片中片内存储器的器件时序参数对单板芯片上片外存储器进行初始化。
6.根据权利要求5所述的方法，其特征在于，向单板芯片上片外存储器输出适配的电压，包括：
通过与单板芯片关联的片外存储器电源调压控制电路输出适配的电压给单板芯片上的片外存储器。
7.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在从第二非易失性存储介质中读取适配的器件时序参数并写入时，启动单板芯片的监听程序，等待传入新程序镜像；
通过单板芯片串口或者通用串行总线接收传入的新程序镜像，并在写入完成后将新程序镜像刷入单板芯片上固有的第一非易失性存储介质；所述新程序镜像与单板芯片上固有的第一非易失性存储介质中存在镜像损坏的程序镜像相同；
将接收的新程序镜像直接写入单板芯片上片外存储器进行内核启动；或者，将重新刷入单板芯片上固有的第一非易失性存储介质的新程序镜像写入单板芯片上片外存储器进行内核启动。
8.一种片外存储器的时序参数加载装置，其特征在于，所述装置包括：
器件类型确定模块，用于通过运行于单板芯片中片内存储器的二次程序加载器，确定单板芯片上片外存储器的器件类型；
时序参数读取模块，用于依据单板芯片上片外存储器的器件类型，读取适配的器件时序参数并写入单板芯片中片内存储器；
片外存储器初始化模块，用于采用单板芯片中片内存储器中的器件时序参数，对单板芯片上片外存储器进行初始化，以使用初始化的片外存储器进行内核启动。
9.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现权利要求1-7中任一所述的片外存储器的时序参数加载方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1-7中任一所述的片外存储器的时序参数加载方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111520928.9A CN116263673A (zh) | 2021-12-13 | 2021-12-13 | 片外存储器的时序参数加载方法、装置、电子设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111520928.9A CN116263673A (zh) | 2021-12-13 | 2021-12-13 | 片外存储器的时序参数加载方法、装置、电子设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116263673A true CN116263673A (zh) | 2023-06-16 |
Family
ID=86723204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111520928.9A Pending CN116263673A (zh) | 2021-12-13 | 2021-12-13 | 片外存储器的时序参数加载方法、装置、电子设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116263673A (zh) |
-
2021
- 2021-12-13 CN CN202111520928.9A patent/CN116263673A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9507604B2 (en) | Boot method and boot system | |
| US20120191961A1 (en) | Computer System and Operating System Switching Method Thereof | |
| US9298470B2 (en) | Method and apparatus for selecting bios program for a processor | |
| US9710284B1 (en) | System for programmably configuring a motherboard | |
| WO2011116621A1 (zh) | 电子设备、可配置的部件及其配置信息存储方法 | |
| US20140304497A1 (en) | Electronic device having function of booting operating system by bootloader, method of performing the same function, and storage medium | |
| US20100064036A1 (en) | Peripheral device operation method, peripheral device and host | |
| US20060047938A1 (en) | Method and apparatus to initialize CPU | |
| TW200919205A (en) | Method and systems for advanced reprogrammable boot codes and in-application programming of embedded microprocessor systems | |
| JP2007172591A (ja) | マルチノード・システムにおいてアクティブなプロセッサの数を動的に変更する方法及び構成 | |
| CN110083380A (zh) | 固件更新方法及使用此方法的电子装置 | |
| US20070300055A1 (en) | Booting apparatus and method therefor | |
| CN102075710B (zh) | 一种电视机的启动运行方法及电视机 | |
| US20190079558A1 (en) | Docking device, electrical device, and mac address cloning method | |
| US10747287B2 (en) | Backup power supply based configuration data application | |
| CN112925569A (zh) | 一种固件数据处理方法、装置、设备及存储介质 | |
| JP2004021990A (ja) | プロセッサを含むコンピュータのファームウェア・セレクタ | |
| CN201869296U (zh) | 一种电视机 | |
| US6795915B2 (en) | Computer system and method for setting up information on an operating system thereof | |
| CN102360300A (zh) | 操作系统的启动方法及装置 | |
| US20210200555A1 (en) | Method and system for booting from a split bios image | |
| US20080091902A1 (en) | Memory card and method of updating memory card program | |
| CN116263673A (zh) | 片外存储器的时序参数加载方法、装置、电子设备及介质 | |
| US20200364040A1 (en) | System and Method for Restoring a Previously Functional Firmware Image on a Non-Volatile Dual Inline Memory Module | |
| JP2011175352A (ja) | ファームウエア更新装置、通信装置、電子機器、ファームウエア更新システム、ファームウエア更新方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |