CN116244000A - 处理器boot程序加载与固化方法 - Google Patents
处理器boot程序加载与固化方法 Download PDFInfo
- Publication number
- CN116244000A CN116244000A CN202211612743.5A CN202211612743A CN116244000A CN 116244000 A CN116244000 A CN 116244000A CN 202211612743 A CN202211612743 A CN 202211612743A CN 116244000 A CN116244000 A CN 116244000A
- Authority
- CN
- China
- Prior art keywords
- qspi
- flash
- interface
- debugging
- jtag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种处理器BOOT程序加载与固化方法,属于计算机的技术领域,包括FT‑2000/4型号的处理器、第一QSPI FLASH存储器、FPGA控制逻辑单元、包含第二QSPI FLASH存储器的外接调试板以及工控机。第一QSPI Flash存储器配置有第一QSPI接口,处理器配置有第二QSPI接口,第二QSPI FLASH存储器配置有第三QSPI接口。该调试方法基于QSPI接口,使用外接QSPI FLASH调试板的方式进行BOOT程序的加载与固化,大大降低了其固化时调试环境的复杂度,有效地解决了现有问题。
Description
技术领域
本发明属于机载计算机的技术领域,尤其涉及一种处理器BOOT程序加载与固化方法。
背景技术
引导程序(BOOT)是机载嵌入式计算机产品中不可或缺的重要软件,其主要作用包括为嵌入式计算机产品提供基本的硬件初始化环境;将软件程序搬家至内存中;引导嵌入式操作系统启动;以及为计算机提供基本的程序烧录功能以实现软件固化和升级。
然而当前BOOT程序的固化和加载仍依赖较复杂的开发环境和昂贵的调试设备。以FT-2000/4处理器为例,其支持标准的调试接口。调试接口信号见附图1,调试环境见附图2,其中包含了一台具有TRACE32软件环境的工控机以及一个TRACE32仿真器。FT-2000/4处理器的总体调试结构见附图3,用户使用调试主机通过仿真器连接到产品处理器,控制处理器后才能进行BOOT程序的固化和加载。
该流程主要面临四方面的问题:
第一方面,TRACE32仿真器的采购价格目前市场价格不菲,不利于控制生产成本;
第二方面,该流程依赖专门的调试环境和设备,调试主机必须安装相应的调试软件,不仅耗时且大大增加了人工成本;
第三方面,在对已交付产品的升级时,由于外场环境复杂,经常会出现软件升级错误(调试过程中,擦写操作较多,容易误擦BOOT),将已固化BOOT程序冲掉的情况。因此需要携带多种调试设备和多种连接信号线以防止上述情况的发生,造成技术人员在外场复杂多变的环境中开展工作效率低下出错率高且流程复杂的问题;
第四方面,第一次固化BOOT程序时,当产品FLASH中初始化数据不正常时可能会导致处理器进入紊乱的状态,从而影响仿真器的使用,导致利用仿真器烧写BOOT操作出问题。
综上所述,传统的方法在进行产品的调试时,由于产品FLASH存储器中的BOOT固化方法十分麻烦,在误擦BOOT后产品的恢复麻烦且成本高,致使批量产品的在调试时效率较低。
发明内容
有鉴于此,本发明提供一种处理器BOOT程序加载与固化方法,至少部分解决现有技术中在调试过程由于擦写操作较多,在误擦产品中的BOOT时,恢复产品的方法麻烦且成本高,致使调试效率降低的技术问题。
一种处理器BOOT程序加载与固化方法,适用于产品的加载与固化的调试,所述产品包括FT-2000/4型号的处理器、第一QSPI FLASH存储器和FPGA控制逻辑单元,第一QSPIFlash存储器可安装有BOOT并配置有第一QSPI接口,处理器配置有第二QSPI接口,所述方法包括,
配置有调试转接板,所述调试转接板包括第二QSPI FLASH存储器和用于片选离散量输入的开关,所述第二QSPI FLASH存储器指定存储区域固化BOOT软件,且BOOT软件包含在线烧写的功能,并设置有第三QSPI接口,所述第一QSPI接口、第二QSPI接口和第三QSPI接口均包括协议片选信号、数据线信号和时钟信号,第二QSPI接口的片选信号通过所述开关分别与所述第一QSPI接口和第三QSPI接口的信号对应连接;
将产品的第二QSPI接口的片选信号引入FPGA控制逻辑单元,FPGA控制逻辑单元实时获取所述开关的状态,当所述开关为断开状态时,第二QSPI接口的片选信号指向第一QSPI FLASH存储器中第一QSPI接口的片选信号;
当所述开关为接通状态时,所述第二QSPI接口的片选信号指向所述第二QSPIFLASH存储器中第三QSPI接口的片选信号,实现在产品的BOOT被误擦时或在产品没有安装BOOT时能够通过调试转接板将BOOT程序固化在第一QSPI FLASH存储器中。
本发明的技术有益效果:
由于BOOT程序固化的标准调试接口需要复杂且昂贵的调试环境和调试设备支持,造成批量生产和外场升级不便利性的问题以及标准调试接口依赖产品FLASH数据状态,导致FLASH数据不正常时无法进行BOOT固化操作的问题,通过产品支持外接FLASH调试板的调试方式,使得产品的调试方法更具有多样性,BOOT程序固化对调试环境以及产品状态要求更低,可操作性更高,更具有便携性。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为现有技术中的JTAG调试接口信号表;
图2为现有技术中的TRACE32仿真器调试环境支持表;
图3为基于TRACE32仿真器的调试方法结构图;
图4为本发明调试方法结构图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本公开的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
实施例以FT-2000/4为例。当前阶段FT-2000/4的采用标准调试接口,但其由于在第一次固化启动程序时,具有使用访问FLASH不成功的现象,以及在外场和大批量生产调试的不便利的等操作问题。FT-2000/4支持标准的JTAG调试接口,用户使用调试主机通过调试仿真器连接到CPU核,控制核以后即可进行相应的BOOT程序固化操作。但此种方法存在如下问题:第一,外场进行软件升级或者软件调试过程中经常面临将启动软件BOOT损坏的风险,然而使用JTAG调试接口需要复杂且昂贵的调试环境支持,造成使用不便的问题;第二,如此复杂的调试环境对产品的批量生产也带来了巨大的不便利性,第三,使用标准JTAG调试接口第一次固化BOOT程序时,若产品FLASH中初始化数据不正常时可能会导致处理器进入紊乱的状态,从而影响仿真器的使用,导致利用仿真器烧写BOOT操作不成功。针对上述问题,本发明提出一种FT-2000/4处理器BOOT程序加载与固化方法,该调试方法基于QSPI接口,使用外接QSPI FLASH调试板的方式,大大降低了BOOT程序固化时调试环境的复杂度,有效地解决了现有问题。
本发明的处理器BOOT程序加载与固化方法,如图3所示,适用于产品的加载与固化的调试,产品包括FT-2000/4型号的处理器、第一QSPI FLASH存储器和FPGA控制逻辑单元,第一QSPI Flash存储器可安装有BOOT并配置有第一QSPI接口,处理器配置有第二QSPI接口,可安装有BOOT并配置有第一QSPI接口是指,第一QSPI Flash存储器安装有BOOT并配置有第一QSPI接口,或是,第一QSPI Flash存储器没有安装有BOOT,但设置有第一QSPI接口,方法包括,
配置有调试转接板,调试转接板包括第二QSPI FLASH存储器和用于片选离散量输入的开关,第二QSPI FLASH存储器指定存储区域固化BOOT软件,且BOOT软件包含在线烧写的功能,并设置有第三QSPI接口,第一QSPI接口、第二QSPI接口和第三QSPI接口均包括协议片选信号、数据线信号和时钟信号,第二QSPI接口的片选信号通过开关分别与第一QSPI接口和第三QSPI接口的信号对应连接;
将产品的第二QSPI接口的片选信号引入FPGA控制逻辑单元,FPGA控制逻辑单元实时获取开关的状态,当开关为断开状态时,第二QSPI接口的片选信号指向第一QSPI FLASH存储器中第一QSPI接口的片选信号;
当开关为接通状态时,第二QSPI接口的片选信号指向第二QSPI FLASH存储器中第三QSPI接口的片选信号,实现在产品的BOOT被误擦时或在产品没有安装BOOT时能够通过调试转接板将BOOT程序固化在第一QSPI FLASH存储器中。
在产品的第一QSPI Flash存储器没有安装有BOOT,但设置有第一QSPI接口,即为,不能正常启动执行软件程序,调试人员直接触发开关动作,当FPGA控制逻辑单元收到开关的动作信号时,指令第二QSPI接口QSPI_CS0片选信号与第三QSPI接口的QSPI_CS0进行连接,即可快速将BOOT程序固化在第一QSPI Flash中,基于此对产品进行调试或正常执行产品功能,无需借助额外的设备;
当产品第一QSPI Flash存储器安装有BOOT并设置有第一QSPI接口,在调试时,发现第一QSPI Flash存储器中的BOOT异常或被误擦时,调试人员直接触发开关动作,当FPGA控制逻辑单元收到开关的动作信号时,指令第二QSPI接口QSPI_CS0片选信号与第三QSPI接口的QSPI_CS0进行连接,无需借助仿真器的协助,通过调试转接板能够快速对产品进行恢复,提高产品的调试效率。
作为本案所提供的具体实施方式,还配置工控机,工控机具有串口传输功能,并且,工控机存放有BOOT程序的二进制文件,通过工控机将其存放的二进制文件存储在第一FLASH中。第二QSPI Flash存储器中的BOOT软件中包含了程序搬家功能和串口烧写功能,即为,即软件运行时首先将存放在QSPIFLASH中的二进制程序加载至内存,之后便可通过串口烧录的方式,将程序、文件固化进第二QSPI接口片选的FLASH中。
作为本案所提供的具体实施方式,如图4所示,QSPI接口的具体设置如下:
第一QSPI接口包括QSPI_CS0_FLASH的片选信号、QSPI_Io0_FLASH的数据线(数据线0),QSPI_Io1_FLASH(数据线1)和QSPI_CLK_FLASH(时钟信号);
第二QSPI接口包括QSPI_CS0(片选信号)、QSPI_Io0(数据线0),QSPI_Io1(数据线1)和QSPI_CLK(时钟信号);
第三QSPI接口QSPI_CS0_JTAG(片选信号)、QSPI_Io0_JTAG(数据线0),QSPI_Io1_JTAG(数据线0)和QSPI_CLK_JTAG(时钟信号),其中:
第二QSPI接口的QSPI_Io0,QSPI_Io1和QSPI_CLK信号,分别与第一QSPI接口的QSPI_Io0_FLASH,QSPI_Io1_FLASH和QSPI_CLK_FLASH信号及第三QSPI接口QSPI_Io0_JTAG,QSPI_Io1_JTAG和QSPI_CLK_JTAG协议片选信号对应连接,QSPI_CS0通过开关与QSPI_CS0_FLASH或QSPI_CS0_JTAG连接;
在开关被调试人员所触发时,通过FPGA控制逻辑单元控制QSPI_CS0片选信号与QSPI_CS0_JTAG连接,再次触发开关时,通过FPGA控制逻辑单元控制QSPI_CS0片选信号与QSPI_CS0_FLASH连接。
进一步的,调试转接板板上集成了QSPI FLASH存储器和一个输出离散量,其中:在该FLASH中固化BOOT软件,并将该FLASH的QSPI接口和离散量外接到调试板连接器上;调试转接板的第三QSPI接口用于接收QSPI_CS0_JTAG信号,QSPI_Io0_JTAG信号与QSPI_Io1_JTAG信号发送的控制信息。
作为本案所提供的具体实施方式,上电后选择第二QSPI接口的QSPI_CS0信号片选指向调试板中的第二QSPI FLASH,加载BOOT程序至待调试产品内存中,选择第二QSPI接口的QSPI_CS0片选指向产品中的第一QSPI FLASH,使用具有串口功能PC机进行软件固化或调试工作,具体的,
步骤1,在进行调试前,通过改变外部离散量的值,控制开关进行开或关,选择启动的FLASH存储器为调试板上的第二QSPI FLASH;
步骤2,加电后,利用处理器的QSPI启动机制,即上电后首先执行处理器QSPI接口所片选的QSPI FLASH存储器中存放的程序指令。通过控制逻辑单元监测外部离散量从而控制QSPI_CS0的指向,此时,如果当检测到外部离散量开关为接通时,QSPI_CS0选中调试版上的QSPI_CS0_JTAG信号;
步骤3,通过调试板上的QSPI接口接收QSPI_CS0_JTAG信号发来的QSPI_CS0片选信息,启动调试板上的第二QSPI FLASH,将BOOT软件加载至待调试产品的内存中。
作为本案所提供的具体实施方式,选择QSPI_CS0片选指向产品中的FLASH,使用具有串口功能PC机进行软件固化或调试工作,具体包括如下步骤:
步骤1,改变外部离散量的值,选择启动的FLASH存储器为待调试产品上的第一QSPI FLASH;
步骤2,通过控制逻辑监测外部离散量从而控制QSPI_CS0的指向,此时检测到外部离散量开关为断开时,将QSPI_CS0选中QSPI_CS0_FLASH信号;
步骤3,利用具有串口功能工控机,将BOOT程序固化第一QSPI FLASH中,以实现BOOT软件升级或BOOT软件首次固化。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种处理器BOOT程序加载与固化方法,适用于产品的加载与固化的调试,所述产品包括FT-2000/4型号的处理器、第一QSPI FLASH存储器和FPGA控制逻辑单元,第一QSPIFlash存储器可安装有BOOT并配置有第一QSPI接口,处理器配置有第二QSPI接口,其特征在于,所述方法包括,配置有调试转接板,所述调试转接板包括第二QSPI FLASH存储器和用于片选离散量输入的开关,所述第二QSPI FLASH存储器指定存储区域固化BOOT软件,且BOOT软件包含在线烧写的功能,并设置有第三QSPI接口,所述第一QSPI接口、第二QSPI接口和第三QSPI接口均包括协议片选信号、数据线信号和时钟信号,第二QSPI接口的片选信号通过所述开关分别与所述第一QSPI接口和第三QSPI接口的信号对应连接;
将产品的第二QSPI接口的片选信号引入FPGA控制逻辑单元,FPGA控制逻辑单元实时获取所述开关的状态,当所述开关为断开状态时,第二QSPI接口的片选信号指向第一QSPIFLASH存储器中第一QSPI接口的片选信号;
当所述开关为接通状态时,所述第二QSPI接口的片选信号指向所述第二QSPI FLASH存储器中第三QSPI接口的片选信号,实现在产品的BOOT被误擦时或在产品没有安装BOOT时能够通过调试转接板将BOOT程序固化在第一QSPI FLASH存储器中。
2.根据权利要求1所述的方法,其特征在于,还配置工控机,所述工控机具有串口传输功能,并且,所述控机存放有BOOT程序的二进制文件,通过工控机将其存放的二进制文件存储在第一FLASH中。
3.根据权利要求1所述的方法,其特征在于,所述第一QSPI接口包括QSPI_CS0_FLASH的片选信号、QSPI_Io0_FLASH,QSPI_Io1_FLASH和QSPI_CLK_FLASH;
所述第二QSPI接口包括QSPI_CS0、QSPI_Io0,QSPI_Io1和QSPI_CLK;
所述第三QSPI接口QSPI_CS0_JTAG、QSPI_Io0_JTAG,QSPI_Io1_JTAG和QSPI_CLK_JTAG,其中:
所述第二QSPI接口的QSPI_Io0,QSPI_Io1和QSPI_CLK信号,分别与所述第一QSPI接口的QSPI_Io0_FLASH,QSPI_Io1_FLASH和QSPI_CLK_FLASH信号及所述第三QSPI接口QSPI_Io0_JTAG,QSPI_Io1_JTAG和QSPI_CLK_JTAG协议片选信号对应连接,所述QSPI_CS0通过所述开关与所述QSPI_CS0_FLASH或QSPI_CS0_JTAG连接;
在所述开关被调试人员所触发时,通过所述FPGA控制逻辑单元控制所述QSPI_CS0片选信号与QSPI_CS0_JTAG连接,再次触发所述开关时,通过所述FPGA控制逻辑单元控制所述QSPI_CS0片选信号与QSPI_CS0_FLASH连接。
4.根据权利要求3所述的方法,其特征在于,上电后选择第二QSPI接口的QSPI_CS0信号片选指向调试板中的第二QSPI FLASH,加载BOOT程序至待调试产品内存中;
选择第二QSPI接口的QSPI_CS0片选指向产品中的第一QSPI FLASH,使用具有串口功能PC机进行软件固化或调试工作。
5.根据权利要求4所述的方法,其特征在于,所述第二QSPI Flash存储器中的所述BOOT软件中包含了程序搬家功能和串口烧写功能。
即软件运行时首先将存放在QSPI FLASH中的二进制程序加载至内存,之后便可通过串口烧录的方式,将程序、文件固化进第二QSPI接口片选的FLASH中。
6.根据权利要求5所述的方法,其特征在于,所述调试转接板板上集成了QSPI FLASH存储器和一个输出离散量,其中:
在该FLASH中固化BOOT软件,并将该FLASH的QSPI接口和离散量外接到调试板连接器上;调试转接板的第三QSPI接口用于接收QSPI_CS0_JTAG信号,QSPI_Io0_JTAG信号与QSPI_Io1_JTAG信号发送的控制信息。
7.根据权利要求6所述的方法,其特征在于,上电后选择第二QSPI接口的QSPI_CS0信号片选指向调试板中的FLASH,加载BOOT程序至待调试产品内存中包括如下步骤:
步骤7.1,在进行调试前,通过改变外部离散量的值,控制所述开关进行开或关,选择启动的FLASH存储器为调试板上的第二QSPI FLASH;
步骤7.2,加电后,利用处理器的QSPI启动机制,即上电后首先执行处理器QSPI接口所片选的QSPI FLASH存储器中存放的程序指令。通过控制逻辑单元监测外部离散量从而控制QSPI_CS0的指向,此时,如果当检测到外部离散量开关为接通时,QSPI_CS0选中调试版上的QSPI_CS0_JTAG信号;
步骤7.3,通过调试板上的QSPI接口接收QSPI_CS0_JTAG信号发来的QSPI_CS0片选信息,启动调试板上的第二QSPI FLASH,将BOOT软件加载至待调试产品的内存中。
8.根据权利要求7所述的方法,其特征在于,选择QSPI_CS0片选指向产品中的FLASH,使用具有串口功能PC机进行软件固化或调试工作,具体包括如下步骤:
步骤8.1,改变外部离散量的值,选择启动的FLASH存储器为待调试产品上的第一QSPIFLASH;
步骤8.2,通过控制逻辑监测外部离散量从而控制QSPI_CS0的指向,此时检测到外部离散量开关为断开时,将QSPI_CS0选中QSPI_CS0_FLASH信号;
步骤8.3,利用具有串口功能工控机,将BOOT程序固化第一QSPI FLASH中,以实现BOOT软件升级或BOOT软件首次固化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211612743.5A CN116244000A (zh) | 2022-12-15 | 2022-12-15 | 处理器boot程序加载与固化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211612743.5A CN116244000A (zh) | 2022-12-15 | 2022-12-15 | 处理器boot程序加载与固化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116244000A true CN116244000A (zh) | 2023-06-09 |
Family
ID=86626684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211612743.5A Pending CN116244000A (zh) | 2022-12-15 | 2022-12-15 | 处理器boot程序加载与固化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116244000A (zh) |
-
2022
- 2022-12-15 CN CN202211612743.5A patent/CN116244000A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080092073A1 (en) | Systems and methods for creating embedded target images | |
CN103136028A (zh) | 一种基于fpga的flash存储器远程在线升级方法 | |
CN101093446B (zh) | 操作系统引导装置、方法及其应用的电脑系统 | |
CN106775855B (zh) | 一种基于eclipse的flash烧写方法、插件和系统 | |
CN105224480A (zh) | 一种用于响应于读取要求的存取存储器装置的方法和装置 | |
CN113434162B (zh) | 远程在线更新fpga多版本程序的方法 | |
CN110197698B (zh) | 自动测试ssd不同电源状态影响的方法及装置 | |
CN107273245B (zh) | 运算装置与运作方法 | |
CN110377296B (zh) | 一种支持服务器主控板Flash烧录的系统及方法 | |
CN102520961A (zh) | 片外在线可编程的soc系统及其控制方法 | |
CN115718610A (zh) | 一种可靠的单片机应用程序更新的方法 | |
US6904484B1 (en) | Low pin count (LPC) firmware hub recovery | |
CN112306937B (zh) | 服务器中主板器件的设定选择电路、方法、设备及介质 | |
CN102193860B (zh) | 微控制器在线调试电路及方法、微控制器 | |
CN116244000A (zh) | 处理器boot程序加载与固化方法 | |
CN202394528U (zh) | 一种用于存储板的烧写装置 | |
CN100452008C (zh) | 只读存储器转接装置 | |
CN105068835B (zh) | 移动终端及其调试信息显示方法 | |
CN115495136A (zh) | 一种基于国产飞腾平台的bmc快速在线升级方法 | |
CN114546746A (zh) | 一种芯片调试的方法、装置、电子设备及存储介质 | |
CN103902298A (zh) | 一种指令集固件刷写状态信息的设置方法和装置 | |
CN104699410A (zh) | 一种信息处理方法及电子设备 | |
CN105573924B (zh) | 仿真系统 | |
CN219143450U (zh) | 一种基于嵌入式ec的存储介质切换电路、系统及终端设备 | |
CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |