CN116232379A - 一种通信系统 - Google Patents

Abstract

本申请公开了一种通信系统，该通信系统包括天线、变频器模组、第一处理芯片和第二处理芯片，其中第二处理芯片连接第一处理芯片、天线和变频器模组，第二处理芯片用于接收主机端发送的第一控制指令、并生成对应的第一控制报文，以及将第一控制报文发送至天线和变频器模组，以使天线和变频器模组进行频率调整；和/或第二处理芯片用于接收第一处理芯片发送的第二控制指令、并生成对应的第二控制报文，以及将第二控制报文发送至天线和变频器模组，以使天线和变频器模组进行操作，其中第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文。通过上述系统，本申请提供的通信系统可以实现频率切换、角度切换等功能。

Description

一种通信系统

技术领域

本申请涉及通信领域，特别是一种通信系统。

背景技术

目前的扩频方式中，跳频是常用的扩频方式之一，其是一种可以使收发双方传输信号的载波频率按照规定规律进行离散变化的通信方式。使用跳频技术可以保证通信的秘密性和抗干扰性，尤其对于军事领域是至关重要。但是，目前通信系统在利用跳频技术进行频率切换时会干扰其他操作的进行，或者是其他操作进行时会干扰频率切换的进行。

发明内容

本申请提供一种通信系统，通过该通信系统不仅可以实现频率切换，还可以实现角度切换、温度读取等，且在需要同时进行频率切换和角度切换等操作时，按照优先级设置，优先进行频率切换再进行角度切换等操作，解决了多个任务同时存在时相互干扰，影响任务进行效率等问题。

为了解决上述技术问题，本申请提供一种通信系统，该通信系统包括天线、变频器模组、第一处理芯片和第二处理芯片，其中第二处理芯片分别连接第一处理芯片、天线和变频器模组，用于接收主机端发送的第一控制指令，并基于第一控制指令生成对应的第一控制报文，以及将第一控制报文发送至天线和变频器模组，以使天线和变频器模组根据第一控制报文进行频率调整；和/或，

第二处理芯片用于接收第一处理芯片发送的第二控制指令，并基于第二控制指令生成对应的第二控制报文，以及将第二控制报文发送至天线和变频器模组，以使天线和变频器模组根据第二控制报文进行操作。

其中，第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文。

其中，第二处理芯片基于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的逻辑实现。

其中，第二处理芯片包括：解串电路、第一处理电路和第二处理电路。

其中，解串电路用于接收第一控制指令，并对第一控制指令进行解串处理，得到频率信息；第一处理电路，分别连接解串电路和天线，用于根据频率信息生成第一控制报文，并将第一控制报文发送至天线；第二处理电路，分别连接解串电路和变频器模组，用于根据频率信息生成第一控制报文，并将第一控制报文发送至变频器模组。

其中，第一处理电路包括：第一状态机、第一组帧电路、第一多路复用器、第一调制电路和第一解调电路。

其中，第一状态机，连接解串电路，用于获取所述频率信息，以及接收主机端发送的触发脉冲或接收第一处理芯片发送的切换指令，并根据触发脉冲或切换指令进行调度操作；第一组帧电路，连接第一状态机，用于根据频率信息生成第一控制报文；第一多路复用器，连接第一组帧电路；第一调制电路，分别连接第一多路复用器和天线，用于在被第一多路复用器选中时，接收第一控制报文，并对第一控制报文进行调制，得到第一调制报文，并将第一调制报文发送至天线；第一解调电路，连接天线，用于接收天线的反馈报文。

其中，当第一状态机处于IDLE状态时，第一状态机响应于接收到主机端发送的触发脉冲和频率信息，由IDLE状态切换至FRAME状态，第一状态机在FRAME状态下，控制第一组帧电路执行组帧操作并下发，以及对天线下发频率切换指令；

或，当第一状态机处于IDLE状态时，第一状态机响应于接收到第一处理芯片发送的切换指令，由IDLE状态切换至SEND状态，第一状态机在SEND状态下，转发第一处理芯片发送的切换指令。

其中，第一处理电路还包括：第一存储电路、第二存储电路。

其中，第一存储电路，分别连接第一处理芯片、第一状态机和第一多路复用器，用于存储第一处理芯片发送的第二控制指令；第二存储电路，分别连接第一处理芯片和第一解调电路，用于存储天线的反馈报文；其中，反馈报文包括天线主动返回的报文和/或天线被动返回的报文。

其中，第一状态机还用于获取第二控制指令，并将第二控制指令调度发送至第一组帧电路，以使第一组帧电路根据第二控制指令生成第二控制报文，以及第一调制电路在被第一多路复用器选中时，接收第二控制报文，并对第二控制报文进行调制，得到第二调制报文，并将第二调制报文发送至天线。

其中，第一处理电路在同时接收到第一控制指令和第二控制指令时，先响应于第一控制指令，控制第一状态机、第一组帧电路、第一多路复用器和第一调制电路根据第一控制指令得到第一调制报文，并将第一调制报文发送至天线；在所述第一调制报文发送完成后，切换第一状态机的当前状态，以判断第一存储电路中是否存储了完整的第二控制指令，若是，则控制第一状态机、第一组帧电路、第一多路复用器和第一调制电路根据第二控制指令得到第二调制报文，并将第二调制报文发送至天线。

其中，第一调制电路包括：配置单元、第一编码单元、第一校验单元和第一串行单元。

其中，配置单元，用于接收第一控制报文的报文配置信息；第一编码单元，用于对第一控制报文进行8比特/10比特编码，得到第一编码报文；第一校验单元，用于生成与第一控制报文对应的第一校验码；第一串行单元，分别连接配置单元、第一编码单元和第一校验单元，用于将报文配置信息、第一校验码和第一编码报文进行串行转换，得到第一串行报文，并将第一串行报文发送至天线。

其中，第一解调电路包括：解串单元、第一解码单元、第二校验单元和存储单元。

其中，解串单元，连接天线，用于将反馈报文进行解串操作，得到第一并行报文；第一解码单元，连接解串单元，用于对第一并行报文进行8比特/10比特解码，得到第一解码报文；第二校验单元，连接第一解码单元，用于校验第一解码报文；存储单元，连接第一解码单元，用于存储第一解码报文中的帧信息。

其中，第二处理电路包括：第二状态机、第二组帧电路、第二多路复用器、第二调制电路和第二解调电路。

其中，第二状态机，连接解串电路，用于获取频率信息，以及接收主机端发送的触发脉冲或接收第一处理芯片发送的切换指令，并根据触发脉冲或切换指令进行调度操作；第二组帧电路，连接第二状态机，用于根据频率信息生成第一控制报文；第二多路复用器，连接第二组帧电路；第二调制电路，分别连接第二多路复用器和变频器模组，用于在被第二多路复用器选中时，接收第一控制报文，并对第二控制报文进行调制，得到第一调制报文，并将第一调制报文发送至变频器模组；第二解调电路，连接变频器模组，用于接收变频器模组的反馈报文。

其中，第二处理电路还包括：第三存储电路和第四存储电路。

其中，第三存储电路，分别连接第一处理芯片、第二状态机和第二多路复用器，用于存储第一处理芯片发送的第二控制指令；第四存储电路，分别连接第一处理芯片和第二解调电路，用于存储变频器模组的反馈报文。

其中，第二状态机还用于获取第二控制指令，并将第二控制指令发送至第二组帧电路，以使第二组帧电路根据第二控制指令生成第二控制报文，以及第二调制电路在被第二多路复用器选中时，接收第二控制报文，并对第二控制报文进行调制，得到第二调制报文，并将第二调制报文发送至变频器模组。

其中，天线包括接收天线和发射天线，分别连接第二处理芯片；变频器模组包括上变频器和下变频器，分别连接第二处理芯片。

其中，上变频器和发射天线组成发射通道，接收天线和下变频器组成接收通道。

其中，第二处理芯片通过AXI(Advanced eXtensible Interface，高级可扩展接口)接口连接第一处理芯片，第二处理芯片通过UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口连接变频器模组，第二处理芯片通过SPI(SerialPeripheral Interface，串行外设接口)接口连接天线。

本申请的有益效果是：区别于现有技术，本申请提供的通信系统包括天线、变频器模组、第一处理芯片和第二处理芯片，其中第二处理芯片分别连接第一处理芯片、天线和变频器模组，用于接收主机端发送的第一控制指令，并基于第一控制指令生成对应的第一控制报文，以及将第一控制报文发送至天线和变频器模组，以使天线和变频器模组根据第一控制报文进行频率调整；和/或，第二处理芯片用于接收第一处理芯片发送的第二控制指令，并基于第二控制指令生成对应的第二控制报文，以及将第二控制报文发送至天线和变频器模组，以使天线和变频器模组根据第二控制报文进行操作，其中，第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文。通过上述提供的通信系统，利用基于FPGA资源实现的第二处理芯片可以进行频率切换、角度切换和温度读取等操作，且按照优先级设置，在频率切换和角度切换、温度读取等指令同时存在时，优先进行频率切换，完成频率切换之后再进行角度切换、温度读取等操作，避免主机端和第一处理芯片两者相互干扰的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请提供的通信系统第一实施例的结构示意图；

图2是本申请提供的通信系统第一交互示意图；

图3是本申请提供的通信系统第二交互示意图；

图4是本申请提供的第二处理芯片的结构示意图；

图5是本申请提供的第一处理电路的结构示意图；

图6是本申请提供的第一调制电路的结构示意图；

图7是本申请提供的第一解调电路的结构示意图；

图8是本申请提供的第二处理电路的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参阅图1，图1是本申请提供的通信系统第一实施例的结构示意图，该通信系统100包括天线101、变频器模组102、第一处理芯片103和第二处理芯片104，其中，第二处理芯片104分别连接天线101、变频器模组102、第一处理芯片103。

另外，在其他实施例中，通信系统还可以包括主机端。

具体地，第二处理芯片104通过SPI接口与天线101进行通信连接，第二处理芯片104通过UART接口与变频器模组102进行通信连接，第二处理芯片104通过AXI接口与第一处理芯片103进行通信连接，且第二处理芯片104通过UART接口与主机端进行通信连接。

其中，变频器模组102和第二处理芯片104之间的UART接口可以实现3.125M的传输速率。

在一些实施例中，第二处理芯片104用于接收主机端发送的第一控制指令，并基于第一控制指令生成对应的第一控制报文，以及将第一控制报文发送至天线101和变频器模组102，以使天线101和变频器模组102根据第一控制报文进行频率调整。

具体地，第一控制报文是频率切换报文。其中，主机端下发的频率切换报文可以实现5000跳/秒的跳频速率。

在一些实施例中，第二处理芯片104用于接收第一处理芯片103发送的第二控制指令，并基于第二控制指令生成对应的第二控制报文，以及将第二控制报文发送至天线101和变频器模组102，以使天线101和变频器模组102根据第二控制报文进行操作。

可选地，第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文。

在一些实施例中，天线101包括接收天线和发射天线，分别连接第二处理芯片104；变频器模组102包括上变频器和下变频器，分别连接第二处理芯片104。

其中，上变频器和发射天线组成发射通道，接收天线和下变频器组成接收通道。

在一些实施例中，通信系统100存在多个发射通道和多个接收通道，如4发4收(4T4R)。

在一些实施例中，天线101是KA相控阵天线，该KA相控阵天线的接口是单路SPI，该KA相控阵天线接收射频信号的速率是20M。

在一些实施例中，变频器模组102中的上变频器和下变频器用于实现中频信号和射频信号的转换。

下面结合图2，图2是本申请提供的通信系统第一交互示意图，交互过程包括：

S1：主机端发送第一控制指令至第二处理芯片。

S2：第二处理芯片接收第一控制指令。

S3：第二处理芯片基于第一控制指令生成第一控制报文。

S4：第二处理芯片将第一控制报文发送至天线。

S5：第二处理芯片将第一控制报文发送至变频器模组。

步骤S4和S5不区分先后顺序。

S6：天线基于第一控制报文进行频率调整。

S7：变频器模组基于第一控制报文进行频率调整。

步骤S6和S7可以同时进行。

区别于现有技术，本申请提供的通信系统100可以实现第二处理芯片104通过接收主机端发送的第一控制指令，使第二处理芯片104生成第一控制报文，进而天线101和变频器模组102基于第一控制报文进行频率调整，实现跳频。

下面结合图3，图3是本申请提供的通信系统第二交互示意图，交互过程包括：

S1：第一处理芯片发送第二控制指令至第二处理芯片。

S2：第二处理芯片接收第二控制指令。

S3：第二处理芯片基于第二控制指令生成第二控制报文。

S4：第二处理芯片将第二控制报文发送至天线。

S5：第二处理芯片将第二控制报文发送至变频器模组。

步骤S4和S5不区分先后顺序。

S6：天线基于第二控制报文进行角度切换等操作。

S7：变频器模组基于第二控制报文进行角度切换等操作。

步骤S6和S7可以同时进行。

区别于现有技术，本申请提供的通信系统100可以实现第二处理芯片104接收第一处理芯片103的第二控制指令，进而基于第二控制指令生成第二控制报文，并将第二控制报文发送至天线101和变频器模组102，以使天线101和变频器模组102基于第二控制报文执行角度切换、功率读取或温度读取等操作。

参阅图4，图4是第二处理芯片104的结构示意图，该第二处理芯片104包括解串电路201、第一处理电路202和第二处理电路203，其中第一处理电路202连接解串电路201和天线101，第二处理电路203连接解串电路201和变频器模组102。

具体地，解串电路201用于接收第一控制指令，并对第一控制指令进行解串处理，得到频率信息；第一处理电路202用于根据频率信息生成第一控制报文，并将第一控制报文发送至天线101；第二处理电路203用于根据频率信息生成第一控制报文，并将第一控制报文发送至变频器模组102。

在一些实施例中，主机端与第二处理芯片104之间通过UART接口连接，因此第二处理芯片104接收的第一控制指令是串行指令，经过第二处理芯片104中的解串电路201可以实现将第一控制指令进行解串处理，以得到频率信息，其中该频率信息可以对应通信系统100的工作频率。其中，第一控制报文是频率切换报文，是第一处理电路202将频率信息进行组帧、串行化后得到的报文，天线101对接收的第一控制报文进行解算相位以及进行相位补偿，并将获得的频率信息进行缓存，其中，频率信息可以是具体的频点，变频器模组102通过Flash查表方式，得到与第一控制报文对应的频点信息，并将该频点信息进行缓存。主机端下发触发脉冲(如以每秒5000跳，200us就下发一个脉冲宽度为1us的脉冲)，第二处理芯片104根据触发脉冲向天线101和变频器模组102发送触发指令，使天线101和变频器模组102执行频率切换操作，将频率切换成与第一控制报文中的频点信息对应的频率，进而实现频率切换。

参阅图5，图5是第一处理电路202的结构示意图，该第一处理电路202包括第一状态机301、第一组帧电路302、第一多路复用器303、第一调制电路304、第一解调电路305、第一存储电路306和第二存储电路307。

其中，第一状态机301连接解串电路201；第一组帧电路302连接第一状态机301；第一多路复用器303连接第一组帧电路302；第一调制电路304连接第一多路复用器303和天线101；第一解调电路305用于连接天线101；第一存储电路306分别连接第一处理芯片103、第一状态机301和第一多路复用器303；第二存储电路307分别连接第一处理芯片103和第一解调电路305。

具体地，第一状态机301用于获取所述频率信息，以及接收主机端发送的触发脉冲或接收第一处理芯片103发送的切换指令，并根据触发脉冲或切换指令进行调度操作；第一组帧电路302用于根据频率信息生成第一控制报文；第一调制电路304用于在被第一多路复用器303选中时，接收第一控制报文，并对第一控制报文进行调制，得到第一调制报文，并将第一调制报文发送至天线101；第一解调电路305用于接收天线101的反馈报文；第一存储电路306用于存储第一处理芯片103发送的第二控制指令；第二存储电路307用于存储天线101的反馈报文。

具体地，天线101的反馈报文包括天线101主动返回的报文和/或天线101被动返回的报文，如被动返回的回应帧、主动返回的故障上报帧等，该反馈报文被第二处理芯片104中的第二存储电路307进行缓存，将通过第一处理芯片103扫描的方式告知第一处理芯片103，或通过第二处理芯片104中断上报的方式告知第一处理芯片103。

且，第一处理芯片103可以随时接收天线101发送的反馈信息。

另外，天线101中的接收天线可以接收反馈报文，并通过第一处理芯片103轮询的方式获取该反馈报文，或通过第二处理芯片104中断上报的方式告知第一处理芯片103。第一处理芯片103可以监测每一条接收到的反馈报文，且通过内部扫描的方式可以确保不会丢失任何一条反馈报文。

在一些实施例中，第一状态机301还用于获取第二控制指令，并将第二控制指令调度发送至第一组帧电路302，以使第一组帧电路302根据第二控制指令生成第二控制报文，以及第一调制电路304在被第一多路复用器303选中时，接收第二控制报文，并对第二控制报文进行调制，得到第二调制报文，并将第二调制报文发送至天线101。

具体地，第一状态机301包括IDLE状态(空闲状态)、SEND状态(发送状态)、FRAME状态(主控状态)和JUDGE状态(判断状态)。

在一些实施例中，当第一状态机301机处于IDLE状态时，第一状态机301响应于接收到主机端发送的触发脉冲和频率信息，由IDLE状态切换至FRAME状态，第一状态机301在FRAME状态下，控制第一组帧电路302执行组帧操作并下发，以及对天线101下发频率切换指令。

在一些实施例中，当第一状态机301处于IDLE状态时，第一状态机301响应于接收到第一处理芯片103发送的切换指令，由IDLE状态切换至SEND状态，第一状态机301在SEND状态下，转发第一处理芯片103发送的切换指令。

在一些实施例中，主机端下发触发脉冲和对应的频率信息，第一状态机301接收该频率信息，并从IDLE状态(起点)跳转到FRAME状态，同时对天线101和变频器模组102下发第一控制指令，并继续进行后续操作，最终实现频率切换。当检测到第一处理芯片103需要进行切换控制时，第一状态机301跳转到SEND状态，并在SEND状态下转发第一处理芯片103下发的第二控制指令。

值得注意的是，因天线101和第二处理芯片104之间的接口是SPI接口，变频器模组102与第二处理芯片104之间的接口是UART接口，故天线101和变频器模组102接收的第一控制报文和第二控制报文的格式是不同的。

在一些实施例中，第一处理电路202在同时接收到第一控制指令和第二控制指令时，先响应于第一控制指令，控制第一状态机301、第一组帧电路302、第一多路复用器303和第一调制电路304根据第一控制指令得到第一调制报文，并将第一调制报文发送至天线101。

在将第一调制报文发送至天线101完成后，切换第一状态机301的当前状态，以判断第一存储电路306中是否存储了完整的第二控制指令，若是，则控制第一状态机301、第一组帧电路302、第一多路复用器303和第一调制电路304根据第二控制指令得到第二调制报文，并将第二调制报文发送至天线101。

在一些实施例中，当第一状态机301检测到主机端和第一处理芯片103都需要进行控制，即第一处理电路202同时接收到第一控制指令和第二控制指令时，根据优先级设置，控制权限交给第二处理芯片104，首先接收主机端下发的第一控制指令，并完成相应的频率切换，接着，第一状态机301跳转至JUDGE状态，判断第一存储电路306中是否存储了完整的第二控制指令(判断第一存储电路306的CNT计数器是否等于第一处理芯片103预先设置的报文长度)，若是，则第一状态机跳转至SEND状态，将该第二控制指令进行下发，以控制第一状态机301、第一组帧电路302、第一多路复用器303和第一调制电路304根据第二控制指令得到第二调制报文，并将第二调制报文发送至天线101。当完成后，第一状态机301跳转至IDLE状态，并等待下一次的主机端下发的第一控制指令和/或第一处理芯片103下发的第二控制指令。换句话说，第一状态机301可以解决第一处理芯片103和主机端同时下发指令的冲突问题。

值得注意的是，由于第一存储电路306每次只存一帧数据，并由第一处理芯片103向第一存储电路306写入数据、第二处理芯片104从第一存储电路306读出数据，故当第一存储电路306内数据个数为0时，第一处理芯片103才开始写入一帧数据并告知第二处理芯片104对应帧数据的字节长度。

另外，当检测到第一存储电路306中存储的数据为空时，第一处理芯片103可以随时将第二控制指令进行写操作，不受第二处理芯片104的影响。

通过上述方式，可以保证第一处理芯片103和主机端下发的控制指令都可以接收并执行相应操作，且可以避免在两者同时下发指令时发生冲突的问题。

参阅图6，图6是第一调制电路304的结构示意图，该第一调制电路304包括配置单元401、第一编码单元402、第一校验单元403和第一串行单元404，其中第一串行单元404分别连接配置单元401、第一编码单元402和第一校验单元403。

具体地，配置单元401用于接收第一控制报文的报文配置信息；第一编码单元402用于对第一控制报文进行8比特/10比特编码，得到第一编码报文；第一校验单元403用于生成与第一控制报文对应的第一校验码；第一串行单元404用于将报文配置信息、第一校验码和第一编码报文进行串行转换，得到第一串行报文，并将第一串行报文发送至天线101。

参阅图7，图7是第一解调电路305的结构示意图，该第一解调电路305包括解串单元405、第一解码单元406、第二校验单元407和存储单元408，其中解串单元405连接天线101，第一解码单元406连接解串单元405，第二校验单元407连接第一解码单元406，存储单元408连接第一解码单元406。

具体地，解串单元405用于将反馈报文进行解串操作，得到第一并行报文；第一解码单元406用于对第一并行报文进行8比特/10比特解码，得到第一解码报文；第二校验单元407用于校验第一解码报文；存储单元408用于存储第一解码报文中的帧信息。

其中，第二校验单元407通过校验第一解码报文是否存在错误，若存在错误，则将该第一解码报文丢弃，并告知第一处理芯片103。

另外，上述第一调制电路304输入的信息和第一解调电路305输出的信息是一致的。

参阅图8，图8是第二处理电路203的结构示意图，该第二处理电路203包括第二状态机501、第二组帧电路502、第二多路复用器503、第二调制电路504、第二解调电路505、第三存储电路506和第四存储电路507。

其中，第二状态机501连接解串电路201；第二组帧电路502连接第二状态机501；第二多路复用器503连接第二组帧电路502；第二调制电路504分别连接第二多路复用器503和变频器模组102；第二解调电路505连接变频器模组102；第三存储电路506分别连接第一处理芯片103、第二状态机501和第二多路复用器503；第四存储电路507分别连接第一处理芯片103和第二解调电路505。

具体地，第二状态机501用于获取所述频率信息，以及接收主机端发送的触发脉冲或接收第一处理芯片103发送的切换指令，并根据触发脉冲或切换指令进行调度操作；第二组帧电路502用于根据频率信息生成第一控制报文；第二调制电路504用于在被第二多路复用器503选中时，接收第一控制报文，并对第二控制报文进行调制，得到第一调制报文，并将第一调制报文发送至变频器模组102；第二解调电路505用于接收变频器模组102的反馈报文；第三存储电路506用于存储第一处理芯片103发送的第二控制指令；第四存储电路507用于存储变频器模组102的反馈报文。

具体地，变频器模组102的反馈报文包括被动返回的回应帧、主动返回的故障上报帧，该反馈报文被第二处理芯片104中的第四存储电路507进行缓存，将通过第一处理芯片103扫描的方式告知第一处理芯片103，或通过第二处理芯片104中断上报的方式告知第一处理芯片103。

且，第一处理芯片103可以随时接收天线101发送的反馈信息。

在一些实施例中，第二状态机501还用于获取第二控制指令，并将第二控制指令发送至第二组帧电路502，以使第二组帧电路502根据第二控制指令生成第二控制报文，以及第二调制电路504在被第二多路复用器503选中时，接收第二控制报文，并对第二控制报文进行调制，得到第二调制报文，并将第二调制报文发送至变频器模组102。

在一些实施例中，当第二状态机501处于IDLE状态时，第二状态机501响应于接收到主机端发送的触发脉冲和频率信息，由IDLE状态切换至FRAME状态，第二状态机501在FRAME状态下，控制第二组帧电路502执行组帧操作并下发，以及对变频器模组102下发频率切换指令。

在一些实施例中，当第二状态机501处于IDLE状态时，第二状态机501响应于接收到第一处理芯片103发送的切换指令，由IDLE状态切换至SEND状态，第二状态机501在SEND状态下，转发第一处理芯片103发送的切换指令。

综上所述，本申请提供的通信系统可以通过基于FPGA资源实现的第二处理芯片进行频率切换、角度切换和温度读取等操作，且按照优先级设置，在频率切换和角度切换、温度读取等指令同时存在时，优先进行频率切换，完成频率切换之后再进行角度切换、温度读取等操作，避免主机端和第一处理芯片两者相互干扰的问题。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种通信系统，其特征在于，所述通信系统包括：

天线；

变频器模组；

第一处理芯片；

第二处理芯片，分别连接所述第一处理芯片、所述天线和所述变频器模组，用于接收主机端发送的第一控制指令，并基于所述第一控制指令生成对应的第一控制报文，以及将所述第一控制报文发送至所述天线和所述变频器模组，以使所述天线和所述变频器模组根据所述第一控制报文进行频率调整；和/或，

所述第二处理芯片用于接收所述第一处理芯片发送的第二控制指令，并基于所述第二控制指令生成对应的第二控制报文，以及将所述第二控制报文发送至所述天线和所述变频器模组，以使所述天线和所述变频器模组根据所述第二控制报文进行操作；其中，所述第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文；

其中，所述第二处理芯片基于FPGA的逻辑实现。

2.根据权利要求1所述的通信系统，其特征在于，所述第二处理芯片包括：

解串电路，用于接收所述第一控制指令，并对所述第一控制指令进行解串处理，得到频率信息；

第一处理电路，分别连接所述解串电路和所述天线，用于根据所述频率信息生成所述第一控制报文，并将所述第一控制报文发送至所述天线；

第二处理电路，分别连接所述解串电路和所述变频器模组，用于根据所述频率信息生成所述第一控制报文，并将所述第一控制报文发送至所述变频器模组。

3.根据权利要求2所述的通信系统，其特征在于，所述第一处理电路包括：

第一状态机，连接所述解串电路，用于获取所述频率信息，以及接收所述主机端发送的触发脉冲或接收所述第一处理芯片发送的切换指令，并根据所述触发脉冲或所述切换指令进行调度操作；

第一组帧电路，连接所述第一状态机，用于根据所述频率信息生成所述第一控制报文；

第一多路复用器，连接所述第一组帧电路；

第一调制电路，分别连接所述第一多路复用器和所述天线，用于在被所述第一多路复用器选中时，接收所述第一控制报文，并对所述第一控制报文进行调制，得到第一调制报文，并将所述第一调制报文发送至所述天线；

第一解调电路，连接所述天线，用于接收所述天线的反馈报文。

4.根据权利要求3所述的通信系统，其特征在于，当所述第一状态机处于IDLE状态时，所述第一状态机响应于接收到所述主机端发送的所述触发脉冲和所述频率信息，由IDLE状态切换至FRAME状态，所述第一状态机在所述FRAME状态下，控制所述第一组帧电路执行组帧操作并下发，以及对天线下发频率切换指令；

或，当所述第一状态机处于IDLE状态时，所述第一状态机响应于接收到所述第一处理芯片发送的切换指令，由IDLE状态切换至SEND状态，所述第一状态机在所述SEND状态下，转发所述第一处理芯片发送的切换指令。

5.根据权利要求3所述的通信系统，其特征在于，所述第一处理电路还包括：

第一存储电路，分别连接所述第一处理芯片、所述第一状态机和所述第一多路复用器，用于存储所述第一处理芯片发送的第二控制指令；

第二存储电路，分别连接所述第一处理芯片和所述第一解调电路，用于存储所述天线的所述反馈报文；其中，所述反馈报文包括所述天线主动返回的报文和/或所述天线被动返回的报文；

其中，所述第一状态机还用于获取所述第二控制指令，并将所述第二控制指令调度发送至所述第一组帧电路，以使所述第一组帧电路根据所述第二控制指令生成所述第二控制报文，以及所述第一调制电路在被所述第一多路复用器选中时，接收所述第二控制报文，并对所述第二控制报文进行调制，得到第二调制报文，并将所述第二调制报文发送至所述天线。

6.根据权利要求4所述的通信系统，其特征在于，所述第一处理电路在同时接收到所述第一控制指令和所述第二控制指令时，先响应于所述第一控制指令，控制所述第一状态机、所述第一组帧电路、所述第一多路复用器和所述第一调制电路根据所述第一控制指令得到所述第一调制报文，并将所述第一调制报文发送至所述天线；

在所述第一调制报文发送完成后，切换所述第一状态机的当前状态，以判断所述第一存储电路中是否存储了完整的所述第二控制指令，若是，则控制所述第一状态机、所述第一组帧电路、所述第一多路复用器和所述第一调制电路根据所述第二控制指令得到所述第二调制报文，并将所述第二调制报文发送至所述天线。

7.根据权利要求3所述的通信系统，其特征在于，所述第一调制电路包括：

配置单元，用于接收所述第一控制报文的报文配置信息；

第一编码单元，用于对所述第一控制报文进行8比特/10比特编码，得到第一编码报文；

第一校验单元，用于生成与所述第一控制报文对应的第一校验码；

第一串行单元，分别连接所述配置单元、所述第一编码单元和所述第一校验单元，用于将所述报文配置信息、所述第一校验码和所述第一编码报文进行串行转换，得到第一串行报文，并将所述第一串行报文发送至所述天线。

8.根据权利要求3所述的通信系统，其特征在于，所述第一解调电路包括：

解串单元，连接所述天线，用于将所述反馈报文进行解串操作，得到第一并行报文；

第一解码单元，连接所述解串单元，用于对所述第一并行报文进行8比特/10比特解码，得到第一解码报文；

第二校验单元，连接所述第一解码单元，用于校验所述第一解码报文；

存储单元，连接所述第一解码单元，用于存储所述第一解码报文中的帧信息。

9.根据权利要求3所述的通信系统，其特征在于，所述第二处理电路包括：

第二状态机，连接所述解串电路，用于获取所述频率信息，以及接收所述主机端发送的触发脉冲或接收所述第一处理芯片发送的切换指令，并根据所述触发脉冲或所述切换指令进行调度操作；

第二组帧电路，连接所述第二状态机，用于根据所述频率信息生成所述第一控制报文；

第二多路复用器，连接所述第二组帧电路；

第二调制电路，分别连接所述第二多路复用器和所述变频器模组，用于在被所述第二多路复用器选中时，接收所述第一控制报文，并对所述第二控制报文进行调制，得到第一调制报文，并将所述第一调制报文发送至所述变频器模组；

第二解调电路，连接所述变频器模组，用于接收所述变频器模组的反馈报文。

10.根据权利要求9所述的通信系统，其特征在于，所述第二处理电路还包括：

第三存储电路，分别连接所述第一处理芯片、所述第二状态机和所述第二多路复用器，用于存储所述第一处理芯片发送的第二控制指令；

第四存储电路，分别连接所述第一处理芯片和所述第二解调电路，用于存储所述变频器模组的所述反馈报文；

其中，所述第二状态机还用于获取所述第二控制指令，并将所述第二控制指令发送至所述第二组帧电路，以使所述第二组帧电路根据所述第二控制指令生成所述第二控制报文，以及所述第二调制电路在被所述第二多路复用器选中时，接收所述第二控制报文，并对所述第二控制报文进行调制，得到第二调制报文，并将所述第二调制报文发送至所述变频器模组。

11.根据权利要求1所述的通信系统，其特征在于，所述天线包括接收天线和发射天线，分别连接所述第二处理芯片；所述变频器模组包括上变频器和下变频器，分别连接所述第二处理芯片；

其中，所述上变频器和所述发射天线组成发射通道，所述接收天线和所述下变频器组成接收通道。

12.根据权利要求1所述的通信系统，其特征在于，所述第二处理芯片通过AXI接口连接所述第一处理芯片，所述第二处理芯片通过UART接口连接所述变频器模组；所述第二处理芯片通过SPI接口连接所述天线。

Images