CN116232066A - 用于多相系统的功率输出控制电路和供电系统 - Google Patents

用于多相系统的功率输出控制电路和供电系统 Download PDF

Info

Publication number
CN116232066A
CN116232066A CN202310513512.7A CN202310513512A CN116232066A CN 116232066 A CN116232066 A CN 116232066A CN 202310513512 A CN202310513512 A CN 202310513512A CN 116232066 A CN116232066 A CN 116232066A
Authority
CN
China
Prior art keywords
chip
slave
output
port
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310513512.7A
Other languages
English (en)
Other versions
CN116232066B (zh
Inventor
赵一飞
王彦新
张敏学
赵毅轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xintan Microelectronics Co ltd
Original Assignee
Jiangsu Xintan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xintan Microelectronics Co ltd filed Critical Jiangsu Xintan Microelectronics Co ltd
Priority to CN202310513512.7A priority Critical patent/CN116232066B/zh
Publication of CN116232066A publication Critical patent/CN116232066A/zh
Application granted granted Critical
Publication of CN116232066B publication Critical patent/CN116232066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开提供了一种用于多相系统的功率输出控制电路和供电系统，所述功率输出控制电路包括：主芯片、一个或多个从芯片、多个电感以及滤波电容，其中，主芯片配置成基于所采样的输出电压和预定的基准电压生成误差电压信号以及顺序交替的时钟信号，并且将所生成的误差电压信号以及时钟信号传递到所述从芯片；一个或多个从芯片中的每个从芯片配置成基于所接收的时钟信号顺序开启并且基于误差电压信号调整输出到功率开关节点端口的电流；多个电感，配置成连接在主芯片和每个从芯片的功率开关节点端口与输出电压之间并且调节所述主芯片和每个从芯片的输出电流；以及滤波电容，配置成连接在输出电压和公共地电平之间。

Description

用于多相系统的功率输出控制电路和供电系统
技术领域
本公开涉及电源管理芯片技术领域，更具体而言，涉及用于多相系统的功率输出控制电路和供电系统。
背景技术
DC-DC转换器是指利用电容、电感的储能特性，通过可控开关进行高频开关动作提供能量，可用于升压或降压。
DC-DC转换器可以通过峰值电流模式PWM控制（Peak Current Mode PWMControl）、PFM（Pluse-Frequency-Modulation）脉冲频率调变、固定关断时间模式PFM控制（Constant-Off-Time Mode PFM Control）等方法进行控制。峰值电流模式PWM控制是利用电感电流峰值来决定固定频率切换方波的脉冲宽度的控制方法；PFM脉冲频率调变是一种调整切换方波频率来产生所需脉冲宽度的控制方法；固定关断时间模式PFM控制是一种藉由固定主功率管的关断时间来调节方波切换频率以决定方波的脉冲宽度的控制方法。
多个单相的DC-DC转换器并联使用在输入端和负载之间，可以使输出的负载电流更大。多相中每一个功率级在开关工作期间以相同的时间间隔导通，使得多相工作时输出电压纹波频率为：转换器的相位数×转换器的切换频率。
多相DC-DC（Multi Phase Direct Current to Direct Current）采用多电流通道同时提供负载电流，故可以提供比单相系统更大的负载电流，以及提供更好的系统动态瞬态响应而不会增大开关损耗，也可以有效抑制输出电压的纹波。同时多电流通道可以分散系统的供电压力，使系统对功率器件的电流和功耗要求降低，节约了成本，通常这一方案被应用于CPU、GPU供电。
但是在多相DC-DC转换器的应用中由于各相通道电流的差异和扰动的影响，系统容易出现各相电流不匹配，导致不同的电流通道给负载端不同的电流。这种各相电流失配导致各通道发热不一致，可能导致发热大的一路通道功率器件有烧毁的风险。
多相的控制方法方案较为复杂，必须将各单相转换器的切换频率相位平均分配，来取得最低的输出电流，同时要将输出电流平均分配在各单相转换器上，来减少各转换器之间的干扰。现有技术为了处理多相电流分配与相位分配，需要增加积分电路与检测电路，将各功率级的输出电压或输出电流进行积分，后将积分信号加入反馈回路来保证相位和电流平均分配。这些积分与检测电路在进行各相通道电流平衡处理较为复杂，易发生某一部分电流失配，产生电流平衡误差增加了失调的风险，这种引入的失调会带来功率级电流和相位的误差。
因此，针对上有技术问题，有必要提供一种用于大功率的多相系统的功率输出控制电路。
发明内容
针对上述内容，本公开提供一种可多相扩展的用于大功率的多相系统的功率输出控制电路，其支持单相至多相拓展使用，多相工作时以主从属性区分芯片工作状态，主芯片与从芯片的设定可相互切换，多相工作时共用同一电流控制信号，减少失调风险。同时外围结构简单，避免了额外辅助结构降低使用成本。
在本公开的第一方面，提供一种用于多相系统的功率输出控制电路，所述功率输出控制电路包括：主芯片、一个或多个从芯片、多个滤波电感以及滤波电容，其中，所述主芯片，配置成基于所采样的输出电压和预定的基准电压生成误差电压信号以及顺序交替的时钟信号，并且将所生成的误差电压信号以及时钟信号传递到所述从芯片；所述一个或多个从芯片中的每个从芯片，配置成基于所接收的时钟信号顺序开启并且基于误差电压信号调整输出到功率开关节点端口的电流；所述多个滤波电感，配置成连接在主芯片和每个从芯片的功率开关节点端口与输出电压之间并且调节所述主芯片和每个从芯片的输出电流；以及所述滤波电容，配置成连接在输出电压和公共地电平之间。
在本公开的第二方面，提供一种供电系统。该供电系统包括电源以及根据第一方面的功率输出控制电路，该功率输出控制电路由电源提供工作电压。
在一个实施例中，主芯片和从芯片包括连接到输入电压的系统电源输入端口、连接到滤波电感和输出电压的功率开关节点端口、连接到公共地电平的地电平输入端口、一个或多个多相时钟信号输出端口、多相时钟信号输入端口、主运放输出点端口、输出电压反馈输入端口，其中所述多相时钟信号输出端口、多相时钟信号输入端口、主运放输出点端口为双向端口。
在一个实施例中，所述主芯片还配置成将所述主芯片的多相时钟信号输出端口依次连接到一个或多个从芯片的多相时钟信号输入端口，将所述主芯片的多相时钟信号输入端口连接到公共地电平，将所述主芯片的输出电压反馈输入端口连接到输出电压；所述一个或多个从芯片还配置成将所述从芯片的多相时钟信号输入端口连接到所述主芯片的多相时钟信号输出端口，将所述从芯片的多相时钟信号输出端口连接到所述从芯片的地电平输入端口；以及所述主芯片与所述从芯片的主运放输出点端口配置成互相连接。
在一个实施例中，主芯片的多相时钟信号输出端口为传递时钟信号的时钟信号输出端口，并且所述从芯片的多相时钟信号输入端口为接收时钟信号的时钟输入端口。
在一个实施例中，主芯片和从芯片为功能和结构相同的同类芯片，其中所述芯片包括：信号驱动模块，配置成识别所述芯片为主芯片或者从芯片；以及信号识别模块，配置成响应于所述芯片被识别为主芯片为从芯片提供时钟信号。
在一个实施例中，芯片还包括：误差放大模块，配置成将输出电压反馈输入端口所采样的输出电压与所述基准电压进行比较，从而将输出电压与基准电压之间的误差转换为误差电压信号；功率调制模块，配置成控制所述芯片从系统电源输入端口流向功率开关节点端口的电流；电流采样模块，配置成采样从系统电源输入端口流向功率开关节点端口的电流并基于所采样的电流生成电流斜坡信号；以及峰值电流模式PWM模块，配置成比较所述误差电压信号与所述电流斜坡信号，其中响应于所述电流斜坡信号大于所述误差电压信号时，所述PWM模块传递关断信号到所述功率调制模块，从而使得所述功率调制模块调整从系统电源输入端口VIN流向功率开关节点端口SW的电流。
在一个实施例中，主芯片还配置成：将所生成的误差电压信号经由主运放输出点端口输出到从芯片；生成与从芯片数量对应的顺序交替的时钟信号；以及将所生成的时钟信号经由多相时钟信号输出端口输出到从芯片。
在一个实施例中，从芯片还配置成：基于多相时钟信号输入端口接收主芯片发出的时钟信号；基于主运放输出点端口接收主芯片输出的误差电压信号；响应于接收到来自主芯片的时钟信号，调整与所述从芯片连接的滤波电感的电流；以及响应于在与所述从芯片连接的滤波电感电流值达到误差电压信号控制的误差电流值时，调整例如减小与从芯片连接的滤波电感的电流。
在一个实施例中，误差电流值基于滤波电感两端电压差值、滤波电感电流上升时间以及滤波电感的电感值来确定。
在一个实施例中，生成与从芯片数量对应的顺序交替的时钟信号为主芯片开启，随后第二连接到主芯片的多相时钟信号输出端口的从芯片开启，依次直到最后连接到主芯片的多相时钟信号输出端口的从芯片开启，从而实现顺序交替周期。
在一个实施例中，所述主芯片还配置成基于输出电压反馈输入端口采样输出电压，生成误差电压输出到所述主芯片的主运放输出点端口，并生成相应的相顺序交替时钟信号输出到所述主芯片的多相时钟信号输出端口；所述从芯片还配置成从所述从芯片的多相时钟信号输入端口接收从与所述从芯片连接的主芯片所发出的顺序交替时钟信号，并调整与所述从芯片连接的滤波电感的电流，并且所述从芯片的主运放输出点端口接收与所述从芯片连接的主芯片生成的误差电压，并且在与所述从芯片连接的滤波电感的电流值达到误差电压控制的电流值时，调整例如减小与所述从芯片连接的流经所述滤波电感的电流；所述主芯片和所述从芯片还配置成通过调整与所述主芯片和所述从芯片连接的滤波电感的电流，将输出电压保持在固定值。
在一个实施例中，所述顺序交替时钟信号之间相邻的两个时钟信号间隔相同。
在一个实施例中，所述从芯片的主运放输出点端口接收与所述从芯片连接的所述主芯片生成的误差电压，并且所述从芯片不生成误差电压。
提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的一些概念。本发明内容并非旨在标识所要求保护的主题的关键特征或基本特征，也非旨在用于限制所要求保护的主题的范围。
附图说明
通过参考附图阅读下文的详细描述，本公开的上述以及其他目的、结构和特征将更加清楚。在附图中，以示例性而非限制性的方式示出了本公开的若干实施例。为了清楚起见，附图中的各个部分没有按比例绘制。
图1示出了根据本公开的实施例的一种可多相扩展的用于大功率的多相系统的功率输出控制电路的示意图。
图2示出了根据本公开的实施例的芯片的内部示意图。
图3示出了根据本公开的实施例的芯片的内部的另一个示意图。
图4示出了根据本公开的实施例的一种可多相扩展的用于大功率的多相系统的另一个功率输出控制电路的示意图。
图5示出了包括根据本公开的实施例的功率输出控制电路的供电系统的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。在一些或所有情形中可以明显的是，可以不采用以下所述具体设计细节而实施以下所述的任何实施例。在其他一些情形中，以框图形式示出广泛已知的结构和装置以使得容易描述一个或多个实施例。
在本公开的实施例的描述中，表述“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。表述“基于”应当理解为“至少部分地基于”。表述“一个实施例”或“该实施例”应当理解为“至少一个实施例”。表述“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
图1示出了根据本公开的实施例的一种可多相扩展的用于大功率的多相系统的功率输出控制电路的示意图。如图1所示，电路包含4个芯片，即1个主芯片，3个从芯片，与4个芯片连接4个电感、滤波电容，连接到输入电压的VIN端口，连接到输出电压的VOUT端口和连接到公共地电平的VSS端口。
注意的是，在优选的实施例中，电路中可以包括N个芯片，N可以为大于等于1的整数，其中为1个主芯片和（N-1）个从芯片。N个芯片，即本公开的主芯片和从芯片在功能上完全一致，主芯片和其余（N-1）个从芯片靠外部连接方式确定其具体应用功能，并实现主芯片与从芯片在非工作状态时相互切换无需在芯片内部功能上做额外的区分，降低应用成本与难度。注意的是，下文中的术语芯片包括主芯片和从芯片。
注意的是，在实际的电路中还可能包括诸如MOS管的其他电路结构，多相系统或主从芯片可以控制MOS管中的电流，并且电流可从由多相系统、主芯片、从芯片所控制的MOS管中输出，在此不再赘述。
为了说明更为方便，下文中的部分实施例可能会用4代替N，但是本领域人员可以理解是，N可以指大于等于1的任何正整数，从而实现与本公开技术方案精神一致的扩展方案。
在一个实施例中，每个芯片分别包括连接到输入电压VIN的系统电源输入端口VIN、连接到输出电压VOUT的功率开关节点端口SW、连接到公共地电平VSS的地电平输入端口VSS、对应于（N-1）个从芯片的（N-1）个多相时钟信号输出端口CH2、CH3、…、CHN-1、CHN、多相时钟信号输入端口CHIN、主运放输出点端口COMP、输出电压反馈输入端口FB。
在一个实施例中，主芯片配置有（N-1）个，即3个多相时钟信号输出端口CH2、CH3、…、CHN-1、CHN，即CH2、CH3、CH4依次分别连接到所述（N-1），即3个从芯片中的每个从芯片的多相时钟信号输入端口CHIN，多相时钟信号输入端口CHIN连接到公共地电平VSS，输出电压反馈输入端口FB连接到输出电压VOUT。 主芯片用于基于输出电压反馈输入端口FB所采样的输出电压和预定的基准电压生成误差电压信号以及顺序交替的时钟信号，并且将所生成的误差电压信号以及时钟信号发送到所述从芯片。
在一个实施例中，从芯片配置成（N-1）个，即3个多相时钟信号输出端口CH2、CH3、…、CHN-1、CHN，即CH2、CH3、CH4连接到所述从芯片的地电平输入端口VSS端口，并且通过多相时钟信号输入端口CHIN连接到主芯片。功率输出控制电路还包括与芯片数量对应的N个，即4个电感，例如滤波电感。注意的是，本公开所指的电感可以用于滤波，也可以用于电路中的其他功能。4个滤波电感配置成连接在N个芯片中的每个芯片的功率开关节点端口SW与输出电压VOUT之间。电路还包括滤波电容，滤波电容配置成连接在输出电压VOUT和公共地电平VSS之间。从芯片用于基于多相时钟信号输入端口CHIN所接收的时钟信号按时钟信号的顺序开启，即从第二从芯片开启、到第三从芯片开启直到第N从芯片开启。从芯片还用于基于误差电压信号调整输出到功率开关节点端口的电流。
在以上的实施例中，主芯片、从芯片的主运放输出点端口COMP配置成互相连接。
在图1所示的示例中，功率输出控制电路包括1个主芯片和3个从芯片，其中每个芯片均包括3个多相时钟信号输出端口CH2、CH3、CH4和1个多相时钟信号输入端口CHIN，但是主从芯片的端口连接不同，下文将具体介绍。功率输出控制电路包括4个滤波电容。4个滤波电容均配置成连接在4个芯片中的每个芯片的功率开关节点端口SW与输出电压VOUT之间，从而调整经由功率开关节点端口SW输出到输出端的电流，下文将具体介绍。
在图1所示的示例中，芯片分别包括系统电源输入端口VIN、多相时钟信号输出端口CH2、CH3、CH4、多相时钟信号输入端口CHIN、主运放输出点端口COMP、功率开关节点端口SW、输出电压反馈输入端口FB和地电平输入端口VSS。在芯片中，多相时钟信号输出端口、多相时钟信号输入端口、主运放输出点端口为双向端口。
芯片的CHIN端口可以用于判断该芯片为主芯片或从芯片。例如连接到VSS端口的芯片可以被确定为主芯片。这里任意一个芯片通过这样的连接方式确认其在多相系统中的角色即主芯片，主芯片的FB端口连接所述VOUT端口。主芯片通过确定其在系统中的角色后，通过将输出电压反馈输入端口FB连接到VOUT端口，采样VOUT端口上的电压，并将其作为控制对象，从而生成误差信号。
3个从芯片的CH2、CH3、CH4端口连接到VSS端口，通过这种连接方式确定该芯片的角色：从芯片。基于以上方式，电路中的任意一个芯片通过相时钟信号输出端口的连接方式确认其在多相系统中的角色，即主芯片或从芯片。
电路中的4个芯片的系统电源输入端口VIN连接到输入电压VIN，作为所有芯片的电源供应。4个芯片的地电平输入端口VSS连接到公共地电平VSS，作为所有芯片的共同地。4个芯片的主运放输出点端口COMP互相连接到一起，作为所有芯片输出电流值的统一控制信号，用于后续的误差电流信号传递。
系统中4个芯片的功率开关节点端口SW分别连接到4个滤波电感一端，4个滤波电感的另一端连在一起，通过同一点连接滤波电容，4个滤波电感和第一滤波电容作为4个芯片的输出滤波电路。
通过这样的连接方式，可以将4个无差别的芯片组建成一个多相系统，通过连接方式确认连接相数，主芯片通过产生对应相数的时钟信号控制从芯片向滤波电感传递电流的开始时刻信息，通过主芯片对输出电压VOUT的采样，并将产生的误差信号传递到芯片的主运放输出点端口COMP上，控制4个芯片通过4个滤波电感输出到输出电压VOUT上的电流，在维持端口VOUT电压不变的同时传递电流负载到端口VOUT。
在一个实施例中，主芯片通过输出电压反馈输入端口FB采样所述输出电压VOUT的电压，并将其与内部的基准电压Vref比较，使用误差放大模块将二者的误差转换为对应的控制电压：即误差电压，并将其输出到芯片的主运放输出点端口COMP，经由与其他主运放输出点端口COMP连接的主运放输出点端口COMP传递到其余从芯片。主芯片根据其多相时钟信号输出端口CH2、CH3、CH4的连接方式，通过芯片内部判断这些端口是否连接到公共地电平VSS，并据此产生相应相数的顺序交替时钟输出到芯片内部那些未连接到VSS的多相时钟信号输出端口CH2、CH3、…、CHN，从而传递到其余从芯片。
从芯片基于多相时钟信号输入端口CHIN接收到对应相位的时钟信号，从而通过逻辑控制打开功率调制模块，增加从芯片内部从VIN端口向SW端口的电流，即响应于接收到来自主芯片的时钟信号，调整，例如增大与所述从芯片连接的滤波电感的电流。同时，电流采样模块采样从VIN端口流向SW端口的电流并产生相应的电流斜坡信号；从芯片从COMP接收第一误差电压信号，并将第一误差电压信号与电流斜坡信号输入到PWM模块内PWM比较器内进行比较，在电流斜坡信号大于第一误差电压信号时，通过传递关断信号到逻辑控制模块，控制功率调制模块调整例如减小从VIN端口流向SW端口的电流，即响应于接收到来自主芯片的时钟信号，调整，例如增大与所述从芯片连接的滤波电感的电流。相应地，当电流斜坡信号小于或等于误差电压信号时，则不产生关断信号。
在一个实施例中，响应于所述电流斜坡信号大于所述误差电压信号时，所述PWM模块传递关断信号到所述功率调制模块，从而使得所述功率调制模块调整，调整例如减小从系统电源输入端口VIN流向功率开关节点端口SW的电流。
通过以上方式，N个芯片通过调整与其连接的N个滤波电感的电流，在VOUT端口向外输出的电流大范围变化的情况下，保证VOUT端口的电压恒定。
在一个实施例中，主芯片根据其时钟输出端口CH2、CH3、…、CHN-1、CHN接公共地电平VSS的情况，产生多相顺序交叠的时钟信号。顺序交叠为先主芯片开启，然后是连接CH2的从芯片开启，随后是连接CH3的从芯片开启，依次类推，直到最后的CHN开启，所有的从芯片开启结束，所有顺序交替时钟平分一个固定周期。在固定的周期内，N相芯片开启一轮，保证所有的芯片对VOUT端口输出电流的贡献保持一致，即通过这种方式实现多相自动均流。
在另一个实施例中，主芯片通过其FB端口采样VOUT端口的输出电压，并生成误差电压信号，输出到COMP端口，并产生相应的（N-1）个相顺序交替时钟信号输出到时钟输出端口CH2、CH3、…、CHN-1、CHN端口。随后，从芯片从自身的时钟输入端口CHIN端口接收主芯片发出的顺序交替时钟信号，并调整，例如增大与其连接的滤波电感的电流，从芯片的COMP端口接收主芯片产生的误差电压信号，在与其连接的滤波电感电流值达到误差电压控制的电流值时，开始调整例如减小与其连接的流经所述滤波电感的电流。
在这个实施例中，误差电压信号控制的电流值可以根据公式(1)来计算。
Figure SMS_1
（1）
在公式(1)中，
Figure SMS_2
为电流变化量，/>
Figure SMS_3
为滤波电感两端电压差值，T为滤波电感电流上升时间，L为滤波电感的电感值。
类似于从芯片对流经与其连接的滤波电感的电流的调整，所有芯片通过调整与其连接的滤波电感的电流，从而将VOUT端口的电压保持在一个固定值。优选地，（N-1）个相顺序交替时钟信号的每相邻两个时钟信号间隔相同。
在以上实施例中，从芯片的COMP端口接收主芯片产生的误差电压信号，而从芯片内部的COMP端口不产生误差电压信号。从芯片CHIN端口接收主芯片发出的顺序交替时钟信号，开始增加与其连接的所述滤波电感的电流。
在一个实施例中，N个芯片的时钟信号为顺序交替，N个所述滤波电感开始增加电流的顺序亦是顺序交替；N个所述滤波电感开始减小电流的顺序亦是顺序交替。
在一个实施例中，所述顺序交替时钟信号之间相邻的两个时钟信号间隔相同，例如两个时钟信号之间相差固定值10ms。
主芯片产生多相顺序交叠的时钟信号，其顺序为生成与从芯片数量对应的顺序交替的时钟信号为主芯片开启，随后第二连接到主芯片的多相时钟信号输出端口的从芯片开启，随后第三连接到主芯片的多相时钟信号输出端口的从芯片开启，依次直到最后连接到主芯片的多相时钟信号输出端口的从芯片开启，从而实现顺序交替周期。
例如，主芯片开启，然后是连接CH2的从芯片开启，直到所有的从芯片开启结束，所有顺序交替时钟平分一个固定周期。
图2示出了根据本公开的实施例的芯片的内部示意图。在图2的实施例中，包括主芯片和从芯片的芯片还包括以下模块：信号驱动模块、信号识别模块。
信号识别模块配置成识别芯片为主芯片或者从芯片并且信号识别模块配置成在主芯片内部为（N-1）个从芯片提供时钟信号，这两个模块在所有芯片中均默认启用。
在优选的实施例中，芯片还可以包括误差放大模块、功率调制模块、电流采样模块以及峰值电流模式PWM模块。误差放大模块配置成将输出电压反馈输入端口FB所采样的输出电压VOUT与在所述芯片内设置的基准电压Vref进行比较，从而将输出电压VOUT与基准电压Vref之间的误差转换为误差电压信号；功率调制模块配置成控制所述芯片从系统电源输入端口VIN流向功率开关节点端口SW的电流；电流采样模块配置成采样从系统电源输入端口VIN流向功率开关节点端口SW的电流并基于所采样的电流产生电流斜坡信号；PWM模块配置成比较所述误差电压信号与所述电流斜坡信号。
从芯片在经由主运放输出点端口COMP接收到误差电压信号后将误差电压信号与电流斜坡信号输入到PWM模块内PWM比较器内进行比较，在电流斜坡信号大于误差电压信号时，通过传递关断信号到控制功率调制模块。由控制功率调制模块调整例如减小从多相时钟信号输入端口CHIN流向功率开关节点端口SW的电流。
图3示出了根据本公开的实施例的芯片的内部的另一个示意图。如图3所示，芯片内部包括误差放大模块、PWM模块、逻辑控制模块、功率调制模块、电流采样模块依次连接。误差放大模块可以用于比较FB端口采样的VOUT的电压与芯片内部预设值的基准电压Vref，将二者的误差转换为芯片的控制电压，即误差电压。功率调制模块可以用于控制增加调整例如减小从系统电源输入端口VIN流向功率开关节点端口SW的电流；电流采样模块可以用于采样从系统电源输入端口VIN流向功率开关节点端口SW的电流并基于所采样的电流产生相应的电流斜坡信号；PWM模块可以用于比较误差电压信号与电流斜坡信号，电流斜坡信号经内部处理转化成电压信号与第一误差电压信号通过模块内部PWM比较器作比较当电流斜坡信号大于第一误差电压信号时，传递关断信号到逻辑控制模块。相应地，当电流斜坡信号小于或等于误差电压信号时，则不产生关断信号。
在图3所示的实施例中，芯片的多相时钟信号输出端口CH2、CH3、…、CHN、多相时钟信号输入端口CHIN为双向端口，内部包含信号驱动模块和信号识别模块。
当芯片作为主芯片时，其多相时钟信号输出端口作为时钟输出端口，信号驱动模块为其余从芯片提供时钟信号，多相时钟信号输入端口连接VSS，信号识别模块标识该芯片作为主芯片。
当芯片作为从芯片时，其多相时钟信号输出端口都连接VSS端口，信号识别模块标识该芯片作为从芯片，从多个从芯片的多相时钟信号输入端口CHIN端口分别连接主芯片的CH2、CH3、…、CHN-1、CHN，从而基于信号识别模块从主芯片的CH2、CH3、…、CHN-1、CHN接收时钟信号。
图4示出了根据本公开的实施例的一种可多相扩展的用于大功率的多相系统的另一个功率输出控制电路的示意图。
如图4所示，主芯片的多相时钟信号输出端口CH2、CH3、…、CHN-1、CHN中的每一路都可以连接若干个从芯片的多相时钟信号输入端口CHIN。
在这个实施例中，实现了在图1的多相配置的基础上，主芯片的每相时钟输出都可以再扩展相同的若干路从芯片，从而在不用外配置的基础上，增加了功率扩展自由度。图4的电路的其他结构与图1所示的电路类似，在此不再赘述。
图5示出了包括根据本公开的实施例的功率输出控制电路的供电系统1的示意图。如图5所示，供电系统1包括电源2以及用于供电系统的功率输出控制电路10。在一个实施例中，电源向线性稳压器提供输入电压VIN。电源2例如可以是电池或适配器。在一个实施例中，输入电压VIN例如可以是基本上恒定电压，但是这仅是示意而非对本公开的范围进行限制。备选地，输入电压VIN可以在一定范围内变化。功率输出控制电路可以被配置为向诸如其他芯片、车载部件、工业部件之类的负载4提供输出电压VOUT。输入电压VIN经过功率输出控制电路10被调整为输出电压VOUT，以用于提供给负载4。
与现有技术相比，本公开提供的技术方案无需额外协同处理线路，且电流自动均衡，在不用外配置的基础上，增加了功率扩展自由度，降低了芯片成本。
同时多个芯片在个体功能上完全一致，主芯片和其余从芯片靠外部连接方式确定其具体应用功能，无需在芯片内部功能上做额外的区分，降低应用成本与难度；多个芯片共用同一套误差采样计算系统，使用同一个主运放输出点端口COMP输出的误差信号控制所有滤波电感上的电流，无需额外协同处理线路；由主芯片按照实际使用的扩展相数产生相应的顺序交替的时钟，实现多相之间电流自动均衡，无需额外的多相均流处理线路；最后，技术方案可按照实际功率需求阵列式扩展，主芯片产生的每一相时钟信号均可并联若干同样的从芯片，在原来的多相配置的基础上，主芯片的每相时钟输出都可以再扩展相同的若干路从芯片，实现无限制的功率扩展能力。
此外，本公开提供了各种示例实施例，如所描述的以及如附图所示。然而，本公开不限于本文所描述和说明的实施例，而是可以延伸到其他实施例，如本领域技术人员已经知道或将会知道的。说明书中对“一个实施例”、“该实施例”、“这些实施例”或“一些实施例”的引用意指所描述的特定特征、结构或特性被包括在至少一个实施例中，并且这些短语在说明书中各个地方的出现不必全部指代相同的实施例。
最后，虽然已经以专用于结构特征和/或方法动作的语言描述了各个实施例，但是应当理解，在所附表示中限定的主题不一定限于所描述的具体特征或动作。相反，具体特征和动作被公开作为实现所要求保护的主题的示例形式。

Claims (14)

1.一种用于多相系统的功率输出控制电路，其特征在于，所述功率输出控制电路包括：主芯片、一个或多个从芯片、多个电感以及滤波电容，其中，
所述主芯片，配置成基于所采样的输出电压和预定的基准电压生成误差电压信号以及顺序交替的时钟信号，并且将所生成的误差电压信号以及时钟信号传递到所述从芯片；
所述一个或多个从芯片中的每个从芯片，配置成基于所接收的时钟信号顺序开启并且基于误差电压信号调整输出到功率开关节点端口的电流；
所述多个电感，配置成连接在主芯片和每个从芯片的功率开关节点端口与输出电压之间并且调节所述主芯片和每个从芯片的输出电流；以及
所述滤波电容，配置成连接在输出电压和公共地电平之间。
2.根据权利要求1所述的功率输出控制电路，其特征在于，所述主芯片和所述从芯片包括连接到输入电压的系统电源输入端口、连接到电感和输出电压的功率开关节点端口、连接到公共地电平的地电平输入端口、一个或多个多相时钟信号输出端口、多相时钟信号输入端口、主运放输出点端口、输出电压反馈输入端口，其中所述多相时钟信号输出端口、多相时钟信号输入端口、主运放输出点端口为双向端口。
3.根据权利要求2所述的功率输出控制电路，其特征在于，
所述主芯片还配置成将所述主芯片的多相时钟信号输出端口依次连接到一个或多个从芯片的多相时钟信号输入端口，将所述主芯片的多相时钟信号输入端口连接到公共地电平，将所述主芯片的输出电压反馈输入端口连接到输出电压；
所述一个或多个从芯片还配置成将所述从芯片的多相时钟信号输入端口连接到所述主芯片的多相时钟信号输出端口，将所述从芯片的多相时钟信号输出端口连接到所述从芯片的地电平输入端口；以及
所述主芯片与所述从芯片的主运放输出点端口配置成互相连接。
4.根据权利要求3所述的功率输出控制电路，其特征在于，所述主芯片的多相时钟信号输出端口为传递时钟信号的时钟信号输出端口，并且所述从芯片的多相时钟信号输入端口为接收时钟信号的时钟输入端口。
5. 根据权利要求2所述的功率输出控制电路，其特征在于，所述主芯片和从芯片为功能和结构相同的同类芯片，其中所述芯片包括：
信号驱动模块，配置成识别所述芯片为主芯片或者从芯片；以及
信号识别模块，配置成响应于所述芯片被识别为主芯片为从芯片提供时钟信号。
6.根据权利要求5所述的功率输出控制电路，其特征在于，所述芯片还包括：
误差放大模块，配置成将输出电压反馈输入端口所采样的输出电压与所述基准电压进行比较，从而将输出电压与基准电压之间的误差转换为误差电压信号；
功率调制模块，配置成控制所述芯片从系统电源输入端口流向功率开关节点端口的电流；
电流采样模块，配置成采样从系统电源输入端口流向功率开关节点端口的电流并基于所采样的电流生成电流斜坡信号；以及
峰值电流模式PWM模块，配置成比较所述误差电压信号与所述电流斜坡信号，其中响应于所述电流斜坡信号大于所述误差电压信号时，所述PWM模块传递关断信号到所述功率调制模块，从而使得所述功率调制模块调整从系统电源输入端口VIN流向功率开关节点端口SW的电流。
7.根据权利要求6所述的功率输出控制电路，其特征在于，所述主芯片还配置成：
将所生成的误差电压信号经由主运放输出点端口输出到从芯片；
生成与从芯片数量对应的顺序交替的时钟信号；以及
将所生成的时钟信号经由多相时钟信号输出端口输出到从芯片。
8.根据权利要求7所述的功率输出控制电路，其特征在于，所述从芯片还配置成：
基于多相时钟信号输入端口接收主芯片发出的时钟信号；
基于主运放输出点端口接收主芯片输出的误差电压信号；
响应于接收到来自主芯片的时钟信号，调整与所述从芯片连接的电感的电流；以及
响应于在与所述从芯片连接的电感电流值达到误差电压信号控制的误差电流值时，调整与从芯片连接的电感的电流。
9.根据权利要求8所述的功率输出控制电路，其特征在于，所述误差电流值基于电感两端电压差值、电感电流上升时间以及电感的电感值来确定。
10.根据权利要求9所述的功率输出控制电路，其特征在于，生成与从芯片数量对应的顺序交替的时钟信号为主芯片开启，随后第二连接到主芯片的多相时钟信号输出端口的从芯片开启，依次直到最后连接到主芯片的多相时钟信号输出端口的从芯片开启，从而实现顺序交替周期。
11.根据权利要求1所述的功率输出控制电路，其特征在于，
所述主芯片还配置成基于输出电压反馈输入端口采样输出电压，生成误差电压输出到所述主芯片的主运放输出点端口，并生成相应的相顺序交替时钟信号输出到所述主芯片的多相时钟信号输出端口；
所述从芯片还配置成从所述从芯片的多相时钟信号输入端口接收从与所述从芯片连接的主芯片所发出的顺序交替时钟信号，并调整与所述从芯片连接的电感的电流，并且所述从芯片的主运放输出点端口接收与所述从芯片连接的主芯片生成的误差电压，并且在与所述从芯片连接的电感的电流值达到误差电压控制的电流值时，调整与所述从芯片连接的流经所述电感的电流；
所述主芯片和所述从芯片还配置成通过调整与所述主芯片和所述从芯片连接的电感的电流，将输出电压保持在固定值。
12.根据权利要求11所述的功率输出控制电路，其特征在于，
所述顺序交替时钟信号之间相邻的两个时钟信号间隔相同。
13.根据权利要求1或11所述的功率输出控制电路，其特征在于，
所述从芯片的主运放输出点端口接收与所述从芯片连接的所述主芯片生成的误差电压，并且所述从芯片不生成误差电压。
14. 一种供电系统，包括：
电源；以及
根据权利要求1至13中任一项所述的功率输出控制电路，由所述电源提供输入电压。
CN202310513512.7A 2023-05-09 2023-05-09 用于多相系统的功率输出控制电路和供电系统 Active CN116232066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310513512.7A CN116232066B (zh) 2023-05-09 2023-05-09 用于多相系统的功率输出控制电路和供电系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310513512.7A CN116232066B (zh) 2023-05-09 2023-05-09 用于多相系统的功率输出控制电路和供电系统

Publications (2)

Publication Number Publication Date
CN116232066A true CN116232066A (zh) 2023-06-06
CN116232066B CN116232066B (zh) 2023-07-21

Family

ID=86569907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310513512.7A Active CN116232066B (zh) 2023-05-09 2023-05-09 用于多相系统的功率输出控制电路和供电系统

Country Status (1)

Country Link
CN (1) CN116232066B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702585A (zh) * 2003-09-29 2005-11-30 英特赛尔美国股份有限公司 多相合成纹波稳压器的同步
CN112737334A (zh) * 2020-12-29 2021-04-30 思瑞浦微电子科技（苏州）股份有限公司 多相位dcdc控制系统及多相位dcdc转换电路
CN214851168U (zh) * 2020-12-24 2021-11-23 东莞市长工微电子有限公司 一种同步时钟产生电路及可堆叠dcdc变换系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702585A (zh) * 2003-09-29 2005-11-30 英特赛尔美国股份有限公司 多相合成纹波稳压器的同步
CN214851168U (zh) * 2020-12-24 2021-11-23 东莞市长工微电子有限公司 一种同步时钟产生电路及可堆叠dcdc变换系统
CN112737334A (zh) * 2020-12-29 2021-04-30 思瑞浦微电子科技（苏州）股份有限公司 多相位dcdc控制系统及多相位dcdc转换电路

Also Published As

Publication number Publication date
CN116232066B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US8674669B2 (en) Switching regulator with a single inductor in a multiple output power supply configuration
JP4381327B2 (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
CN100514813C (zh) Dc-dc变换器及其控制单元和方法
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
EP3092708B1 (en) A switched power stage and a method for controlling the latter
US8299763B2 (en) Digital low dropout regulator
EP1508958B1 (en) Voltage regulator
US10014780B2 (en) Multiphase switching converter
US10855181B2 (en) PWM/PFM drive scheme for mutually coupled inductive coils
US9837906B1 (en) Multiphase DCDC converter with asymmetric GM
US11581796B2 (en) Pulse width modulation controllers for hybrid converters
WO2016137654A1 (en) Multi-level switching regulator circuits and methods with finite state machine control
US8174250B2 (en) Fixed frequency ripple regulator
CN108512538B (zh) 功率变换器及其控制电路和控制方法
US20120098514A1 (en) Current mode switching regulator and control circuit and control method thereof
EP4125201A1 (en) Three-level direct current converter, power supply system, and chip
CN104052275A (zh) 用于具有快速瞬态响应的两级降压升压转换器的系统和方法
US20160277020A1 (en) System-on-chip with dc-dc converters
KR20100084582A (ko) 전원 공급 회로 및 그 제어 방법
Hu et al. A 12-to-1 Flying Capacitor Cross-Connected Buck Converter With Inserted $ D $$> $0.5 Control for Fast Transient Response
CN116232066B (zh) 用于多相系统的功率输出控制电路和供电系统
CN114531026A (zh) 多相降压变换电路、装置及设备
CN113179018B (zh) 多相dc-dc变换器
Hardy et al. A Reconfigurable Single-Inductor Multi-Stage Hybrid Converter for 1-Cell Battery Chargers
CN111490690B (zh) 双路输出有源整流器结构和无线充电电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Power output control circuit and power supply system for multiphase systems

Effective date of registration: 20231205

Granted publication date: 20230721

Pledgee: Bank of Communications Ltd. Wuxi branch

Pledgor: Jiangsu Xintan Microelectronics Co.,Ltd.

Registration number: Y2023980069065

PE01 Entry into force of the registration of the contract for pledge of patent right