CN116192561A - 一种存储控制器节点通信方法、装置以及介质 - Google Patents

一种存储控制器节点通信方法、装置以及介质 Download PDF

Info

Publication number
CN116192561A
CN116192561A CN202310201554.7A CN202310201554A CN116192561A CN 116192561 A CN116192561 A CN 116192561A CN 202310201554 A CN202310201554 A CN 202310201554A CN 116192561 A CN116192561 A CN 116192561A
Authority
CN
China
Prior art keywords
node
communication
nodes
information
storage controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310201554.7A
Other languages
English (en)
Inventor
陈江
韩舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN202310201554.7A priority Critical patent/CN116192561A/zh
Publication of CN116192561A publication Critical patent/CN116192561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0631—Management of faults, events, alarms or notifications using root cause analysis; using analysis of correlation between notifications, alarms or events based on decision criteria, e.g. hierarchy, tree or time analysis
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

本申请涉及通信技术领域，公开了一种存储控制器节点通信方法、装置以及介质，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信，提高了存储控制器内部各节点通信的可靠性。

Description

一种存储控制器节点通信方法、装置以及介质
技术领域
本申请涉及通信技术领域，特别是涉及一种存储控制器节点通信方法、装置以及介质。
背景技术
一套存储控制器设备常常包含了多个节点(控制单元)，存储控制器内部的各个节点均与存储控制器内部的背板互联，各个节点可以通过背板上的通信总线进行通信，存储控制器的每个节点都需要获取到其它所有节点的信息才能保证整个存储控制器正常工作。
为了保障存储控制器节点间通信的可靠性，当前常用的技术手段是在背板上设置双通信总线，图1为当前技术中的一种存储控制器内部节点通信方法，如图1所示，以四个节点为例，各节点通过协商或者竞争的方式确定通信的主节点，通信主节点确定后，在通信主节点的控制下，所有节点可同时在两条通信总线上同步本节点的数据，同时，从通信总线上接收其它节点的数据。基于此，存储控制器的每个节点都能获取到其它所有节点同步的信息。
当前使用的技术手段的优点在于：使用双总线通信，提高了存储控制器节点间通信的可靠性。例如：若存储控制器的某个节点(如节点C)与其中一条通信总线(例如BUS0)的连接发生故障时，图2为当前技术中的一种存储控制器内部节点故障场景图，如图2所示，在该总线上，故障节点的信息将不能被其它节点获取；此时，在另一条通信总线上，存储控制器的每个节点都能获取到其它所有节点同步的信息；所以，此种情况下，存储控制器内部节点间的通信正常。
当前使用的技术手段的缺点在于：如果有两个及以上的节点，与两条通信总线的连接均发生故障时，图3为当前技术中的另一种存储控制器内部节点故障场景图，如图3所示，在两条通信总线上，存储控制器的每个节点都无法获取到其它所有节点同步的信息，此时存储控制器内部节点间的通信异常；当前的技术手段无法处理此种故障场景。
由此可见，如何在两个及以上的节点，与两条通信总线的连接均发生故障时，保障存储控制器中所有节点的正常通信是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种存储控制器节点通信方法、装置以及介质，以在存储控制器中，当两个及以上的节点，与两条通信总线的连接均发生故障时，保障存储控制器中所有节点的正常通信，提高存储控制器内部各节点通信的可靠性。
为解决上述技术问题，本申请提供一种存储控制器节点通信方法，包括：
统计各通信总线的空闲时间计时；
判断所述通信总线的空闲时间是否大于当前节点的预设时间；
若是，则将所述当前节点升级为通信主节点；
通过所述通信总线获取其他节点的信息；
在各所述通信总线上转发其他节点的信息。
优选的，还包括：在将所述当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时。
优选的，在所述在各所述通信总线上转发其他节点的信息的步骤之前，还包括：
判断是否获取到全部的所述其他节点信息；
若是，则进入所述在各所述通信总线上转发其他节点信息的步骤；
若否，则确认所述当前节点不再作为通信主节点。
优选的，在确认所述当前节点不再作为通信主节点的情况下，还包括：
所述当前节点不再对所述通信总线的空闲时间做出响应。
优选的，所述通过所述通信总线获取其他节点信息包括：
确认所述当前节点的帧头信息；
在所述其他节点在检测到帧头信息后，根据预设规则将对应的节点数据发送至通信总线。
优选的，在所述在各所述通信总线上转发其他节点的信息的步骤之前，还包括：
通过各其他节点的校验数据，确认对应的节点数据是否有效；
若是，则进入所述在各所述通信总线上转发其他节点的信息的步骤。
优选的，在所述在各所述通信总线上转发其他节点的信息的情况下，还包括：
其他节点在检测到所述当前节点的帧头信息之后，通过所述通信总线接收所述通信主节点转发的其他节点的信息。
优选的，各节点通过CPLD与背板上的通信总线连接。
优选的，所述根据预设规则将对应的节点数据发送至通信总线包括：根据各节点的传输时隙将对应的节点信息发送至所述通信总线。
优选的，在各节点均不再对所述通信总线的空闲时间做出响应的情况下，还包括：
将各节点恢复为对所述通信总线的空闲时间可响应的状态；
若各节点仍不能实现对所述通信总线的空闲时间做出响应，则发送报警信息。
优选的，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入所述在各所述通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至获取到全部的其他节点的信息。
优选的，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入所述在各所述通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至达到预设次数；
若直至达到预设次数后仍未获取到全部的其他节点的信息，则确认所述当前节点不再作为通信主节点。
优选的，还包括：
记录未获取到全部其他节点信息的节点的信息。
优选的，在当前节点不再作为通信主节点的情况下，还包括：发送提示信息。
优选的，还包括：
若通过各其他节点的校验数据，确认对应的节点数据无效，则发送告警信息。
优选的，所述通信总线包括第一通信总线和第二通信总线。
优选的，还包括：若将各节点恢复为对所述通信总线的空闲时间可响应的状态直至达到预设次数后，若各节点仍不能实现对所述通信总线的空闲时间做出响应，则发送报警信息。
为解决上述技术问题，本申请还提供一种存储控制器节点通信装置，包括：
计时模块，用于统计各通信总线的空闲时间计时；
判断模块，用于判断所述通信总线的空闲时间是否大于当前节点的预设时间；若是，则进入升级模块；
升级模块，用于将所述当前节点升级为通信主节点；
获取模块，用于通过所述通信总线获取其他节点的信息；
转发模块，用于在各所述通信总线上转发其他节点的信息。
优选的，还包括：
第一判断模块，用于判断是否获取到全部的其他节点信息；若是，则进入在各通信总线上转发其他节点信息的步骤；若否，则确认当前节点不再作为通信主节点。
所述获取模块包括：
确认模块，用于确认当前节点的帧头信息；在其他节点在检测到帧头信息后，根据预设规则将对应的节点数据发送至通信总线。
优选的，还包括：
确认模块，用于通过各其他节点的校验数据，确认对应的节点数据是否有效；若是，则进入转发模块。
优选的，还包括：
接收模块，用于其他节点在检测到当前节点的帧头信息之后，通过通信总线接收通信主节点转发的其他节点的信息。
优选的，还包括：
恢复模块，用于将各节点恢复为对通信总线的空闲时间可响应的状态；
第一报警模块，用于若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
优选的，还包括：
记录模块，用于记录未获取到全部其他节点信息的节点的信息。
优选的，还包括：
提示模块，用于发送提示信息。
优选的，还包括：
告警模块，用于若通过各其他节点的校验数据，确认对应的节点数据无效，则发送告警信息。
优选的，还包括：
第二报警模块，用于若将各节点恢复为对通信总线的空闲时间可响应的状态直至达到预设次数后，若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
为解决上述技术问题，本申请还提供另一种存储控制器节点通信装置，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述的存储控制器节点通信方法的步骤。
为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的存储控制器节点通信方法的步骤。
本申请所提供的存储控制器节点通信方法，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
此外，本申请所提供的存储控制器节点通信装置以及介质，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为当前技术中的一种存储控制器内部节点通信方法；
图2为当前技术中的一种存储控制器内部节点故障场景图；
图3为当前技术中的另一种存储控制器内部节点故障场景图；
图4为本申请实施例提供的一种存储控制器节点通信方法的流程图；
图5为本申请实施例提供的一种节点示意图；
图6为本申请实施例提供的一种通信总线上传输的数据格式的示意图；
图7为本申请实施例提供的一种各节点的传输时隙示意图；
图8为本申请实施例提供的一种存储控制器节点通信装置的结构图；
图9为本申请实施例提供的另一种存储控制器节点通信装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
一套存储控制器设备常常包含了多个节点(控制单元)，存储控制器内部的各个节点均与存储控制器内部的背板互联，各个节点可以通过背板上的通信总线进行通信，存储控制器的每个节点都需要获取到其它所有节点的信息才能保证整个存储控制器正常工作。
为了保障存储控制器节点间通信的可靠性，当前常用的技术手段是在背板上设置双通信总线，图1为当前技术中的一种存储控制器内部节点通信方法，如图1所示，以四个节点为例，各节点通过协商或者竞争的方式确定通信的主节点，通信主节点确定后，在通信主节点的控制下，所有节点可同时在两条通信总线上同步本节点的数据，同时，从通信总线上接收其它节点的数据。基于此，存储控制器的每个节点都能获取到其它所有节点同步的信息。
当前使用的技术手段的优点在于：使用双总线通信，提高了存储控制器节点间通信的可靠性。例如：若存储控制器的某个节点(如节点C)与其中一条通信总线(例如BUS0)的连接发生故障时，图2为当前技术中的一种存储控制器内部节点故障场景图，如图2所示，在该总线上，故障节点的信息将不能被其它节点获取；此时，在另一条通信总线上，存储控制器的每个节点都能获取到其它所有节点同步的信息；所以，此种情况下，存储控制器内部节点间的通信正常。
当前使用的技术手段的缺点在于：如果有两个及以上的节点，与两条通信总线的连接均发生故障时，图3为当前技术中的另一种存储控制器内部节点故障场景图，如图3所示，在两条通信总线上，存储控制器的每个节点都无法获取到其它所有节点同步的信息，此时存储控制器内部节点间的通信异常；当前的技术手段无法处理此种故障场景。
由此可见，如何在两个及以上的节点，与两条通信总线的连接均发生故障时，保障存储控制器中所有节点的正常通信是本领域技术人员亟待解决的问题。
本申请的核心是提供一种存储控制器节点通信方法、装置以及介质，以在存储控制器中，当两个及以上的节点，与两条通信总线的连接均发生故障时，保障存储控制器中所有节点的正常通信，提高存储控制器内部各节点通信的可靠性。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
图4为本申请实施例提供的一种存储控制器节点通信方法的流程图，如图4所示，该方法包括：
S10：统计各通信总线的空闲时间计时；
S11：判断通信总线的空闲时间是否大于当前节点的预设时间，若是，则进入步骤S12。
S12：将当前节点升级为通信主节点；
S13：通过通信总线获取其他节点的信息；
S14：在各通信总线上转发其他节点的信息。
存储控制器包括多个节点(控制单元)，图5为本申请实施例提供的一种节点示意图，如图5所示，存储控制器的每个节点在硬件设计上完全相同；每个节点都有CPLD模块，存储控制器内部的各个节点通过背板进行的通信由CPLD实现。存储控制器内部的各个节点的CPLD通过背板上的通信总线互联，背板上提供2组通信总线。本实施例中，以存储控制器内部有四个节点为例进行说明。当然，在其他实施例中存储控制器内部可以有更多或更少的节点，可以理解的是，节点数最少为2。
为了便于说明，存储控制器内部的四个节点可依次定义为ABCD四个节点，也可定义第一节点、第二节点、第三节点，第四节点。以四个节点依次定义为ABCD四个节点为例，预设时间为各节点内部设定的总线空闲时间。其中A节点内部设定的总线空闲时间为T；B节点内部设定的总线空闲时间为2T；C节点内部设定的总线空闲时间为3T；D节点内部设定的总线空闲时间为4T。
在本申请中，存储控制器内部各节点对两条通信总线的空闲时间计时，判断任意一条通信总线的空闲时间是否大于节点设定时间，若任意一条通信总线的空闲时间大于节点设定时间，则该节点升级为通信主节点，并发起一次通信过程，获取其它节点信息。ABCD四个节点内部设定的总线空闲时间依次为T、2T、3T、4T；故A节点优先对总线空闲做出响应；当任意一条通信总线的空闲时间大于时间T，A节点升级为通信主节点，发起一次通信过程，获取其它节点信息。
图6为本申请实施例提供的一种通信总线上传输的数据格式的示意图，如图6所示，在约定某个节点在收集其它节点的信息时使用的帧头为：0x55AA；在通信主节点的控制下，所有节点在检测到0x55AA的帧头之后，在属于本节点的时隙内，将本节点的数据发送到通信总线上。也就是说；所有节点在检测到0x55AA的帧头之后，按照一定的规则将本节点的数据发送到通信总线上。
在具体实施中，在获取到其他节点后，还需要判断该节点是否获取到所有其他节点的信息，即通信的主节点发起一次通信过程获取其它节点信息，一次通信完成之后，通信主节点判断是否可以获取到其它所有节点的信息；在具体实施中，可以通过各节点的校验数据，可以确认该节点数据是否有效；由于数据在两条通信总线上传输，只要通信的主节点可以从其中一条通信总线上获取到节点的有效数据即可。
为了便于理解，具体到包括ABCD四个节点的存储控制器，采用本技术方案，在A节点做为通信主节点的情况下，A节点发起一次通信过程获取其它节点信息；一次通信完成之后，A节点若能获取到BCD三个节点的有效数据，则认为A节点可以获取到其它所有节点的信息。否则，则判断A节点无法获取到其它所有节点的信息。
若该节点可以获取到其它所有节点的信息，则该节点在两条总线上转发所有节点的信息；否则，若该节点无法获取到其它所有节点的信息，则A节点不再做为通信主节点，且不对总线空闲做任何响应。
通信的主节点在可以获取到其它所有节点的信息的情况下，通信的主节点在两条总线上转发所有节点的信息；目的是：让存储控制器的每个节点都能获取到其它所有节点的信息，这样就保证了存储控制器内部各节点通信正常，才能保证整个存储控制器正常工作。
在具体实施中，约定某个节点在转发所有节点的信息时使用的帧头为：0xAA55；在通信主节点的控制下，所有节点在检测到0xAA55的帧头之后，开始从总线上接收，通信主节点转发的所有节点的数据；至此，完成了存储控制器内部各节点间的信息同步。
通信的主节点在无法获取到其它所有节点的信息的情况下，则设置该节点不再做为通信主节点，且不对总线空闲做任何响应。具体到包括ABCD四个节点的存储控制器，做为通信的主节点的A节点在无法获取到其它所有节点的信息的情况下，则设置A节点不再做为通信主节点，且不对总线空闲做任何响应；当任意一条通信总线的空闲时间大于A节点设定时间T时，A节点不再对总线空闲做出响应，也不再升级为通信主节点；此时，总线空闲时间继续累加，当总线空闲时间累加到2T时，B节点开始对总线空闲做出响应；并升级为通信主节点；B节点发起一次通信过程，获取其它节点信息；若B节点可以获取到其它所有节点的信息，则B节点在两条总线上转发所有节点的信息；若B节点无法获取到其它所有节点的信息，则设置B节点不再做为通信主节点，且不对总线空闲做任何响应；依次类推。按照此方法，只要保证存储控制器中，至少存在一个节点，此节点在两条通信上能与其它所有节点正常通信,即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息。这极大提高了存储控制器内部各节点通信的可靠性。
本申请实施例提供的存储控制器节点通信方法，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
在上述实施例的基础上，在本实施例中，在将当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时。可以理解的是，在当前节点升级为通信主节点时，其表示能够实现对其他节点的通信，因此，率先由当前节点进行其他节点的信息获取与转发。在将当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时，重新进行存储控制器节点通信。
在具体实施中，在在各通信总线上转发其他节点的信息的步骤之前，还包括：
判断是否获取到全部的其他节点信息；若是，则进入在各通信总线上转发其他节点信息的步骤；若否，则确认当前节点不再作为通信主节点。
在确认当前节点不再作为通信主节点的情况下，还包括：当前节点不再对通信总线的空闲时间做出响应。
在A节点做为通信主节点的情况下，A节点发起一次通信过程获取其它节点信息；一次通信完成之后，A节点若能获取到BCD三个节点的有效数据，则认为A节点可以获取到其它所有节点的信息。否则，则判断A节点无法获取到其它所有节点的信息。若该节点可以获取到其它所有节点的信息，则该节点在两条总线上转发所有节点的信息；否则，若该节点无法获取到其它所有节点的信息，则A节点不再做为通信主节点，且不对总线空闲做任何响应。从而随着计时的增长，可以由节点BCD依次作为通信主节点。
具体的，通过通信总线获取其他节点信息包括：确认当前节点的帧头信息；在其他节点在检测到帧头信息后，根据预设规则将对应的节点数据发送至通信总线。
在在各通信总线上转发其他节点的信息的情况下，还包括：
其他节点在检测到当前节点的帧头信息之后，通过通信总线接收通信主节点转发的其他节点的信息。
在约定某个节点在收集其它节点的信息时使用的帧头为：0x55AA；在通信主节点的控制下，所有节点在检测到0x55AA的帧头之后，在属于本节点的时隙内，将本节点的数据发送到通信总线上。也就是说；所有节点在检测到0x55AA的帧头之后，按照一定的规则将本节点的数据发送到通信总线上。
同样的，约定某个节点在转发所有节点的信息时使用的帧头为：0xAA55；在通信主节点的控制下，所有节点在检测到0xAA55的帧头之后，开始从总线上接收，通信主节点转发的所有节点的数据；至此，完成了存储控制器内部各节点间的信息同步。
在上述实施例的基础上，在本实施例中，在在各通信总线上转发其他节点的信息的步骤之前，还包括：通过各其他节点的校验数据，确认对应的节点数据是否有效；若是，则进入在各通信总线上转发其他节点的信息的步骤。
在具体实施中，存储控制器的每个节点在硬件设计上完全相同；每个节点都有CPLD模块，存储控制器内部的各个节点通过背板进行的通信由CPLD实现。存储控制器内部的各个节点的CPLD通过背板上的通信总线互联，背板上提供2组通信总线。在本实施例中，各节点通过CPLD与背板上的通信总线连接。
在上述实施例的基础上，在本实施例中，根据预设规则将对应的节点数据发送至通信总线包括：根据各节点的传输时隙将对应的节点信息发送至通信总线。图7为本申请实施例提供的一种各节点的传输时隙示意图。
在上述实施例中介绍了在节点不再作为通信主节点时，需要将该节点设置为不再对通信总线的空闲时间做出响应的状态，从而继续由后续的节点充当通信主节点。而在存储控制器中，在各节点均不再对通信总线的空闲时间做出响应的情况下，还包括：
将各节点恢复为对通信总线的空闲时间可响应的状态；
若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
可以理解的是，采用本技术方案，当存储控制器中，在各节点均不再对通信总线的空闲时间做出响应的情况下，重新启用各节点，避免由于数据传输等情况影响而导致误判。并且，在恢复后，若各节点仍不能实现对通信总线的空闲时间做出响应，此时则发送报警信息，以提示技术人员节点故障，避免影响节点通信。
上述实施例中介绍了通信主节点需要获取其他节点的信息，在本实施例中，具体的，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入在各通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至获取到全部的其他节点的信息。
在其他实施例中，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入在各通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至达到预设次数；
若直至达到预设次数后仍未获取到全部的其他节点的信息，则确认当前节点不再作为通信主节点。
在上述实施例的基础上，在本实施例中，存储控制器节点通信方法还包括：
记录未获取到全部其他节点信息的节点的信息。
可以理解的是，在本实施例中，未获取到全部其他节点信息的节点即可确认为故障节点，需要由后续节点继续进行通信，在本申请中，对于故障节点需要记录其信息，以便于技术人员记性后续追溯和修复。
在具体实施中，在当前节点不再作为通信主节点的情况下，还包括：发送提示信息。
通过发送提示信息，通知技术人员当前节点与通信总线的连接存在故障，以便于进行修复。
此外，存储控制器节点通信方法还包括：
若通过各其他节点的校验数据，确认对应的节点数据无效，则发送告警信息。
还包括：若将各节点恢复为对通信总线的空闲时间可响应的状态直至达到预设次数后，若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
在上述实施例中，对于存储控制器节点通信方法进行了详细描述，本申请还提供存储控制器节点通信装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
图8为本申请实施例提供的一种存储控制器节点通信装置的结构图，如图8所示，该装置包括：
计时模块10，用于统计各通信总线的空闲时间计时；
判断模块11，用于判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则进入升级模块12；
升级模块12，用于将当前节点升级为通信主节点；
获取模块13，用于通过通信总线获取其他节点的信息；
转发模块14，用于在各通信总线上转发其他节点的信息。
此外，在具体实施中，存储控制器节点通信装置还可以包括：
第一判断模块，用于判断是否获取到全部的其他节点信息；若是，则进入在各通信总线上转发其他节点信息的步骤；若否，则确认当前节点不再作为通信主节点。
所述获取模块包括：
确认模块，用于确认当前节点的帧头信息；在其他节点在检测到帧头信息后，根据预设规则将对应的节点数据发送至通信总线。
优选的，还包括：
确认模块，用于通过各其他节点的校验数据，确认对应的节点数据是否有效；若是，则进入转发模块。
优选的，还包括：
接收模块，用于其他节点在检测到当前节点的帧头信息之后，通过通信总线接收通信主节点转发的其他节点的信息。
优选的，还包括：
恢复模块，用于将各节点恢复为对通信总线的空闲时间可响应的状态；
第一报警模块，用于若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
优选的，还包括：
记录模块，用于记录未获取到全部其他节点信息的节点的信息。
优选的，还包括：
提示模块，用于发送提示信息。
优选的，还包括：
告警模块，用于若通过各其他节点的校验数据，确认对应的节点数据无效，则发送告警信息。
优选的，还包括：
第二报警模块，用于若将各节点恢复为对通信总线的空闲时间可响应的状态直至达到预设次数后，若各节点仍不能实现对通信总线的空闲时间做出响应，则发送报警信息。
在本实施例中，存储控制器包括多个节点(控制单元)，图5为本申请实施例提供的一种节点示意图，如图5所示，存储控制器的每个节点在硬件设计上完全相同；每个节点都有CPLD模块，存储控制器内部的各个节点通过背板进行的通信由CPLD实现。存储控制器内部的各个节点的CPLD通过背板上的通信总线互联，背板上提供2组通信总线。本实施例中，以存储控制器内部有四个节点为例进行说明。当然，在其他实施例中存储控制器内部可以有更多或更少的节点，可以理解的是，节点数最少为2。
为了便于说明，存储控制器内部的四个节点可依次定义为ABCD四个节点，也可定义第一节点、第二节点、第三节点，第四节点。以四个节点依次定义为ABCD四个节点为例，预设时间为各节点内部设定的总线空闲时间。其中A节点内部设定的总线空闲时间为T；B节点内部设定的总线空闲时间为2T；C节点内部设定的总线空闲时间为3T；D节点内部设定的总线空闲时间为4T。
在本申请中，存储控制器内部各节点对两条通信总线的空闲时间计时，判断任意一条通信总线的空闲时间是否大于节点设定时间，若任意一条通信总线的空闲时间大于节点设定时间，则该节点升级为通信主节点，并发起一次通信过程，获取其它节点信息。ABCD四个节点内部设定的总线空闲时间依次为T、2T、3T、4T；故A节点优先对总线空闲做出响应；当任意一条通信总线的空闲时间大于时间T，A节点升级为通信主节点，发起一次通信过程，获取其它节点信息。
图6为本申请实施例提供的一种通信总线上传输的数据格式的示意图，如图6所示，在约定某个节点在收集其它节点的信息时使用的帧头为：0x55AA；在通信主节点的控制下，所有节点在检测到0x55AA的帧头之后，在属于本节点的时隙内，将本节点的数据发送到通信总线上。也就是说；所有节点在检测到0x55AA的帧头之后，按照一定的规则将本节点的数据发送到通信总线上。
在具体实施中，在获取到其他节点后，还需要判断该节点是否获取到所有其他节点的信息，即通信的主节点发起一次通信过程获取其它节点信息，一次通信完成之后，通信主节点判断是否可以获取到其它所有节点的信息；在具体实施中，可以通过各节点的校验数据，可以确认该节点数据是否有效；由于数据在两条通信总线上传输，只要通信的主节点可以从其中一条通信总线上获取到节点的有效数据即可。
为了便于理解，具体到包括ABCD四个节点的存储控制器，采用本技术方案，在A节点做为通信主节点的情况下，A节点发起一次通信过程获取其它节点信息；一次通信完成之后，A节点若能获取到BCD三个节点的有效数据，则认为A节点可以获取到其它所有节点的信息。否则，则判断A节点无法获取到其它所有节点的信息。
若该节点可以获取到其它所有节点的信息，则该节点在两条总线上转发所有节点的信息；否则，若该节点无法获取到其它所有节点的信息，则A节点不再做为通信主节点，且不对总线空闲做任何响应。
通信的主节点在可以获取到其它所有节点的信息的情况下，通信的主节点在两条总线上转发所有节点的信息；目的是：让存储控制器的每个节点都能获取到其它所有节点的信息，这样就保证了存储控制器内部各节点通信正常，才能保证整个存储控制器正常工作。
在具体实施中，约定某个节点在转发所有节点的信息时使用的帧头为：0xAA55；在通信主节点的控制下，所有节点在检测到0xAA55的帧头之后，开始从总线上接收，通信主节点转发的所有节点的数据；至此，完成了存储控制器内部各节点间的信息同步。
通信的主节点在无法获取到其它所有节点的信息的情况下，则设置该节点不再做为通信主节点，且不对总线空闲做任何响应。具体到包括ABCD四个节点的存储控制器，做为通信的主节点的A节点在无法获取到其它所有节点的信息的情况下，则设置A节点不再做为通信主节点，且不对总线空闲做任何响应；当任意一条通信总线的空闲时间大于A节点设定时间T时，A节点不再对总线空闲做出响应，也不再升级为通信主节点；此时，总线空闲时间继续累加，当总线空闲时间累加到2T时，B节点开始对总线空闲做出响应；并升级为通信主节点；B节点发起一次通信过程，获取其它节点信息；若B节点可以获取到其它所有节点的信息，则B节点在两条总线上转发所有节点的信息；若B节点无法获取到其它所有节点的信息，则设置B节点不再做为通信主节点，且不对总线空闲做任何响应；依次类推。按照此方法，只要保证存储控制器中，至少存在一个节点，此节点在两条通信上能与其它所有节点正常通信,即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息。这极大提高了存储控制器内部各节点通信的可靠性。
在上述实施例的基础上，在本实施例中，在将当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时。可以理解的是，在当前节点升级为通信主节点时，其表示能够实现对其他节点的通信，因此，率先由当前节点进行其他节点的信息获取与转发。在将当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时，重新进行存储控制器节点通信。
本申请所提供的存储控制器节点通信装置，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
图9为本申请实施例提供的另一种存储控制器节点通信装置的结构图，如图9所示，该装置包括：存储器20，用于存储计算机程序；
处理器21，用于执行计算机程序时实现如上述实施例存储控制器节点通信方法的步骤。
本实施例提供的存储控制器节点通信装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可以包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的存储控制器节点通信方法的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于节点信息、帧头信息等。
在一些实施例中，存储控制器节点通信装置还可以包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解，图9中示出的结构并不构成对存储控制器节点通信装置的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的存储控制器节点通信装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。
本申请所提供的存储控制器节点通信装置，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的计算机可读存储介质，通过统计各通信总线的空闲时间计时；判断通信总线的空闲时间是否大于当前节点的预设时间；若是，则将当前节点升级为通信主节点；通过通信总线获取其他节点的信息；在各通信总线上转发其他节点的信息。相对于当前技术中，当两个及以上的节点，与两条通信总线的连接均发生故障时，导致存储控制器的每个节点都无法获取到其它所有节点同步的信息，导致存储控制器内部节点间的通信异常。采用本技术方案，存储控制器中的各节点对各通信总线的空闲时间进行计时，当通信总线的空闲时间于当前节点的预设时间时，将当前节点升级为通信主节点，该节点从各通信总线上获取其他节点的信息，并通过各通信总线转发给其他节点，从而使全部的节点都能实现通信。在本技术方案中，只要保证存储控制器中，至少存在一个节点，此节点在各通信总线上能与其它所有节点正常通信，即可实现存储控制器的每个节点都能获取到其它所有节点同步的信息，提高了存储控制器内部各节点通信的可靠性。
以上对本申请所提供的存储控制器节点通信方法、装置以及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (20)

1.一种存储控制器节点通信方法，其特征在于，包括：
统计各通信总线的空闲时间计时；
判断所述通信总线的空闲时间是否大于当前节点的预设时间；
若是，则将所述当前节点升级为通信主节点；
通过所述通信总线获取其他节点的信息；
在各所述通信总线上转发其他节点的信息。
2.根据权利要求1所述的存储控制器节点通信方法，其特征在于，还包括：在将所述当前节点升级为通信主节点的情况下，其他节点重新开始统计各通信总线的空闲时间计时。
3.根据权利要求1所述的存储控制器节点通信方法，其特征在于，在所述在各所述通信总线上转发其他节点的信息的步骤之前，还包括：
判断是否获取到全部的所述其他节点信息；
若是，则进入所述在各所述通信总线上转发其他节点信息的步骤；
若否，则确认所述当前节点不再作为通信主节点。
4.根据权利要求3所述的存储控制器节点通信方法，其特征在于，在确认所述当前节点不再作为通信主节点的情况下，还包括：
所述当前节点不再对所述通信总线的空闲时间做出响应。
5.根据权利要求1所述的存储控制器节点通信方法，其特征在于，所述通过所述通信总线获取其他节点信息包括：
确认所述当前节点的帧头信息；
在所述其他节点在检测到帧头信息后，根据预设规则将对应的节点数据发送至通信总线。
6.根据权利要求1所述的存储控制器节点通信方法，其特征在于，在所述在各所述通信总线上转发其他节点的信息的步骤之前，还包括：
通过各其他节点的校验数据，确认对应的节点数据是否有效；
若是，则进入所述在各所述通信总线上转发其他节点的信息的步骤。
7.根据权利要求5所述的存储控制器节点通信方法，其特征在于，在所述在各所述通信总线上转发其他节点的信息的情况下，还包括：
其他节点在检测到所述当前节点的帧头信息之后，通过所述通信总线接收所述通信主节点转发的其他节点的信息。
8.根据权利要求1所述的存储控制器节点通信方法，其特征在于，各节点通过CPLD与背板上的通信总线连接。
9.根据权利要求5所述的存储控制器节点通信方法，其特征在于，所述根据预设规则将对应的节点数据发送至通信总线包括：根据各节点的传输时隙将对应的节点信息发送至所述通信总线。
10.根据权利要求4所述的存储控制器节点通信方法，其特征在于，在各节点均不再对所述通信总线的空闲时间做出响应的情况下，还包括：
将各节点恢复为对所述通信总线的空闲时间可响应的状态；
若各节点仍不能实现对所述通信总线的空闲时间做出响应，则发送报警信息。
11.根据权利要求1所述的存储控制器节点通信方法，其特征在于，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入所述在各所述通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至获取到全部的其他节点的信息。
12.根据权利要求1所述的存储控制器节点通信方法，其特征在于，获取其他节点的信息包括：
发起一次通信过程以获取其他节点信息；
若获取到全部的其他节点的信息，则进入所述在各所述通信总线上转发其他节点的信息的步骤；
若未获取到全部的其他节点的信息，则返回发起一次通信过程以获取其他节点信息的步骤，直至达到预设次数；
若直至达到预设次数后仍未获取到全部的其他节点的信息，则确认所述当前节点不再作为通信主节点。
13.根据权利要求12所述的存储控制器节点通信方法，其特征在于，还包括：
记录未获取到全部其他节点信息的节点的信息。
14.根据权利要求13所述的存储控制器节点通信方法，其特征在于，在当前节点不再作为通信主节点的情况下，还包括：发送提示信息。
15.根据权利要求6所述的存储控制器节点通信方法，其特征在于，还包括：
若通过各其他节点的校验数据，确认对应的节点数据无效，则发送告警信息。
16.根据权利要求1所述的存储控制器节点通信方法，其特征在于，所述通信总线包括第一通信总线和第二通信总线。
17.根据权利要求10所述的存储控制器节点通信方法，其特征在于，还包括：若将各节点恢复为对所述通信总线的空闲时间可响应的状态直至达到预设次数后，若各节点仍不能实现对所述通信总线的空闲时间做出响应，则发送报警信息。
18.一种存储控制器节点通信装置，其特征在于，包括：
计时模块，用于统计各通信总线的空闲时间计时；
判断模块，用于判断所述通信总线的空闲时间是否大于当前节点的预设时间；若是，则进入升级模块；
升级模块，用于将所述当前节点升级为通信主节点；
获取模块，用于通过所述通信总线获取其他节点的信息；
转发模块，用于在各所述通信总线上转发其他节点的信息。
19.一种存储控制器节点通信装置，其特征在于，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至17任意一项所述的存储控制器节点通信方法的步骤。
20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至17任意一项所述的存储控制器节点通信方法的步骤。
CN202310201554.7A 2023-03-03 2023-03-03 一种存储控制器节点通信方法、装置以及介质 Pending CN116192561A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310201554.7A CN116192561A (zh) 2023-03-03 2023-03-03 一种存储控制器节点通信方法、装置以及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310201554.7A CN116192561A (zh) 2023-03-03 2023-03-03 一种存储控制器节点通信方法、装置以及介质

Publications (1)

Publication Number Publication Date
CN116192561A true CN116192561A (zh) 2023-05-30

Family

ID=86448565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310201554.7A Pending CN116192561A (zh) 2023-03-03 2023-03-03 一种存储控制器节点通信方法、装置以及介质

Country Status (1)

Country Link
CN (1) CN116192561A (zh)

Similar Documents

Publication Publication Date Title
EP1380953B1 (en) Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof
US10353763B2 (en) Fault processing method, related apparatus, and computer
CN111538539B (zh) 存储系统启动方法、装置及计算机可读存储介质
CN104461631B (zh) 一种系统ota升级方法和装置
CN109976926B (zh) 一种屏蔽重启保护bmc更新过程的方法、电路、终端及存储介质
CN112398712B (zh) 基于can和mlvds双总线的通信板卡主备控制方法
CN114355760A (zh) 一种主控制站及其热备冗余控制方法
CN113625540B (zh) 双机热备控制方法、装置及双机热备系统
US11010086B2 (en) Data synchronization method and out-of-band management device
US11256640B2 (en) File transfer method, apparatus, device between BMCs and storage medium
CN112995808B (zh) Fc-ae-1553网络优化方法及系统
CN116192561A (zh) 一种存储控制器节点通信方法、装置以及介质
US20210367814A1 (en) Communication method and device based on parallel system, and terminal
CN112817883A (zh) 接口平台的适配方法、设备、系统及计算机可读存储介质
CA2435001C (en) Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof
CN113867812B (zh) 一种bmc获取链路信息的方法、系统、设备以及介质
EP2407885A1 (en) Information processing device, information processing device control method, and information processing device control program
CN115168253A (zh) 一种usb工作模式的切换方法与电子设备
CN116055249B (zh) 一种总线通信系统及其控制方法、装置、介质
CN117395263B (zh) 一种数据同步方法、装置、设备和存储介质
CN115002135B (zh) 多端协同方法、装置、系统及计算机可读存储介质
CN112540884B (zh) 热备份效果检测方法、装置、系统和计算机可读介质
CN115617663A (zh) 脉冲表决功能的测试方法、装置及电子设备
CN116339476A (zh) 一种芯片的复位方法、装置、存储介质及电子设备
CN115858242A (zh) 一种双机热备系统及其控制方法、装置、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination