CN116170112A - 一种信道编码方法及装置 - Google Patents

一种信道编码方法及装置 Download PDF

Info

Publication number
CN116170112A
CN116170112A CN202111407594.4A CN202111407594A CN116170112A CN 116170112 A CN116170112 A CN 116170112A CN 202111407594 A CN202111407594 A CN 202111407594A CN 116170112 A CN116170112 A CN 116170112A
Authority
CN
China
Prior art keywords
sequence
subsequence
value
bit
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111407594.4A
Other languages
English (en)
Inventor
王献斌
张华滋
童佳杰
李榕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111407594.4A priority Critical patent/CN116170112A/zh
Priority to PCT/CN2022/127736 priority patent/WO2023093440A1/zh
Priority to EP22897523.1A priority patent/EP4422099A1/en
Publication of CN116170112A publication Critical patent/CN116170112A/zh
Priority to US18/672,145 priority patent/US20240323927A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0014—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the source coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请实施例公开了一种信道编码方法及装置，该方法包括：基于第一序列和第二序列，获取一个子序列；根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。采用本申请实施例，通过两个序列确定不同长度、不同码率的信道编码的生成多项式或生成矩阵，降低了存储空间，降低了存储复杂度。

Description

一种信道编码方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种信道编码方法及装置。
背景技术
信道编码(channel code)技术是通信领域的关键技术，用来在数据传输的时候保护数据，在出现错误的时候恢复数据。在无线通信中，由于信道、资源等变化较大，通常需要支持不同码长、不同码率的多种信道编码配置。基于构造思路的不同，信道编码技术可以分为结构编码与随机编码。结构编码与随机编码各有优劣，在进行随机编码时，存储空间的复杂度较高。
发明内容
本申请实施例提供一种信道编码方法及装置，通过两个序列确定不同长度、不同码率的信道编码的生成多项式或生成矩阵，进行信道编码，降低了存储空间，降低了存储复杂度。
第一方面，本申请实施例提供了一种信道编码方法，包括：基于第一序列和第二序列，获取一个子序列；根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。通过两个序列确定不同长度、不同码率的信道编码的生成多项式或生成矩阵，进行信道编码，降低了存储空间，降低了存储复杂度。
在一种可能的设计中，获取所述第二序列中的第一数值；根据所述第一数值，从所述第一序列中获取所述子序列。通过从预先存储的第一序列中获取不同的子序列，构建不同长度、不同码率的信道编码的生成多项式或生成矩阵，降低了存储复杂度。
在另一种可能的设计中，根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M，所述M为正整数。通过从第二序列中获取第一数值，然后通过第一数值从第一序列中获取子序列，从而得到多个不同的子序列，从而保障生成多项式或生成矩阵的多样式。
在另一种可能的设计中，从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值。
在另一种可能的设计中，根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1；从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。通过从第二序列中获取至少一个第一数值，然后通过至少一个第一数值从第一序列中获取子序列，从而得到多个不同的子序列，而保障生成多项式或生成矩阵的多样式。
在另一种可能的设计中，所述第二序列中的一个数值对应所述第一序列中的一个比特；从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列。
在另一种可能的设计中，在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。通过在子序列前后增加比特构建生成多项式，进行随机编码，提高了系统通信保密性。
在另一种可能的设计中，对所述子序列进行反转，得到反转后的所述子序列；在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。通过对子序列进行反转，并在反转后的子序列前后增加比特构建生成多项式，进行随机编码，提高了系统通信保密性。
第二方面，本申请实施例提供了一种信道编码装置，包括：
获取模块，用于基于第一序列和第二序列，获取一个子序列；
处理模块，用于根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。
在一种可能的设计中，所述获取模块，还用于获取所述第二序列中的第一数值；所述处理模块，还用于根据所述第一数值，从所述第一序列中获取所述子序列。
在另一种可能的设计中，所述处理模块，还用于根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M，所述M为正整数。
在另一种可能的设计中，所述处理模块，还用于从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值。
在另一种可能的设计中，所述处理模块，还用于根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1，所述K、所述L和所述N均为正整数；从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。
在另一种可能的设计中，所述处理模块，还用于从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列。
在另一种可能的设计中，所述处理模块，还用于在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
在另一种可能的设计中，所述处理模块，还用于对所述子序列进行反转，得到反转后的所述子序列；在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
该信道编码装置执行的操作及有益效果可以参见上述第一方面所述的方法以及有益效果，重复之处不再赘述。
第三方面，本申请实施例提供了一种信道编码装置，该信道编码装置被配置为实现上述第一方面中终端设备所执行的方法和功能，由硬件/软件实现，其硬件/软件包括与上述功能相应的模块。
第四方面，本申请提供了一种信道编码装置，该装置可以是终端设备或网络设备，也可以是终端设备或网络设备中的装置，或者是能够与终端设备或网络设备匹配使用的装置。其中，该信道编码装置还可以为芯片系统。该信道编码装置可以执行第一方面所述的方法。该信道编码装置的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。该模块可以是软件和/或硬件。该信道编码装置执行的操作及有益效果可以参见上述第一方面所述的方法以及有益效果，重复之处不再赘述。
第五方面，本申请提供了一种信道编码装置，所述信道编码装置包括处理器，当所述处理器调用存储器中的计算机程序时，如第一方面中任意一项所述的方法被执行。
第六方面，本申请提供了一种信道编码装置，所述信道编码装置包括处理器和存储器，所述存储器用于存储计算机执行指令；所述处理器用于执行所述存储器所存储的计算机执行指令，以使所述信道编码装置执行如第一方面中任意一项所述的方法。
第七方面，本申请提供了一种信道编码装置，所述信道编码装置包括处理器、存储器和收发器，所述收发器，用于接收信道或信号，或者发送信道或信号；所述存储器，用于存储计算机程序；所述处理器，用于从所述存储器调用所述计算机程序执行如第一方面中任意一项所述的方法。
第八方面，本申请提供了一种信道编码装置，所述信道编码装置包括处理器和接口电路，所述接口电路，用于接收计算机程序并传输至所述处理器；所述处理器运行所述计算机程序以执行如第一方面中任意一项所述的方法。
第九方面，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储计算机程序，当所述计算机程序被执行时，使得如第一方面中任意一项所述的方法被实现。
第十方面，本申请提供一种包括计算机程序的计算机程序产品，当所述计算机程序被执行时，使得如第一方面中任意一项所述的方法被实现。
第十一方面，本申请实施例提供了一种通信系统，该通信系统包括至少一个终端设备和至少一个网络设备，所述终端设备或所述网络设备用于执行上述第一方面中任意一项所述的方法。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请实施例提供的一种通信系统的结构示意图；
图2是本申请实施例提供的另一种通信系统的示意图；
图3是一种基于结构编码的编码模型的示意图；
图4是本申请实施例提供了一种基于单序列的信道编码方法的示意图；
图5是本申请实施例提供的一种信道编码方法的流程示意图；
图6是本申请实施例提供的一种第一序列和第二序列的示意图；
图7是本申请实施例提供的另一种第一序列和第二序列的示意图；
图8是本申请实施例提供的一种信道编码装置的结构示意图；
图9是本申请实施例提供的一种通信设备的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
请参见图1，图1是本申请实施例提供的一种通信系统的结构示意图。通信系统可以包括网络设备和终端设备(例如，终端设备1、终端设备2、……)。网络设备为终端设备提供通信服务。网络设备可以向终端设备发送下行数据，通过信道编码对下行数据进行保护。终端设备向网络设备发送上行数据，也可以通过信道编码对上行数据进行保护。
其中，通信系统可以由一个或多个小区组成，每个小区包括一个或多个网络设备。网络设备可以基站，基站包含基带单元(baseband unit，BBU)和远端射频单元(remoteradio unit，RRU)。BBU和RRU可以放置在不同的地方，例如：RRU拉远，放置于高话务量的区域，BBU放置于中心机房。BBU和RRU也可以放置在同一机房。BBU和RRU也可以为一个机架下的不同部件。网络设备也可以为接入点、中继节点、基站收发台(base transceiverstation，BTS)、节点B(nodeB，NB)、演进型节点(evolved node B，eNB)或5G基站(nextgeneration node B，gNB)。终端设备可以是用户设备，也可以是指提供到用户的语音和/或数据连接的设备，也可以是被连接到诸如膝上型计算机或台式计算机等的计算设备。例如智能手机，个人数字助理(personal digital assistant，PDA)，车载的移动装置、可穿戴设备，虚拟现实/增强现实(virtual reality/augmented reality，VR/AR)设备，各种物联网(internet of things，IoT)设备等。
本申请实施例涉及的通信系统包括但不限于：窄带物联网系统(narrow band-internet of things，NB-IoT)、全球移动通信系统(global system for mobilecommunications，GSM)、增强型数据速率GSM演进系统(enhanced data rate for GSMevolution，EDGE)、宽带码分多址系统(wideband code division multiple access，WCDMA)、码分多址2000系统(code division multiple access，CDMA2000)、时分同步码分多址系统(time division-synchronization code division multiple access，TD-SCDMA)，长期演进系统(long term evolution，LTE)以及下一代5G移动通信系统的三大应用场景：增强移动宽带(enhanced mobile broadband，eMBB)，超可靠低延迟通信(ultrareliable low latency communication，URLLC)和增强型机器类通信(enhance machinetype communication，eMTC)。
本申请实施例可以通过专用芯片(application specific integrated circuit，ASIC)，可编程芯片(field programmable gate array，FPGA)实现，也可以通过软件(存储器中程序代码)实现。其中，主要涉及信道编码与调制，信道译码与解调部分。如图2所示，图2是本申请实施例提供的另一种通信系统的示意图。对于发送端，首先对信源进行编码，然后进行信道编码和调制，发送调制后的信号。对于接收端，接收到调制后的信号之后，首先进行信道解调和译码，然后进行信源恢复得到信宿。
对于信道编码技术，码谱和译码算法决定了信道编码的性能。其中，码谱：不同码字之间的距离谱分布。可以理解为码谱越好(也即码字距离越远)，码的纠错性能越好。译码算法：从接收的存在错误的符号序列中恢复出初始码字的算法过程。译码算法复杂度越低，越易于实现。
根据构造思路的不同，信道编码技术可以分为结构编码和随机编码。其中，结构编码是指对编码的进行特定的结构设计。随机编码是指不限制编码的特殊结构，甚至直接基于随机过程构造的码结构。结构编码与随机编码各有优劣。对于结构编码来说，由于特定的编码结构，通常可以利用一些复杂度较低的译码算法进行译码。对于随机编码来说，由于其构造不对结构有特殊限制，随机编码构造的空间相比结构编码的更大，其码距一般更好。
在当前通信系统中，受限于译码算法复杂度的限制，采用的编码通常是结构编码配合有针对性设计的译码算法。例如极化码(Polar code)、低密度奇偶校验码(lowdensity parity check code，LDPC)、彼得森(Bose Chaudhuri Hocquenghem，BCH)码等。对应的译码算法分别为连续删除译码算法、置信度传播译码算法、Berlekamp–Massey译码算法等。
在采用随机编码时，可以采用通用译码算法进行译码。但是，目前的通用译码算法复杂度高，性价比低。随着研究的进展，通用译码算法的复杂度正在逐渐降低。当通用译码算法的复杂度可以接受时，可以充分发掘随机编码在码谱方面的优势。当采用随机编码配合通用译码算法时，对于通信系统的设计引入了新的方式。
如图3所示，图3是一种基于结构编码的编码模型的示意图。如图3所示，该编码模型包括：编码模块、码率匹配模块、通过交织器和调制模块。现在通信系统中主要采用各种基于结构设计的编码方案，但是存在如下限制：
1、以Polar码、RM码为例，这些编码由于受编码结构限制，通常有母码长度的约束。例如，对于Polar码、RM码，母码长度是2m，如64、128、256等。对于BCH码，母码长度为2m-1，如7、15、31等。
2、结构编码的译码算法通常需要对噪声进行一些假设，例如噪声分布均匀、独立等等。
由于上述限制导致在采用结构编码时，需要通过速率匹配模块适配信道长度需求，需要通过交织器打乱干扰。相对于随机编码，结构编码的限制比较大，导致误码率高。下面采用了一种随机编码方式进行信道编码。
如图4所示，图4是本申请实施例提供了一种基于单序列的信道编码方法的示意图，该方法主要包括以下步骤：首先存储一个序列，在进行随机编码时，按照一定的规则从存储的序列中抽取子序列，然后根据子序列，确定循环码的生成多项式或者生成矩阵，最后根据生成多项式和生成矩阵进行信道编码，得到编码矩阵。以下对信道编码的具体实现过程进行介绍。
如图5所示，图5是本申请实施例提供的一种信道编码方法的流程示意图。该方法至少包括如下步骤：
S501，基于第一序列和第二序列，获取一个子序列。
其中，第一序列可以为二进制序列，第一序列可以是预先存储的。第二序列可以包括多个数值，第二序列中的数值可以大于0，也可以小于等于0。
其中，第一序列中的比特数的个数与第二序列中数值的个数相同，第二序列中的一个数值对应第一序列中的一个比特。第一序列中的比特数的个数与第二序列中数值的个数也可以不相同。
可选的，可以获取所述第二序列中的第一数值；根据所述第一数值，从所述第一序列中获取所述子序列。该步骤具体可以包括以下几种可选方式：
一种可选方式，可以根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M。从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值，所述M为正整数。
例如，如图6所示，第一序列为二进制序列A：00010011010100011001，第二序列为序列B：0，0，3，2，3，4，1，7，12。如果编码长度N＝24，信息比特长度K＝16，则L＝24-16＝8。从序列B中读取第8个数值，可以确定序列B中第8个数值为7，因此从二进制序列A中的第7个比特开始读取7个比特，最后得到子序列1101010。
另一种可选方式，可以根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1，所述K、所述L和所述N均为正整数；从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。然后从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列，其中，所述第二序列中的一个数值对应所述第一序列中的一个比特。
例如，如图7所示，第一序列为二进制序列A：1011001，第二序列为序列B：6，4，3，-5，1，2，7。其中，序列B中的每个数值与二进制序列A中每个比特对应，序列B中的第1个数值6对应二进制序列A中的第1个比特1，序列B中的第2个数值4对应二进制序列A中的第2个比特0，……。如果编码长度N＝24，信息比特长度K＝16，则L＝24-18-1＝5。从序列B中读取绝对值小于等于5的数值，得到的数值集合包括{4，3，-5，1，2}。其中，数值集合{4，3，-5，1，2}分别对应二进制序列中的第2个比特-第6个比特。因此从二进制序列A中读取第2个比特-第6个比特，最后得到子序列01100。
S502，根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。
可选的，可以在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
例如，如图6所示，基于二进制序列A：00010011010100011001和序列B：0，0，3，2，3，4，1，7，12，得到子序列1101010。可以在子序列1101010的前面和后面分别增加一个比特1，得到生成多项式111010101。
可选的，对所述子序列进行反转，得到反转后的所述子序列；在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
进一步的，在从第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个第一数值之后，可以确定读取的至少一个第一数值中绝对值等于L的数值是否大于0，如果大于0，则对子序列不进行反转，在子序列的前面和子序列的后面分别增加一个比特1，得到所述生成多项式。如果大于0，则对子序列进行反转，在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式。
例如，如图7所示，基于二进制序列A：1011001和序列B：6，4，3，-5，1，2，7，得到子序列01100。由于序列B中绝对值等于5的数值为-5，-5小于0，因此对子序列01100进行反转，得到反转后的子序列00110，然后在反转后的子序列00110前面和后面分别增加一个比特1，得到生成多项式1001101。
可选的，根据所述生成多项式或所述生成矩阵，可以确定循环码。其中，生成矩阵可以由生成多项式得到。
需要说明的是，上述步骤可以由终端设备执行，相应地由网络设备执行信道译码。也可以由网络设备执行，相应的由终端设备执行信道译码。信道编码的过程与信道译码的过程相反，信道译码的过程可以参考信道译码的过程，此处不再赘述。按照上述方法进行信道译码的过程也在本申请保护的范围内。
在本申请实施例中，通过两个序列确定不同长度、不同码率的信道编码的生成多项式或生成矩阵，降低了存储空间，降低了存储复杂度。
可以理解的是，上述各个方法实施例中，由终端设备实现的方法和操作，也可以由可用于终端设备的部件(例如芯片或者电路)实现，由网络设备实现的方法和操作，也可以由可用于网络设备的部件(例如芯片或者电路)实现。
上述主要从各个交互的角度对本申请实施例提供的方案进行了介绍。可以理解的是，各个网元，例如发射端设备或者接收端设备，为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对终端设备或者网络设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以使用硬件的形式实现，也可以使用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。下面以使用对应各个功能划分各个功能模块为例进行说明。
以上，结合图5详细说明了本申请实施例提供的方法。以下，结合图8详细说明本申请实施例提供的信道编码装置。应理解，装置实施例的描述与方法实施例的描述相互对应，因此，未详细描述的内容可以参见上文方法实施例，为了简洁，这里不再赘述。
请参见图8，图8是本申请实施例提供的一种信道编码装置的结构示意图。该信道编码装置可以包括获取模块801和处理模块802，获取模块801可以与外部进行通信，处理模块802用于进行处理，如确定生成多项式或生成矩阵等。获取模块801还可以称为通信接口、收发单元或收发模块。该获取模块801可以用于执行上文方法实施例中终端设备或网络设备所执行的动作。
例如：获取模块801也可以称为收发模块或收发单元(包括接收单元和/或发送单元)，分别用于执行上文方法实施例中终端设备或网络设备发送和接收的步骤。
在一种可能的设计中，该信道编码装置可实现对应于上文方法实施例中的终端设备或网络设备执行的步骤或者流程，例如，可以为终端设备，或者配置于终端设备或网络设备中的芯片或电路。获取模块801用于执行上文方法实施例中终端设备或网络设备的收发相关操作，处理模块802用于执行上文方法实施例中终端设备或网络设备的处理相关操作。
获取模块801，用于基于第一序列和第二序列，获取一个子序列；
处理模块802，用于根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。
可选的，获取模块801，还用于获取所述第二序列中的第一数值；处理模块802，还用于根据所述第一数值，从所述第一序列中获取所述子序列。
可选的，处理模块802，还用于根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M，所述M为正整数。
可选的，处理模块802，还用于从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值。
可选的，处理模块802，还用于根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1，所述K、所述L和所述N均为正整数；从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。
可选的，所述第二序列中的一个数值对应所述第一序列中的一个比特；处理模块802，还用于从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列。
可选的，处理模块802，还用于在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
可选的，处理模块802，还用于对所述子序列进行反转，得到反转后的所述子序列；在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
需要说明的是，各个模块的实现还可以对应参照图5所示的方法实施例的相应描述，执行上述实施例中终端设备或网络设备所执行的方法和功能。
图9是本申请实施例提供的一种通信设备的结构示意图。该通信设备可以终端设备或网络设备，通信设备可应用于如图1所示的系统中，执行上述方法实施例中终端设备或网络设备的功能，或者实现上述方法实施例中终端设备或网络设备执行的步骤或者流程。
如图9所示，该通信设备包括处理器901和收发器902。可选地，该通信设备还包括存储器903。其中，处理器901、收发器902和存储器903之间可以通过内部连接通路互相通信，传递控制和/或数据信号，该存储器903用于存储计算机程序，该处理器901用于从该存储器903中调用并运行该计算机程序，以控制该收发器902收发信号。可选地，通信设备还可以包括天线，用于将收发器902输出的上行数据或上行控制信令通过无线信号发送出去。
上述处理器901可以和存储器903可以合成一个处理装置，处理器901用于执行存储器903中存储的程序代码来实现上述功能。具体实现时，该存储器903也可以集成在处理器901中，或者独立于处理器901。该处理器901可以与图8中的处理模块对应。
上述收发器902可以与图8中的获取模块对应，也可以称为收发单元或收发模块。收发器902可以包括接收器(或称接收机、接收电路)和发射器(或称发射机、发射电路)。其中，接收器用于接收信号，发射器用于发射信号。
应理解，图9所示的通信设备能够实现图5所示方法实施例中涉及通信设备的各个过程。通信设备中的各个模块的操作和/或功能，分别为了实现上述方法实施例中的相应流程。具体可参见上述方法实施例中的描述，为避免重复，此处适当省略详述描述。
上述处理器901可以用于执行前面方法实施例中描述的由通信设备内部实现的动作，而收发器902可以用于执行前面方法实施例中描述的通信设备向网络设备发送或从网络设备接收的动作。具体请见前面方法实施例中的描述，此处不再赘述。
其中，处理器901可以是中央处理器单元，通用处理器，数字信号处理器，专用集成电路，现场可编程门阵列或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器901也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，数字信号处理器和微处理器的组合等等。通信总线904可以是外设部件互连标准PCI总线或扩展工业标准结构EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图9中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信总线904用于实现这些组件之间的连接通信。其中，本申请实施例中收发器902用于与其他节点设备进行信令或数据的通信。存储器903可以包括易失性存储器，例如非挥发性动态随机存取内存(nonvolatile random access memory，NVRAM)、相变化随机存取内存(phase change RAM，PRAM)、磁阻式随机存取内存(magetoresistive RAM，MRAM)等，还可以包括非易失性存储器，例如至少一个磁盘存储器件、电子可擦除可编程只读存储器(electrically erasableprogrammable read-only memory，EEPROM)、闪存器件，例如反或闪存(NOR flash memory)或是反及闪存(NAND flash memory)、半导体器件，例如固态硬盘(solid state disk，SSD)等。存储器903可选的还可以是至少一个位于远离前述处理器901的存储装置。存储器903中可选的还可以存储一组计算机程序代码或配置信息。可选的，处理器901还可以执行存储器903中所存储的程序。处理器可以与存储器和收发器相配合，执行上述申请实施例中通信设备的任意一种方法和功能。
本申请实施例还提供了一种芯片系统，该芯片系统包括处理器，用于支持终端设备或网络设备以实现上述任一实施例中所涉及的功能，例如生成或处理上述方法中所涉及的生成多项式或生成矩阵。在一种可能的设计中，所述芯片系统还可以包括存储器，所述存储器，用于终端设备或网络设备必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包含芯片和其他分立器件。其中，芯片系统的输入和输出，分别对应方法实施例终端设备或网络设备的接收与发送操作。
本申请实施例还提供了一种处理装置，包括处理器和接口。所述处理器可用于执行上述方法实施例中的方法。
应理解，上述处理装置可以是一个芯片。例如，该处理装置可以是现场可编程门阵列(field programmable gate array，FPGA)，可以是专用集成芯片(applicationspecific integrated circuit，ASIC)，还可以是系统芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(networkprocessor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU)，还可以是可编程控制器(programmable logicdevice，PLD)或其他集成芯片。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
根据本申请实施例提供的方法，本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序，当该计算机程序在计算机上运行时，使得该计算机执行图5所示实施例中任意一个实施例的方法。
根据本申请实施例提供的方法，本申请还提供一种计算机可读介质，该计算机可读介质存储有计算机程序，当该计算机程序在计算机上运行时，使得该计算机执行图5所示实施例中任意一个实施例的方法。
根据本申请实施例提供的方法，本申请还提供一种通信系统，其包括前述的一个或多个终端设备以及一个或多个网络设备。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，高密度数字视频光盘(digital video disc，DVD))、或者半导体介质(例如，固态硬盘(solid state disc，SSD))等。
上述各个装置实施例中网络设备与终端设备和方法实施例中的网络设备或终端设备对应，由相应的模块或单元执行相应的步骤，例如接收模块和发送模块(收发器)执行方法实施例中接收或发送的步骤，除发送、接收外的其它步骤可以由处理模块(处理器)执行。具体模块的功能可以参考相应的方法实施例。其中，处理器可以为一个或多个。
在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block)和步骤(step)，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种信道编码方法，其特征在于，包括：
基于第一序列和第二序列，获取一个子序列；
根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。
2.如权利要求1所述的方法，其特征在于，所述基于第一序列和第二序列，获取一个子序列包括：
获取所述第二序列中的第一数值；
根据所述第一数值，从所述第一序列中获取所述子序列。
3.如权利要求2所述的方法，其特征在于，所述获取所述第二序列中的第一数值包括：
根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；
从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M，所述M为正整数。
4.如权利要求2或3所述的方法，其特征在于，所述根据所述第一数值，从所述第一序列中获取所述子序列包括：
从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值。
5.如权利要求2所述的方法，其特征在于，所述获取所述第二序列中的第一数值包括：
根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1，所述K、所述L和所述N均为正整数；
从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。
6.如权利要求2或5所述的方法，其特征在于，所述第二序列中的一个数值对应所述第一序列中的一个比特；
所述根据所述第一数值，从所述第一序列中获取所述子序列包括：
从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列。
7.如权利要求1-6任一项所述的方法，其特征在于，所述根据所述子序列，确定生成多项式或生成矩阵包括：
在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
8.如权利要求1-6任一项所述的方法，其特征在于，所述根据所述子序列，确定生成多项式或生成矩阵包括：
对所述子序列进行反转，得到反转后的所述子序列；
在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
9.一种信道编码装置，其特征在于，包括：
获取模块，用于基于第一序列和第二序列，获取一个子序列；
处理模块，用于根据所述子序列，确定生成多项式或生成矩阵，所述生成多项式或所述生成矩阵用于循环码编码。
10.如权利要求9所述的装置，其特征在于，
所述获取模块，还用于获取所述第二序列中的第一数值；
所述处理模块，还用于根据所述第一数值，从所述第一序列中获取所述子序列。
11.如权利要求10所述的装置，其特征在于，
所述处理模块，还用于根据编码长度N和信息比特长度K，确定L，其中，所述L＝N-K，所述K、所述L和所述N均为正整数；从所述第二序列中读取所述L对应位置上的一个数值作为一个所述第一数值M，所述M为正整数。
12.如权利要求10或11所述的装置，其特征在于，
所述处理模块，还用于从所述第一序列中的第M个比特开始读取L-1个比特作为所述子序列，其中，所述M为所述第一数值。
13.如权利要求10所述的装置，其特征在于，
所述处理模块，还用于根据编码长度N与信息比特长度K，确定L，其中，所述L＝N-K-1；从所述第二序列中读取绝对值小于等于所述L的至少一个数值作为至少一个所述第一数值。
14.如权利要求10或13所述的装置，其特征在于，所述第二序列中的一个数值对应所述第一序列中的一个比特；
所述处理模块，还用于从所述第一序列中读取至少一个所述第一数值对应的比特作为所述子序列。
15.如权利要求9-14任一项所述的装置，其特征在于，
所述处理模块，还用于在所述子序列的前面和所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
16.如权利要求9-14任一项所述的装置，其特征在于，
所述处理模块，还用于对所述子序列进行反转，得到反转后的所述子序列；在反转后的所述子序列的前面和反转后的所述子序列的后面分别增加一个比特1，得到所述生成多项式，所述生成多项式为通过生成多项式向量表示。
17.一种信道编码装置，其特征在于，包括处理器和存储器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使得所述装置执行权利要求1-8中任一项所述的方法。
18.一种芯片，其特征在于，所述芯片为终端设备和网络设备内的芯片，所述芯片包括处理器和与所述处理器连接的输入接口和输出接口，所述芯片还包括存储器，当所述存储器中计算机程序被执行时，所述权利要求1-8所述的方法被执行。
19.一种计算机可读存储介质，其特征在于，用于存储计算机程序，当所述计算机程序在计算机上运行时，使所述计算机执行权利要求1-8中任一项所述的方法。
20.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，当所述计算机程序在计算机上运行时，使所述计算机执行权利要求1-8中任一项所述的方法。
CN202111407594.4A 2021-11-24 2021-11-24 一种信道编码方法及装置 Pending CN116170112A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111407594.4A CN116170112A (zh) 2021-11-24 2021-11-24 一种信道编码方法及装置
PCT/CN2022/127736 WO2023093440A1 (zh) 2021-11-24 2022-10-26 一种信道编码方法及装置
EP22897523.1A EP4422099A1 (en) 2021-11-24 2022-10-26 Channel coding method and apparatus
US18/672,145 US20240323927A1 (en) 2021-11-24 2024-05-23 Channel coding method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111407594.4A CN116170112A (zh) 2021-11-24 2021-11-24 一种信道编码方法及装置

Publications (1)

Publication Number Publication Date
CN116170112A true CN116170112A (zh) 2023-05-26

Family

ID=86420571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111407594.4A Pending CN116170112A (zh) 2021-11-24 2021-11-24 一种信道编码方法及装置

Country Status (4)

Country Link
US (1) US20240323927A1 (zh)
EP (1) EP4422099A1 (zh)
CN (1) CN116170112A (zh)
WO (1) WO2023093440A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244521A (zh) * 2010-05-11 2011-11-16 中国电子科技集团公司第三十六研究所 一种归零Turbo码编码参数的盲识别方法
CN108665037A (zh) * 2017-04-02 2018-10-16 田雪松 数据编码方法及装置
WO2019028590A1 (en) * 2017-08-07 2019-02-14 Qualcomm Incorporated ANTICIPATED STOP OF POLAR CODES USING DISTRIBUTED CYCLIC REDUNDANCY MONITORING

Also Published As

Publication number Publication date
US20240323927A1 (en) 2024-09-26
EP4422099A1 (en) 2024-08-28
WO2023093440A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
JP7471357B2 (ja) 符号化方法、復号方法、装置、および装置
RU2691885C2 (ru) Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
JP6781270B2 (ja) Ｐｏｌａｒ Ｐｏｌａｒ符号を利用して符号化および復号化を行う方法および装置
CN105075163B (zh) 极化码的处理方法和设备
CN108631916B (zh) 极化Polar码的速率匹配方法和装置、通信装置
JP2019533345A (ja) ポーラー符号を使用してデータを符号化するための方法及び装置
WO2019062145A1 (zh) Ploar编码方法和编码装置、译码方法和译码装置
WO2019158031A1 (zh) 编码的方法、译码的方法、编码设备和译码设备
CN108282259B (zh) 一种编码方法及装置
CN107124188A (zh) 极化码的编码方法、译码方法、编码设备和译码设备
US11239945B2 (en) Encoding method, decoding method, apparatus, and device
WO2018137518A1 (zh) 数据的传输方法和装置
CN108365850B (zh) 编码方法、编码装置和通信装置
CN109391367B (zh) 通信方法和装置
WO2020044316A1 (en) Method and system for decoding data using compressed channel output information
CN108599891B (zh) 编码方法、编码装置和通信装置
WO2018098691A1 (zh) 一种控制信道生成方法、控制信道检测方法及相关设备
CN112448724B (zh) 一种数据编码的方法及设备
GB2509073A (en) Low Density Parity Checking using Interleaver Address Mappings
WO2018161946A1 (zh) 数据处理的方法和装置
CN109391353B (zh) 一种速率匹配的方法和装置
EP3667964A1 (en) Data processing method and related apparatus
CN108696283B (zh) 数据编码和译码的方法和装置
CN116170112A (zh) 一种信道编码方法及装置
JP7222458B2 (ja) Ｐｏｌａｒ Ｐｏｌａｒ符号を利用して符号化および復号化を行う方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication